JPH04168564A - マルチプロセッサによる大容量メインメモリ診断制御方式 - Google Patents
マルチプロセッサによる大容量メインメモリ診断制御方式Info
- Publication number
- JPH04168564A JPH04168564A JP2296160A JP29616090A JPH04168564A JP H04168564 A JPH04168564 A JP H04168564A JP 2296160 A JP2296160 A JP 2296160A JP 29616090 A JP29616090 A JP 29616090A JP H04168564 A JPH04168564 A JP H04168564A
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- processor
- diagnosis
- processors
- diagnostic area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 46
- 230000002776 aggregation Effects 0.000 claims description 7
- 238000004220 aggregation Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 230000010365 information processing Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Multi Processors (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
複数のプロセッサより構成される情報処理システムにお
いて、搭載プロセッサ数を診断し、それを各プロセッサ
に通知して各プロセッサが搭載プロセッサ数を判断する
搭載プロセッサ数の判断機構と、システムの最大メイン
メモリ実装可能容量と搭載プロセッサ数から、各プロセ
ッサのメインメモリ診断エリアを求める各プロセッサの
メインメモリ診断エリア決定機構と、前記各プロセッサ
にて、求めたメインメモリの診断エリアに対して、同時
にメモリ診断を実行する各プロセッサによるメインメモ
リ診断実行機構と、システム立ち上げのメインプロセッ
サが、各プロセッサのメインメモリ診断結果を引き取り
、結果をまとめる各プロセッサのメインメモリ診断実行
結果集計機構とを設けたことを特徴とするマルチプロセ
ッサによる大容量メインメモリ診断制御方式。
いて、搭載プロセッサ数を診断し、それを各プロセッサ
に通知して各プロセッサが搭載プロセッサ数を判断する
搭載プロセッサ数の判断機構と、システムの最大メイン
メモリ実装可能容量と搭載プロセッサ数から、各プロセ
ッサのメインメモリ診断エリアを求める各プロセッサの
メインメモリ診断エリア決定機構と、前記各プロセッサ
にて、求めたメインメモリの診断エリアに対して、同時
にメモリ診断を実行する各プロセッサによるメインメモ
リ診断実行機構と、システム立ち上げのメインプロセッ
サが、各プロセッサのメインメモリ診断結果を引き取り
、結果をまとめる各プロセッサのメインメモリ診断実行
結果集計機構とを設けたことを特徴とするマルチプロセ
ッサによる大容量メインメモリ診断制御方式。
発明の詳細な説明
〔産業上の利用分野〕
本発明は、オフィスにて使用される情報処理システムに
関し、特にマルチプロセッサによる大容量メインメモリ
診断の制御方式に関するものである。
関し、特にマルチプロセッサによる大容量メインメモリ
診断の制御方式に関するものである。
従来、この種の大容量メインメモリ診断の制御は、第4
図に示すようにマルチプロセッサシステムであっても、
システム立ち上げの主導権を握っているメインプロセッ
サ41のみが、メインメモリ44のメモリ診断を実行し
、他のプロセッサ#2(42)・・・プロセッサ#N(
43>は、何もせずメインプロセッサのメモリ診断終了
を待って、システム立ち上げを行っているという方式で
あった。
図に示すようにマルチプロセッサシステムであっても、
システム立ち上げの主導権を握っているメインプロセッ
サ41のみが、メインメモリ44のメモリ診断を実行し
、他のプロセッサ#2(42)・・・プロセッサ#N(
43>は、何もせずメインプロセッサのメモリ診断終了
を待って、システム立ち上げを行っているという方式で
あった。
上述した従来の大容量メインメモリ診断の制御は、マル
チプロセッサシステムであっても、システム立ち上げの
主導権を握っているメインプロセッサのみが行っていた
ため、メインメモリの搭載が大容量になればなるほど線
形的に診断時間が増加するという欠点がある。
チプロセッサシステムであっても、システム立ち上げの
主導権を握っているメインプロセッサのみが行っていた
ため、メインメモリの搭載が大容量になればなるほど線
形的に診断時間が増加するという欠点がある。
本発明のマルチプロセッサによる大容量メインメモリ診
断制御方式は、搭載プロセッサ数を診断し、それを各プ
ロセッサに通知して各プロセッサが搭載プロセッサ数を
判断する搭載プロセッサ数の判断機構と、システムの最
大メインメモリ実装可能容量と搭載プロセッサ数から、
各プロセッサのメインメモリ診断エリアを求める各プロ
セッサのメインメモリ診断エリア決定機構と、前記各プ
ロセッサにて、求めたメインメモリの診断エリアに対し
て、同時にメモリ診断を実行する各プロセッサによるメ
インメモリ診断実行機構と、システム立ち上げのメイン
プロセッサが、各プロセッサのメインメモリ診断結果を
引き取り、結果をまとめる各プロセッサのメインメモリ
診断実行結果集計機構とを有している。
断制御方式は、搭載プロセッサ数を診断し、それを各プ
ロセッサに通知して各プロセッサが搭載プロセッサ数を
判断する搭載プロセッサ数の判断機構と、システムの最
大メインメモリ実装可能容量と搭載プロセッサ数から、
各プロセッサのメインメモリ診断エリアを求める各プロ
セッサのメインメモリ診断エリア決定機構と、前記各プ
ロセッサにて、求めたメインメモリの診断エリアに対し
て、同時にメモリ診断を実行する各プロセッサによるメ
インメモリ診断実行機構と、システム立ち上げのメイン
プロセッサが、各プロセッサのメインメモリ診断結果を
引き取り、結果をまとめる各プロセッサのメインメモリ
診断実行結果集計機構とを有している。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示す構成図であり、各プロ
セッサのパワーオン処理6から、搭載プロセッサ数を診
断し、それを各プロセッサに通知して各プロセッサが搭
載プロセッサ数を判断する搭載プロセッサ数の判断機構
1と、システムの最大メインメモリ実装可能容量と搭載
プロセッサ数から、各プロセッサのメインメモリ診断エ
リアを求める各プロセッサのメインメモリ診断エリア決
定機構2と、各プロセッサにて、求めたメインメモリの
診断エリアに対して、同時にメモリ診断を実行する各プ
ロセッサによるメインメモリ診断実行機構3と、システ
ム立ち上げのメインプロセッサが、各プロセッサのメイ
ンメモリ診断結果を引き取り、結果をまとめる各プロセ
ッサのメインメモリ診断実行結果集計機構4とから構成
されている。
セッサのパワーオン処理6から、搭載プロセッサ数を診
断し、それを各プロセッサに通知して各プロセッサが搭
載プロセッサ数を判断する搭載プロセッサ数の判断機構
1と、システムの最大メインメモリ実装可能容量と搭載
プロセッサ数から、各プロセッサのメインメモリ診断エ
リアを求める各プロセッサのメインメモリ診断エリア決
定機構2と、各プロセッサにて、求めたメインメモリの
診断エリアに対して、同時にメモリ診断を実行する各プ
ロセッサによるメインメモリ診断実行機構3と、システ
ム立ち上げのメインプロセッサが、各プロセッサのメイ
ンメモリ診断結果を引き取り、結果をまとめる各プロセ
ッサのメインメモリ診断実行結果集計機構4とから構成
されている。
第2図を参照すると、搭載プロセッサ数の判断機構1に
おける処理は、搭載プロセッサ数を診断し、それを各プ
ロセッサに通知して各プロセッサが搭載プロセッサ数を
判断するステップ21からなり、各プロセッサのメイン
メモリ診断エリア決定機構2における処理は、システム
の最大メインメモリ実装可能容量と搭載プロセッサ数か
ら、各プロセッサのメインメモリ診断エリアを求めるス
テップ22からなり、各プロセッサによるメインメモリ
診断実行機構3における処理は、各プロセッサにて、求
めたメインメモリの診断エリアに対して、同時にメモリ
診断を実行するステップ23からなり、各プロセッサの
メインメモリ診断実行集計機構4における処理は、シス
テム立ち上げのメインプロセッサが、各プロセッサのメ
インメモリ診断結果を引き取り、結果をまとめるステッ
プ24からなる。
おける処理は、搭載プロセッサ数を診断し、それを各プ
ロセッサに通知して各プロセッサが搭載プロセッサ数を
判断するステップ21からなり、各プロセッサのメイン
メモリ診断エリア決定機構2における処理は、システム
の最大メインメモリ実装可能容量と搭載プロセッサ数か
ら、各プロセッサのメインメモリ診断エリアを求めるス
テップ22からなり、各プロセッサによるメインメモリ
診断実行機構3における処理は、各プロセッサにて、求
めたメインメモリの診断エリアに対して、同時にメモリ
診断を実行するステップ23からなり、各プロセッサの
メインメモリ診断実行集計機構4における処理は、シス
テム立ち上げのメインプロセッサが、各プロセッサのメ
インメモリ診断結果を引き取り、結果をまとめるステッ
プ24からなる。
第3図を参照すると、各プロセッサがメインメモリを分
割して各々がメモリ診断しているのが示されている。
割して各々がメモリ診断しているのが示されている。
第4図を参照すると、メインプロセッサがメインメモリ
のメモリ診断しているのが示されている。
のメモリ診断しているのが示されている。
次に、このように構成された本実施例のマルチプロセッ
サによる大容量メインメモリ診断制御方式の動作につい
て第2図を参照して説明する。
サによる大容量メインメモリ診断制御方式の動作につい
て第2図を参照して説明する。
各プロセッサのパワーオン処理6から、搭載プロセッサ
数の判断機構1は、搭載プロセッサ数を診断し、それを
各プロセッサに通知して各プロセッサが搭載プロセッサ
数を判断する(ステップ21)。各プロセッサのメイン
メモリ診断エリア決定機構2は、システムの最大メイン
メモリ実装可能容量と搭載プロセッサ数から、各プロセ
ッサのメインメモリ診断エリアを求める(ステップ22
)。
数の判断機構1は、搭載プロセッサ数を診断し、それを
各プロセッサに通知して各プロセッサが搭載プロセッサ
数を判断する(ステップ21)。各プロセッサのメイン
メモリ診断エリア決定機構2は、システムの最大メイン
メモリ実装可能容量と搭載プロセッサ数から、各プロセ
ッサのメインメモリ診断エリアを求める(ステップ22
)。
各プロセッサによるメインメモリ診断実行機構3は、各
プロセッサにて、求めたメインメモリの診断エリアに対
して、同時にメモリ診断を実行する(ステップ23)。
プロセッサにて、求めたメインメモリの診断エリアに対
して、同時にメモリ診断を実行する(ステップ23)。
各プロセッサのメインメモリ診断実行結果集計機構4は
、システム立ち上げのメインプロセッサが、各プロセッ
サのメインメモリ診断結果を引き取り、結果をまとめる
(ステップ24)。
、システム立ち上げのメインプロセッサが、各プロセッ
サのメインメモリ診断結果を引き取り、結果をまとめる
(ステップ24)。
以上説明したように本発明は、大容量メインメモリの診
断を1つのプロセッサのみで実行せず、搭載されている
全てのプロセッサを使い、しかも、各プロセッサに、シ
ステムの最大メインメモリ実装可能容量と搭載プロセッ
サ数から均等にメインメモリ診断エリアを割り当て、同
時にメインメモリの診断を実行させることにより、従来
の処理時間と比較すると1/N (Nは搭載プロセッサ
数)の時間で済むという効果がある。
断を1つのプロセッサのみで実行せず、搭載されている
全てのプロセッサを使い、しかも、各プロセッサに、シ
ステムの最大メインメモリ実装可能容量と搭載プロセッ
サ数から均等にメインメモリ診断エリアを割り当て、同
時にメインメモリの診断を実行させることにより、従来
の処理時間と比較すると1/N (Nは搭載プロセッサ
数)の時間で済むという効果がある。
第1図は本発明のマルチプロセッサによる大容量メイン
メモリ診断制御方式の構成図、第2図はは第1図中に示
した搭載プロセッサの判断機構と各プロセッサのメイン
メモリ診断エリア決定機構と各プロセッサによるメイン
メモリ診断実行機構と各プロセッサのメインメモリ診断
実行結果集計機構における処理を示す流れ図、第3図は
第1図におけるメインメモリ診断の概念図、第4図は従
来の技術におけるメインメモリ診断の概念図である。 1・・・搭載プロセッサ数の判断機構、2・・・各プロ
セッサのメインメモリ診断エリア決定機構、3・・・各
プロセッサによるメイメモリ診断実行機構、4・・・各
プロセッサのメインメモリ診断実行結果集計機構、5・
・・システム立ち上がり、6・・・各プロセッサのパワ
ーオン処理、7・・・メインメモリ、21・・・搭載プ
ロセッサ数を診断するステップ、22・・・システムの
最大メインメモリ実装可能容量と搭載プロセッサ数から
、各プロセッサのメインメモリ診断エリアを求めるステ
ップ、23・・・各プロセッサにて、求めたメインメモ
リの診断エリアに対して、同時にメモリ診断を実行する
ステップ、24・・・システム立ち上げのメインプロセ
ッサが、各プロセッサのメインメモリ診断結果を引き取
り、結果をまとめるステップ、31.41・・・プロセ
ッサ#1(システム立ち上げのメインプロセッサ)、3
2.42・・・プロセッサ#2.33.43・・・プロ
セッサ#N、34.44・・・プロセッサ#1のメイン
メモリ診断エリア、35・・・プロセッサ#2のメイン
メモリ診断エリア、36・・・プロセッサ#Nのメイン
メモリ診断エリア。
メモリ診断制御方式の構成図、第2図はは第1図中に示
した搭載プロセッサの判断機構と各プロセッサのメイン
メモリ診断エリア決定機構と各プロセッサによるメイン
メモリ診断実行機構と各プロセッサのメインメモリ診断
実行結果集計機構における処理を示す流れ図、第3図は
第1図におけるメインメモリ診断の概念図、第4図は従
来の技術におけるメインメモリ診断の概念図である。 1・・・搭載プロセッサ数の判断機構、2・・・各プロ
セッサのメインメモリ診断エリア決定機構、3・・・各
プロセッサによるメイメモリ診断実行機構、4・・・各
プロセッサのメインメモリ診断実行結果集計機構、5・
・・システム立ち上がり、6・・・各プロセッサのパワ
ーオン処理、7・・・メインメモリ、21・・・搭載プ
ロセッサ数を診断するステップ、22・・・システムの
最大メインメモリ実装可能容量と搭載プロセッサ数から
、各プロセッサのメインメモリ診断エリアを求めるステ
ップ、23・・・各プロセッサにて、求めたメインメモ
リの診断エリアに対して、同時にメモリ診断を実行する
ステップ、24・・・システム立ち上げのメインプロセ
ッサが、各プロセッサのメインメモリ診断結果を引き取
り、結果をまとめるステップ、31.41・・・プロセ
ッサ#1(システム立ち上げのメインプロセッサ)、3
2.42・・・プロセッサ#2.33.43・・・プロ
セッサ#N、34.44・・・プロセッサ#1のメイン
メモリ診断エリア、35・・・プロセッサ#2のメイン
メモリ診断エリア、36・・・プロセッサ#Nのメイン
メモリ診断エリア。
Claims (1)
- 複数のプロセッサより構成される情報処理システムにお
いて、搭載プロセッサ数を診断し、それを各プロセッサ
に通知して各プロセッサが搭載プロセッサ数を判断する
搭載プロセッサ数の判断機構と、システムの最大メイン
メモリ実装可能容量と搭載プロセッサ数から、各プロセ
ッサのメインメモリ診断エリアを求める各プロセッサの
メインメモリ診断エリア決定機構と、前記各プロセッサ
にて、求めたメインメモリの診断エリアに対して、同時
にメモリ診断を実行する各プロセッサによるメインメモ
リ診断実行機構と、システム立ち上げのメインプロセッ
サが、各プロセッサのメインメモリ診断結果を引き取り
、結果をまとめる各プロセッサのメインメモリ診断実行
結果集計機構とを設けたことを特徴とするマルチプロセ
ッサによる大容量メインメモリ診断制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296160A JPH04168564A (ja) | 1990-10-31 | 1990-10-31 | マルチプロセッサによる大容量メインメモリ診断制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296160A JPH04168564A (ja) | 1990-10-31 | 1990-10-31 | マルチプロセッサによる大容量メインメモリ診断制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04168564A true JPH04168564A (ja) | 1992-06-16 |
Family
ID=17829937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2296160A Pending JPH04168564A (ja) | 1990-10-31 | 1990-10-31 | マルチプロセッサによる大容量メインメモリ診断制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04168564A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009169897A (ja) * | 2008-01-21 | 2009-07-30 | Internatl Business Mach Corp <Ibm> | メモリのテストを実行する方法、コンピュータ・プログラム、およびシステム |
| JP2017004060A (ja) * | 2015-06-04 | 2017-01-05 | 本田技研工業株式会社 | 信頼性の高いプログラムチェック機能を有する演算処理システム、マルチコアシステム、及びマルチプロセッサシステム |
-
1990
- 1990-10-31 JP JP2296160A patent/JPH04168564A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009169897A (ja) * | 2008-01-21 | 2009-07-30 | Internatl Business Mach Corp <Ibm> | メモリのテストを実行する方法、コンピュータ・プログラム、およびシステム |
| JP2017004060A (ja) * | 2015-06-04 | 2017-01-05 | 本田技研工業株式会社 | 信頼性の高いプログラムチェック機能を有する演算処理システム、マルチコアシステム、及びマルチプロセッサシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115061803B (zh) | 一种多核处理系统及其任务调度方法、芯片、存储介质 | |
| JPS5955565A (ja) | マルチフア−ムウエア方式 | |
| US4855899A (en) | Multiple I/O bus virtual broadcast of programmed I/O instructions | |
| CN117472583A (zh) | 一种操作系统中多进程动态绑定cpu核的方法 | |
| JPH04168564A (ja) | マルチプロセッサによる大容量メインメモリ診断制御方式 | |
| CN111949687A (zh) | 基于共享内存和多进程的分布式数据库架构及其实现方法 | |
| JPS60100231A (ja) | 情報処理装置におけるシステム構成制御方式 | |
| JPH06325007A (ja) | マルチプロセッサシステム立ち上げ方式 | |
| JPH11184828A (ja) | マルチプロセッサシステムのテスト方式 | |
| CN113672360B (zh) | 中断处理单元、相关装置和方法 | |
| JP2019159931A (ja) | 並列化方法、並列化ツール、及びマルチコアマイコン | |
| JPH0314136A (ja) | マイクロプロセッサシステムの相互診断方式 | |
| JPS5819973A (ja) | 時分割バス方式マルチプロセツサ計算機 | |
| JPH064318A (ja) | エラー検出方式 | |
| CN110929857B (zh) | 一种神经网络的数据处理方法和装置 | |
| JP4853620B2 (ja) | マルチプロセッサシステムと初期立ち上げ方法およびプログラム | |
| US20020144237A1 (en) | Method for controlling a program run of a central data processor | |
| JP2020181243A (ja) | 電子制御装置 | |
| JPH08305607A (ja) | マルチプロセッサシステムのプログラムデバッグ方法およびデバッガ | |
| CN120066582A (zh) | 基于多核的中断任务的并行执行方法、装置、设备及介质 | |
| JPS626333A (ja) | デ−タ処理システム | |
| JPH0373033A (ja) | 障害解析方式 | |
| JPH0635749A (ja) | データ処理システム | |
| CN119883786A (zh) | 嵌入式设备的运行状态分析方法和装置 | |
| JPH02245848A (ja) | 主記憶診断方式 |