JPS60100231A - 情報処理装置におけるシステム構成制御方式 - Google Patents
情報処理装置におけるシステム構成制御方式Info
- Publication number
- JPS60100231A JPS60100231A JP58206027A JP20602783A JPS60100231A JP S60100231 A JPS60100231 A JP S60100231A JP 58206027 A JP58206027 A JP 58206027A JP 20602783 A JP20602783 A JP 20602783A JP S60100231 A JPS60100231 A JP S60100231A
- Authority
- JP
- Japan
- Prior art keywords
- information
- disconnection
- service processor
- configuration
- installation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は，情報処理装置に於けるシステム初期設定時の
システム構成制御方式に関する。
システム構成制御方式に関する。
従来，この種の情報処理装置は，障害発生時に障害の発
生した装置，又は該当装置内部の障害発生個所の切シ離
しが可能である。しかし、次の使用段階でシステムを設
定したとき，該当装置及び該当障害部分も組込まれてし
まうために，ジョブ実行中にまた障害が発生してしまっ
たシ，システムの設定時点で障害が発生し，システムを
立上げ〔発明の目的〕 本発明の目的は、各装置の故障診断の結果として得られ
た装置の組込み／切離し情報、又は装置内部の組込み／
切離し情報をサービスプロセッサに記憶し、システム初
期設定時に上記情報によりシステムの再構成を行うこと
によって、システムを立上げたときに、同じ障害の発生
を繰返えさないようにすることのできる情報処理装置に
おける／ステム構成制御方式を提供することにある。
生した装置，又は該当装置内部の障害発生個所の切シ離
しが可能である。しかし、次の使用段階でシステムを設
定したとき，該当装置及び該当障害部分も組込まれてし
まうために，ジョブ実行中にまた障害が発生してしまっ
たシ，システムの設定時点で障害が発生し，システムを
立上げ〔発明の目的〕 本発明の目的は、各装置の故障診断の結果として得られ
た装置の組込み／切離し情報、又は装置内部の組込み／
切離し情報をサービスプロセッサに記憶し、システム初
期設定時に上記情報によりシステムの再構成を行うこと
によって、システムを立上げたときに、同じ障害の発生
を繰返えさないようにすることのできる情報処理装置に
おける／ステム構成制御方式を提供することにある。
本発明によるシステム構成制御方式は、演算処理装置、
入出力制御装置及び主記憶装置がそれぞれ１台、又は複
数台接続されるシステム制御装置と、障害情報の取出し
１診断の実行等を行うサービスプロセッサとからなる情
報処理装置において。
入出力制御装置及び主記憶装置がそれぞれ１台、又は複
数台接続されるシステム制御装置と、障害情報の取出し
１診断の実行等を行うサービスプロセッサとからなる情
報処理装置において。
前記サービスプロセッサ上に、該サービスプロセッサに
よシ実行される前記システム制御装置に接続された各装
置の故障診断の結果から得られる装置の組込み、切離し
情報及び装置毎の装置内部の組込み、切離し情報を登録
して記憶する組込み／切離し情報記憶手段を設け、前記
システム制御装置に装置の組込み、切離しを制御する第
１の構成制御レジスタを備え、さらに前記システム制御
装置、又は該システム制御装置に接続される各装置に装
置内部の組込み、切離しを制御する第２の構成制御レジ
スタを備え、システム初期設定時に。
よシ実行される前記システム制御装置に接続された各装
置の故障診断の結果から得られる装置の組込み、切離し
情報及び装置毎の装置内部の組込み、切離し情報を登録
して記憶する組込み／切離し情報記憶手段を設け、前記
システム制御装置に装置の組込み、切離しを制御する第
１の構成制御レジスタを備え、さらに前記システム制御
装置、又は該システム制御装置に接続される各装置に装
置内部の組込み、切離しを制御する第２の構成制御レジ
スタを備え、システム初期設定時に。
前記サービスプロセッサからの前記組込み／切離し情報
記憶手段の内容を前記第１及び第２の構成制御レジスタ
に設定して、システムの構成を決定することを特徴表す
る。
記憶手段の内容を前記第１及び第２の構成制御レジスタ
に設定して、システムの構成を決定することを特徴表す
る。
次に１本発明による実施例について１図面を参照して詳
細に説明する。
細に説明する。
第１図は１本発明による実施例の構成をブロック図によ
り示したものでちる。この図において。
り示したものでちる。この図において。
１はサービスプロセッサ、２はシステム制御装置。
３−１〜３Ｎはシステム制御装置に接続される演算処理
装置等の処理装置を示す。】−１は処理装置３−１〜３
Ｎへ送る設定データを記憶する組込み／切離し情報記憶
回路、２−１は各処理装置３−１〜３−Ｈの組込み、切
離しを制御する第１の構成制御レジスタ、２−２（ｌ−
１：上記第１の構成制御レジスタ２−１によシ制御をう
けて、装置の接続、切離しを行う装置接続回路、 ３−
１ａは処理装置内部の組込み。
装置等の処理装置を示す。】−１は処理装置３−１〜３
Ｎへ送る設定データを記憶する組込み／切離し情報記憶
回路、２−１は各処理装置３−１〜３−Ｈの組込み、切
離しを制御する第１の構成制御レジスタ、２−２（ｌ−
１：上記第１の構成制御レジスタ２−１によシ制御をう
けて、装置の接続、切離しを行う装置接続回路、 ３−
１ａは処理装置内部の組込み。
切離しを制御する第２の構成制御レジスタ、 ３−１ｂ
は処理装置内部の組込み、切離し部分１本実施例では複
数のコンバ−トメントからなるキヤ、シ互メモリをそれ
ぞれ示している。
は処理装置内部の組込み、切離し部分１本実施例では複
数のコンバ−トメントからなるキヤ、シ互メモリをそれ
ぞれ示している。
サービスプロセッサ１は、システム制御装置２及びそれ
に接続される各処理装置に関して、障害時における内部
状態のはき出し１診断の実行、あるいは保守情報の設定
、読出し等を行うＲＡＳゾロセッザであり、かつ組込み
、切離し情報記憶回路１−１のメモリを、たとえば内蔵
された小型ディスク上に備えている。この組込み〆切離
し情報記憶回路１−１は複数個から々シ、システム制御
装置２に対して処理装置３−１〜３−Ｎの組込み、切離
しのために１つ、又は複数の処理装置に対応してそれぞ
れ１つずつ備えている。そして、システム初期構成制御
レジスタ２−１及び各処理装置の第２の構成制御レジス
タ３−１ａへ設定すべきデータを送る。
に接続される各処理装置に関して、障害時における内部
状態のはき出し１診断の実行、あるいは保守情報の設定
、読出し等を行うＲＡＳゾロセッザであり、かつ組込み
、切離し情報記憶回路１−１のメモリを、たとえば内蔵
された小型ディスク上に備えている。この組込み〆切離
し情報記憶回路１−１は複数個から々シ、システム制御
装置２に対して処理装置３−１〜３−Ｎの組込み、切離
しのために１つ、又は複数の処理装置に対応してそれぞ
れ１つずつ備えている。そして、システム初期構成制御
レジスタ２−１及び各処理装置の第２の構成制御レジス
タ３−１ａへ設定すべきデータを送る。
第１の構成制御レジスタ２−１のそれぞれは、各処理装
置３−１〜３−Ｈの接続回路２−２と１対１対応をなし
、各処理装置のインタフェースの接続、するいは切断を
可能とするものである。又、第２の構成制御レジスタ３
−１８のそれぞれは、キャッジ−メモリ３−１ｂの各コ
ンバートメンｉ・と１対１対応をなシ、キャッジ−メモ
リ３−１ｂの各コンバ−トメントの接続、あるいは切断
を可能とする。尚１本実施例の場合は対象部分をキャッ
ジ−メモリとしているが、そのほか８例えば主記憶装置
の構成単位。
置３−１〜３−Ｈの接続回路２−２と１対１対応をなし
、各処理装置のインタフェースの接続、するいは切断を
可能とするものである。又、第２の構成制御レジスタ３
−１８のそれぞれは、キャッジ−メモリ３−１ｂの各コ
ンバートメンｉ・と１対１対応をなシ、キャッジ−メモ
リ３−１ｂの各コンバ−トメントの接続、あるいは切断
を可能とする。尚１本実施例の場合は対象部分をキャッ
ジ−メモリとしているが、そのほか８例えば主記憶装置
の構成単位。
あるいはマイクロプログラムで代替可能なハードウェア
回路等種々のものが考えられる。
回路等種々のものが考えられる。
第１及び第２の構成制御レジスタ２−１及び３〜１８は
、対応する個所で障害が発生すると、専用のハードウェ
ア機構により設定されて、障害部分を切サービスノロセ
、す１で実行管理される診断には各種の手法がある。例
えば、障害発生時に障害装置の内部状態のはき出しにょ
シ得られた情報を基に障害個所の決定を行う。あるいけ
１診断プログラムをサービスノロセ、す１上、または、
各処理装置上で実行させ、実行結果により障害個所の決
定を行う。
、対応する個所で障害が発生すると、専用のハードウェ
ア機構により設定されて、障害部分を切サービスノロセ
、す１で実行管理される診断には各種の手法がある。例
えば、障害発生時に障害装置の内部状態のはき出しにょ
シ得られた情報を基に障害個所の決定を行う。あるいけ
１診断プログラムをサービスノロセ、す１上、または、
各処理装置上で実行させ、実行結果により障害個所の決
定を行う。
いま、処理装置３−１におけるキヤ、ツユメモリ３−１
ｂのある１つのコンパートメントで障害が発生すると、
処理装置３−１はその状態で凍結される〇それから、シ
ステム制御装置２内の障害処理ハードウェア機構（図示
せず）にょシ、処理装置３−１のフリップフロップ等の
状態を主記憶装置の所定エリアに格納した後、第２の構
成制御レジスタ３−１ａに該障害個所を切離すべくデー
タを設定し。
ｂのある１つのコンパートメントで障害が発生すると、
処理装置３−１はその状態で凍結される〇それから、シ
ステム制御装置２内の障害処理ハードウェア機構（図示
せず）にょシ、処理装置３−１のフリップフロップ等の
状態を主記憶装置の所定エリアに格納した後、第２の構
成制御レジスタ３−１ａに該障害個所を切離すべくデー
タを設定し。
処理装置３−１の凍結を解除する。処理装置３−１は。
処理の再試行等にょ）動作を継続する。又、前記障害処
理ハードウェア機構はサービスプロセッサ１に対して障
害情報のはき出しを要求する。サービスプロセッサ１は
、この要求にょシ主記憶装置からのはき出しを実行し、
該情報から診断を開始する。その結果から１組込み／切
離し情報記憶回路１−１の処理装置３−１に対応する部
分に、該障害個所を切離すべく情報を記憶する。
理ハードウェア機構はサービスプロセッサ１に対して障
害情報のはき出しを要求する。サービスプロセッサ１は
、この要求にょシ主記憶装置からのはき出しを実行し、
該情報から診断を開始する。その結果から１組込み／切
離し情報記憶回路１−１の処理装置３−１に対応する部
分に、該障害個所を切離すべく情報を記憶する。
次に、処理装置３−１の共通部分に障害が発生した場合
には、処理装置３−１は使用不可能となシ。
には、処理装置３−１は使用不可能となシ。
システム制御装置２内の障害処理・・−ドウエア機構に
より処理装置３−１を切離すべく第１の構成制御レジス
タ２−１にデータが設定される。以降は。
より処理装置３−１を切離すべく第１の構成制御レジス
タ２−１にデータが設定される。以降は。
上記キャッンーメモ１Ｊ３−１ｂが障害のときと同様に
サービスプロセ、す１上の組込み／切離し情報記憶回路
１−１におけるシステム制御装置２に対応した部分に処
理装置３−１を切離すべく情報を記憶する。
サービスプロセ、す１上の組込み／切離し情報記憶回路
１−１におけるシステム制御装置２に対応した部分に処
理装置３−１を切離すべく情報を記憶する。
上記において、運転中に発生した障害を専用の障害処理
ハードウェア機構により処理することによって、システ
ムの連続運転を可能とすることは。
ハードウェア機構により処理することによって、システ
ムの連続運転を可能とすることは。
一般的に知られた機能である。しかし１本実施例によれ
ば、システムを再び立ち上げる場合、前記サービスプロ
セッサ１上の組込み／切離し情報記憶回路１−１の内容
を第１及び第２の構成制御レジスタ２−１及び３−１ａ
に設定してシステムの再構成を行うことにょシ５障害を
含む個所、あるいは装置を７ステムに組込むことなく立
上げることが可能となる。
ば、システムを再び立ち上げる場合、前記サービスプロ
セッサ１上の組込み／切離し情報記憶回路１−１の内容
を第１及び第２の構成制御レジスタ２−１及び３−１ａ
に設定してシステムの再構成を行うことにょシ５障害を
含む個所、あるいは装置を７ステムに組込むことなく立
上げることが可能となる。
以上の説明にょシ明らかなように１本発明によれば、サ
ービスゾロセッサ上に組込み／切離し情報記憶手段を設
け、システムの再立ち上げ時に該情報を装置に反映させ
ることによって、障害を含む装置、あるいは障害の発生
個所をシステムに組込むことなく、システムの再構成が
でき、運用面において得られる効果は大きめ０
ービスゾロセッサ上に組込み／切離し情報記憶手段を設
け、システムの再立ち上げ時に該情報を装置に反映させ
ることによって、障害を含む装置、あるいは障害の発生
個所をシステムに組込むことなく、システムの再構成が
でき、運用面において得られる効果は大きめ０
【図面の簡単な説明】
第１図は本発明による実施例の構成を示すブロック図で
ある。この図において、１はサービスプロセッサ、２は
システム制御装置、３−１〜３−Ｎは処理装置、Ｉ−１
は組込み／切離し情報記憶回路。
ある。この図において、１はサービスプロセッサ、２は
システム制御装置、３−１〜３−Ｎは処理装置、Ｉ−１
は組込み／切離し情報記憶回路。
Claims (1)
- １、 演算処理装置、入出力制御装置及び主記憶装置が
それぞれ１台、又は複数台接続されるシステム制御装置
と、障害情報の取出し１診断の実行等を行うサービスプ
ロセッサとからなる情報処理装置において、前記サービ
スプロセッサ上に、該サービスプロセッサによシ実行さ
れる前記システム制御装置に接続された各装置の故障診
断の結果から得られる装置の組込み、切離し情報及び装
置毎の装置内部の組込み、切離し情報を登録して記憶す
る組込み／切離し情報記憶手段を設け、前記システム制
御装置に装置の組込み、切離しを制御する第１の構成制
御レジスタを備え、さらに、前記システム制御装置、又
は該システム制御装置に制御する第２の構成制御レジス
タを備え、システム初期設定時に、前記サービスプロセ
ッサからの前記組込み／切離し情報記憶手段の内容を前
記第１及び第２の構成制御レジスタに設定して、システ
ムの構成を決定することを特徴とするシステム構成制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206027A JPS60100231A (ja) | 1983-11-04 | 1983-11-04 | 情報処理装置におけるシステム構成制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206027A JPS60100231A (ja) | 1983-11-04 | 1983-11-04 | 情報処理装置におけるシステム構成制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60100231A true JPS60100231A (ja) | 1985-06-04 |
Family
ID=16516677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58206027A Pending JPS60100231A (ja) | 1983-11-04 | 1983-11-04 | 情報処理装置におけるシステム構成制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60100231A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6238916A (ja) * | 1985-08-14 | 1987-02-19 | Nec Corp | デ−タ処理システムの立上げ方式 |
| JPS6370346A (ja) * | 1986-09-11 | 1988-03-30 | Fujitsu Ltd | テストプログラム制御方式 |
| JPS6375842A (ja) * | 1986-09-18 | 1988-04-06 | Fujitsu Ltd | システム監視装置 |
| JPH01260543A (ja) * | 1988-04-11 | 1989-10-17 | Nec Corp | 構成変更に伴なう下位装置自動組込み方法 |
| JPH01295338A (ja) * | 1987-12-25 | 1989-11-29 | Fujitsu Ltd | 二重化システムの切離し表示フラグオン切換え制御方式 |
| JPH03229331A (ja) * | 1990-02-02 | 1991-10-11 | Fujitsu Ltd | 情報処理装置 |
| US7840853B2 (en) | 2005-03-18 | 2010-11-23 | Fujitsu Limited | CPU suppression system and CPU suppression method using service processor |
-
1983
- 1983-11-04 JP JP58206027A patent/JPS60100231A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6238916A (ja) * | 1985-08-14 | 1987-02-19 | Nec Corp | デ−タ処理システムの立上げ方式 |
| JPS6370346A (ja) * | 1986-09-11 | 1988-03-30 | Fujitsu Ltd | テストプログラム制御方式 |
| JPS6375842A (ja) * | 1986-09-18 | 1988-04-06 | Fujitsu Ltd | システム監視装置 |
| JPH01295338A (ja) * | 1987-12-25 | 1989-11-29 | Fujitsu Ltd | 二重化システムの切離し表示フラグオン切換え制御方式 |
| JPH01260543A (ja) * | 1988-04-11 | 1989-10-17 | Nec Corp | 構成変更に伴なう下位装置自動組込み方法 |
| JPH03229331A (ja) * | 1990-02-02 | 1991-10-11 | Fujitsu Ltd | 情報処理装置 |
| US7840853B2 (en) | 2005-03-18 | 2010-11-23 | Fujitsu Limited | CPU suppression system and CPU suppression method using service processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0167540A1 (en) | CENTRAL UNIT TOLERATING LOSS OF ACCESS TO AN AUXILIARY MEMORY. | |
| JPH11143729A (ja) | フォールトトレラントコンピュータ | |
| JPS60100231A (ja) | 情報処理装置におけるシステム構成制御方式 | |
| JPH0887341A (ja) | 自動縮退立ち上げ機能を有したコンピュータシステム | |
| JPH02216542A (ja) | 診断実行制御方式 | |
| JP2845616B2 (ja) | マルチプロセッサシステム | |
| JPS6113627B2 (ja) | ||
| JPH05134998A (ja) | マルチプロセツサシステム | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JP2555214B2 (ja) | 障害被疑装置の制御方法 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPH03225536A (ja) | ログデータ採取方法とその装置 | |
| JP3019409B2 (ja) | マルチプロセッサシステムのマシンチェックテスト方法 | |
| JPS63223836A (ja) | 診断制御方式 | |
| JPS5936306B2 (ja) | 計算機システムの診断方式 | |
| JPH05342025A (ja) | 仮想計算機システムの障害処理方式 | |
| JPH0118460B2 (ja) | ||
| JPS61253551A (ja) | マルチプロセツサシステムの立ち上げ方式 | |
| JPS58195974A (ja) | デ−タ処理装置 | |
| JPS63304333A (ja) | 情報処理装置 | |
| GB2085205A (en) | Apparatus for monitoring auxiliary information and for fault diagnosis | |
| JPS5822469A (ja) | 中央監視制御装置 | |
| JPS6116340A (ja) | プロセツサシステムの緊急動作装置 | |
| Heimerdinger et al. | Architectural considerations in interfacing a parallel processor to the air traffic control system | |
| JPH01156836A (ja) | 情報処理装置におけるシステム構成制御方式 |