JPS5936306B2 - 計算機システムの診断方式 - Google Patents
計算機システムの診断方式Info
- Publication number
- JPS5936306B2 JPS5936306B2 JP53096537A JP9653778A JPS5936306B2 JP S5936306 B2 JPS5936306 B2 JP S5936306B2 JP 53096537 A JP53096537 A JP 53096537A JP 9653778 A JP9653778 A JP 9653778A JP S5936306 B2 JPS5936306 B2 JP S5936306B2
- Authority
- JP
- Japan
- Prior art keywords
- response
- computer
- diagnostic
- request signal
- sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、計算機が正常か或は異常かを診断する…真横
システムの診断方式に関するものである。
システムの診断方式に関するものである。
多重計算機システムにおいては、運用中は計算機の動作
を常に監視し、異常が発生した場合には異常の計算機を
直ちにシステムから切離し、システムの誤動作を未然に
防止することが必要である。この監視は各計算機が互に
行うことによつても可能であるが、システムに異常が発
生して爵真機系が１個となつた場合には、上記の方法で
は監視が不可能となる。そこで、討真機系とは独立した
診断装置を設けてそれぞれの計算機を監視することが必
要となる。本発明は、上記の要求に応えるものであつて
、］真機系が１個となつた場合でも完全な射真機の診断
を行い得るようになつた計算機システムの診断方式を提
供することを目的としている。
を常に監視し、異常が発生した場合には異常の計算機を
直ちにシステムから切離し、システムの誤動作を未然に
防止することが必要である。この監視は各計算機が互に
行うことによつても可能であるが、システムに異常が発
生して爵真機系が１個となつた場合には、上記の方法で
は監視が不可能となる。そこで、討真機系とは独立した
診断装置を設けてそれぞれの計算機を監視することが必
要となる。本発明は、上記の要求に応えるものであつて
、］真機系が１個となつた場合でも完全な射真機の診断
を行い得るようになつた計算機システムの診断方式を提
供することを目的としている。
そしてそのため、本発明の計算機システムの診断方式は
、複数個の計算機と、それぞれが上記複数の計算機のそ
れぞれに１対１に対応する複数の診断装置とを備える計
算機システムにおいて、上記各診断装置は、定期的に対
応する計算機に対して応答要求信号を送出する機構と、
対応する計算機から返送されて来た応答が奇数番目の応
答要求信号に対するものである場合には第１の正解パタ
ーンと比較し対応する計算機から送られて来た応答が偶
数番目の応答要求信号に対するものである場合には第２
の正解パターンと比較する機構と、応答の時間監視を行
う機構と、応答が正解パターンと一致しない場合又は応
答が所定時間以内に送られて来なかつた場合には他系の
計算機に対して異常発生通知を発行する機構とを具備し
、上記計算機は、対応する診断装置から送られて来た応
答要求信号が奇数番目のものである場合には第１のプロ
グラム・ルーチンを実行してその結果を応答として対応
する診断装置に返送し、対応する診断装置から送られて
来た応答要求信号が偶数番目のものである場合には第２
のプログラム・ルーチンを実行してその結果を応答とし
て対応する診断装置に返送する機能を有することを特徴
とするものである。以下、本発明を図面を参照しつつ説
明する。第１図は本発明の１実施例のシステム構成を示
す図、第２図は診断回路の１実施例のプロツク図である
。
、複数個の計算機と、それぞれが上記複数の計算機のそ
れぞれに１対１に対応する複数の診断装置とを備える計
算機システムにおいて、上記各診断装置は、定期的に対
応する計算機に対して応答要求信号を送出する機構と、
対応する計算機から返送されて来た応答が奇数番目の応
答要求信号に対するものである場合には第１の正解パタ
ーンと比較し対応する計算機から送られて来た応答が偶
数番目の応答要求信号に対するものである場合には第２
の正解パターンと比較する機構と、応答の時間監視を行
う機構と、応答が正解パターンと一致しない場合又は応
答が所定時間以内に送られて来なかつた場合には他系の
計算機に対して異常発生通知を発行する機構とを具備し
、上記計算機は、対応する診断装置から送られて来た応
答要求信号が奇数番目のものである場合には第１のプロ
グラム・ルーチンを実行してその結果を応答として対応
する診断装置に返送し、対応する診断装置から送られて
来た応答要求信号が偶数番目のものである場合には第２
のプログラム・ルーチンを実行してその結果を応答とし
て対応する診断装置に返送する機能を有することを特徴
とするものである。以下、本発明を図面を参照しつつ説
明する。第１図は本発明の１実施例のシステム構成を示
す図、第２図は診断回路の１実施例のプロツク図である
。
第１図において、１−１と１−２は討算機、２−１と２
−２は診断回路をそれぞれ示している。第１図の計算機
システムは例えばデユプレツクス・システムを構成して
いるものであつて、１方の計算機１−１が現用系であり
、他方の計算機１−２が待機系である。診断回路２−１
と２−２は、計算機を切換えるスイツチ・コントローラ
の一部を構成するものであり、診断回路２−１は計算機
１−１を診断し、診断回路２−２は計算機１−２を診断
する。診断動作は両者とも全く同一であるので、計算機
１−１側の診断動作について以下説明する。診断回路２
−１は、予め定められた時間間隔、例えば１゛秒又は８
秒毎に応答要求信号ＥＮＱを計算機１−１へ通知する。
−２は診断回路をそれぞれ示している。第１図の計算機
システムは例えばデユプレツクス・システムを構成して
いるものであつて、１方の計算機１−１が現用系であり
、他方の計算機１−２が待機系である。診断回路２−１
と２−２は、計算機を切換えるスイツチ・コントローラ
の一部を構成するものであり、診断回路２−１は計算機
１−１を診断し、診断回路２−２は計算機１−２を診断
する。診断動作は両者とも全く同一であるので、計算機
１−１側の診断動作について以下説明する。診断回路２
−１は、予め定められた時間間隔、例えば１゛秒又は８
秒毎に応答要求信号ＥＮＱを計算機１−１へ通知する。
計算機１−１は第１回目の応答要求を受付けると、割込
み処理ルーチンＰＯｄｄを実行する。この割込処理ルー
チンＰＯｄｄは計算機１−１が有している全ての命令を
網羅しており、計算機が正常な場合には処理結果が例え
ばＸ″５５５５″ となるように作られている。第２回
目の応答要求ＥＮＱを受付けたときには、討算機１−１
は割込み処理ルーチンＰｅｖｅｎを実行する。この割込
み処理ルーチンＰｅｖｅｎも全ての種類の命令を網羅し
ているが、正常な場合の処理結果がＸ７ＡＡＡｆとなる
ように構成されている。以下、計算機１−１は、奇数回
目の応答要求に対しては割込み処理ルーチンＰＯｄｄを
実行し、偶数回目の応答要求ＥＮＱに対しては、割込み
処理ルーチンＰｅｖｅｎを実行する。計算機１−１の処
理結果は、応答として診断回路２−１へ転送され、診断
回路２−１は、応答要求ＥＮＱが奇数回目の場合にはそ
の応答を正解パターンＸ″５５５５″ と比較し、応答
要求ＥＮＱが偶数回目の場合にはそフ″０ の応答を正解パターンＸ″ＡＡＡＡ″と比較する。
み処理ルーチンＰＯｄｄを実行する。この割込処理ルー
チンＰＯｄｄは計算機１−１が有している全ての命令を
網羅しており、計算機が正常な場合には処理結果が例え
ばＸ″５５５５″ となるように作られている。第２回
目の応答要求ＥＮＱを受付けたときには、討算機１−１
は割込み処理ルーチンＰｅｖｅｎを実行する。この割込
み処理ルーチンＰｅｖｅｎも全ての種類の命令を網羅し
ているが、正常な場合の処理結果がＸ７ＡＡＡｆとなる
ように構成されている。以下、計算機１−１は、奇数回
目の応答要求に対しては割込み処理ルーチンＰＯｄｄを
実行し、偶数回目の応答要求ＥＮＱに対しては、割込み
処理ルーチンＰｅｖｅｎを実行する。計算機１−１の処
理結果は、応答として診断回路２−１へ転送され、診断
回路２−１は、応答要求ＥＮＱが奇数回目の場合にはそ
の応答を正解パターンＸ″５５５５″ と比較し、応答
要求ＥＮＱが偶数回目の場合にはそフ″０ の応答を正解パターンＸ″ＡＡＡＡ″と比較する。
そして、応答と正解値が不一致の場合又は所定時間以内
に応答が送られて来なかつた場合には、診断回路２−１
は計算機１−２に対して計算機１１が異常である旨の通
知を行う。この結果、計算機１−１はシステムから切離
され、計算機１−２が現用系となる。第２図は診断回路
の１実施例のプロツク図であつて、３−１と３−２はフ
リツプ・フロツプ、４は比較回路、５はカウンタ回路、
６は時間間隔切換スイツチ、７一１と７一２はＮＡＮＤ
ゲートをそれぞれ示している。
に応答が送られて来なかつた場合には、診断回路２−１
は計算機１−２に対して計算機１１が異常である旨の通
知を行う。この結果、計算機１−１はシステムから切離
され、計算機１−２が現用系となる。第２図は診断回路
の１実施例のプロツク図であつて、３−１と３−２はフ
リツプ・フロツプ、４は比較回路、５はカウンタ回路、
６は時間間隔切換スイツチ、７一１と７一２はＮＡＮＤ
ゲートをそれぞれ示している。
フリツプ・フロツプ３−１は、パターン切換信号によつ
て切換えられる。そして、フリツプ・フロツプ３−１が
セツトされているときは、応答はＸ″５５５５″と比較
され、フリツプ・フロツプ３−１がりセツトされている
ときには、応答はＸ″ＡＡＡＡＩと比較される。計算機
１−１は応答を発行するとき、書込み信号をも送出する
。パターン切換信号は、書込み信号によつて生成される
。応答と正解パターンＸ″５５５５″又は″ＡＡＡＡＩ
とが一致した場合にはＮＡＮＤゲートJヨ黷Pは論理「０
」を出力し、両者が不一致の場合にはＮＡＮＤゲートJ
ヨ黷Pは論理［１］を出力する。システムの電源が投入
され計算機がオンラインになると診断開始信号が生成さ
れ、カウンタ回路５が動作を開始する。
て切換えられる。そして、フリツプ・フロツプ３−１が
セツトされているときは、応答はＸ″５５５５″と比較
され、フリツプ・フロツプ３−１がりセツトされている
ときには、応答はＸ″ＡＡＡＡＩと比較される。計算機
１−１は応答を発行するとき、書込み信号をも送出する
。パターン切換信号は、書込み信号によつて生成される
。応答と正解パターンＸ″５５５５″又は″ＡＡＡＡＩ
とが一致した場合にはＮＡＮＤゲートJヨ黷Pは論理「０
」を出力し、両者が不一致の場合にはＮＡＮＤゲートJ
ヨ黷Pは論理［１］を出力する。システムの電源が投入
され計算機がオンラインになると診断開始信号が生成さ
れ、カウンタ回路５が動作を開始する。
応答要求信号は所定時間毎に送出される。上記の応答要
求信号送出間隔は、スイツチ６が左側に倒されるときは
１秒に設定され、右側に倒されるときは８秒に設定され
る。応答要求信号が送出されると、フリツプ・フロツプ
３−２がセツトされる。このフリツプ・フロツプ３−２
は書込み信号によつてりセツトされる。カウンタ回路５
は、応答要求信号を送出した後、所定時間経過すると、
信号線１上にタイムアウト信号がオンとなる。この所定
時間は１／４秒又は２秒程度に設定される。タイムアウ
ト信号がオンとなつたとき、フリツプ・フロツプ３−２
がセツトされていると、ＮＡＮＤゲートJヨ黷Qはタイム
オーバ信号を出力する。１ないし６のそれぞれが下記の
ような動作を意味しているとすると、計算機が正常な場
合には、１→２→３→５の動作が循環的に行われる。
求信号送出間隔は、スイツチ６が左側に倒されるときは
１秒に設定され、右側に倒されるときは８秒に設定され
る。応答要求信号が送出されると、フリツプ・フロツプ
３−２がセツトされる。このフリツプ・フロツプ３−２
は書込み信号によつてりセツトされる。カウンタ回路５
は、応答要求信号を送出した後、所定時間経過すると、
信号線１上にタイムアウト信号がオンとなる。この所定
時間は１／４秒又は２秒程度に設定される。タイムアウ
ト信号がオンとなつたとき、フリツプ・フロツプ３−２
がセツトされていると、ＮＡＮＤゲートJヨ黷Qはタイム
オーバ信号を出力する。１ないし６のそれぞれが下記の
ような動作を意味しているとすると、計算機が正常な場
合には、１→２→３→５の動作が循環的に行われる。
計算機の応答が正解パターンと一致しない場合には、１
→２→３→４の動作が行われる。また、所定時間以内に
応答が送られて来ない場合には１→６の動作が行われる
。１カウンタ回路５は、診断開始信号がオンになると、
カウント・アツブを開始し、約８秒又は１秒周期で計算
機１−１に応答要求信号ＥＮＱを発行し、これと同時に
フリツブ・フロツプ３２をセツトする。
→２→３→４の動作が行われる。また、所定時間以内に
応答が送られて来ない場合には１→６の動作が行われる
。１カウンタ回路５は、診断開始信号がオンになると、
カウント・アツブを開始し、約８秒又は１秒周期で計算
機１−１に応答要求信号ＥＮＱを発行し、これと同時に
フリツブ・フロツプ３２をセツトする。
この時、計算機１−１には、診断割込みが発生する。２
診断回路２−１に対して計算機１−１は応答を返送する
。
診断回路２−１に対して計算機１−１は応答を返送する
。
３診断回路は応答をチエツクすると共に、書込み信号に
よつてフリツプ・フロツプ３−２をりセツトする。
よつてフリツプ・フロツプ３−２をりセツトする。
４応答と正解パターンが不一致であるとパターン・エラ
ー信号が出力され、他系の計算機１２に計算機１−１の
異常を割込みによつて通知する。
ー信号が出力され、他系の計算機１２に計算機１−１の
異常を割込みによつて通知する。
５パターン・チエツクが終了すると、パターン切換信号
によりフリツプ・フロツプ３−１を反転させて正解パタ
ーンを変更する。
によりフリツプ・フロツプ３−１を反転させて正解パタ
ーンを変更する。
６応答要求信号を送出してから、１／４診断周期（１／
４秒又は２秒）に応答が返送されて来ないと、タイム・
アウト信号がオンとなり、ＮＡＮＤゲートJヨ黷Qはタイ
ムオーバ信号を出力する。
４秒又は２秒）に応答が返送されて来ないと、タイム・
アウト信号がオンとなり、ＮＡＮＤゲートJヨ黷Qはタイ
ムオーバ信号を出力する。
これにより、他系の計算機１−２に計算機１−１の異常
を割込みで通知する。第３図は、本発明の他の実施例を
示すものであつて、１１−１ないし１１−４は計算機、
１２１ないし１２−４は資源割当制御アダブタ、１３１
１ないし１３−３４はバス・スイツチ、１４１ないし１
４−３はＩ／Ｏ装置をそれぞれ示している。
を割込みで通知する。第３図は、本発明の他の実施例を
示すものであつて、１１−１ないし１１−４は計算機、
１２１ないし１２−４は資源割当制御アダブタ、１３１
１ないし１３−３４はバス・スイツチ、１４１ないし１
４−３はＩ／Ｏ装置をそれぞれ示している。
バス・スイツチは計算機とＩ／Ｏ装置とを接続するもの
であつて、例えばＩ／０装置１４１と計算機１１−１と
を接続する場合には、バス・スイツチ１３−１１がオン
される。資源割当制御アダプタは、Ｉ／Ｏ装置などの資
源の割当を制御するものであり、各資源割当制御アダプ
タはその内部に診断回路を備えており、対応する計算機
を診断する。診断のやり方は第１実施例のものと全く同
一であり、例えば資源割当制御アダプタ１２−１は、計
算機１１−１に対して定期的に応答要求信号を送出する
。計算機１１−１は奇数回目の応答要求に対しては割込
み処理ルーチンＰＯｄｄを実行してその結果を返送し、
偶数回目の応答要求に対しては割込み処理ルーチンＰｅ
ｖｅｎを実行してその結果を返送する。資源割当制御ア
ダプタ１２−１は、応答のチエツクおよび時間監視を行
う。他の計算機についても同様な診断が行われる。異常
発生時には次のような動作が行われる。
であつて、例えばＩ／０装置１４１と計算機１１−１と
を接続する場合には、バス・スイツチ１３−１１がオン
される。資源割当制御アダプタは、Ｉ／Ｏ装置などの資
源の割当を制御するものであり、各資源割当制御アダプ
タはその内部に診断回路を備えており、対応する計算機
を診断する。診断のやり方は第１実施例のものと全く同
一であり、例えば資源割当制御アダプタ１２−１は、計
算機１１−１に対して定期的に応答要求信号を送出する
。計算機１１−１は奇数回目の応答要求に対しては割込
み処理ルーチンＰＯｄｄを実行してその結果を返送し、
偶数回目の応答要求に対しては割込み処理ルーチンＰｅ
ｖｅｎを実行してその結果を返送する。資源割当制御ア
ダプタ１２−１は、応答のチエツクおよび時間監視を行
う。他の計算機についても同様な診断が行われる。異常
発生時には次のような動作が行われる。
いま、資源割当制御アダプタ１２−１が異常を検出した
と仮定すると、資源割当匍脚アダプタ１２１は、他の計
算機系１１−２，１１−３，１１−４に対して計算機１
１−１に異常が検出されたことを通知すると共に、計算
機１１−１に対しても異常が検出されたことを通知する
。この際、資源割当制御アダプタ１２−１は、自系のＣ
バス上にりセツト信号を送出し、異常系のシステム・リ
セツとを行う。以上の説明から明らかなように、本発明
によれば、計算機系が１個になつた場合でも、完全な計
算機の診断を行うことが出来る。
と仮定すると、資源割当匍脚アダプタ１２１は、他の計
算機系１１−２，１１−３，１１−４に対して計算機１
１−１に異常が検出されたことを通知すると共に、計算
機１１−１に対しても異常が検出されたことを通知する
。この際、資源割当制御アダプタ１２−１は、自系のＣ
バス上にりセツト信号を送出し、異常系のシステム・リ
セツとを行う。以上の説明から明らかなように、本発明
によれば、計算機系が１個になつた場合でも、完全な計
算機の診断を行うことが出来る。
第１図は本発明の１実施例のプロツク図、第２図は診断
回路の１実施例のプロツク図、第３図は本発明の他の実
施例のプロツク図である。 １−１と１−２・・・・・・計算機、２−１と２−２・
・・・・・診断回路、３−１と３−２・・・・・・フリ
ツプ・フロップ、４・・・・・・比較回路、５・・・・
・・カウンタ回路、６・・・・・・時間間隔切換スイツ
チ、７一１と７一２・・・・・・ＮＡＮＤゲート、１１
−１ないし１１−４・・・・・・計算機、１２−１ない
し１２−４・・・・・・資源割当制御アダプタ、１３−
１１ないし１３−３４・・・・・・バス・スイツチ、１
４−１ないし１４−３・・・・・・Ｉ／０装置。
回路の１実施例のプロツク図、第３図は本発明の他の実
施例のプロツク図である。 １−１と１−２・・・・・・計算機、２−１と２−２・
・・・・・診断回路、３−１と３−２・・・・・・フリ
ツプ・フロップ、４・・・・・・比較回路、５・・・・
・・カウンタ回路、６・・・・・・時間間隔切換スイツ
チ、７一１と７一２・・・・・・ＮＡＮＤゲート、１１
−１ないし１１−４・・・・・・計算機、１２−１ない
し１２−４・・・・・・資源割当制御アダプタ、１３−
１１ないし１３−３４・・・・・・バス・スイツチ、１
４−１ないし１４−３・・・・・・Ｉ／０装置。
Claims (1)
- １ 複数個の計算機と、それぞれが上記複数の計算機の
それぞれに１対１に対応する複数の診断装置とを備える
計算機システムにおいて、上記各診断装置は、定期的に
対応する計算機に対して応答要求信号を送出する機構と
、対応する計算機から返送されて来た応答が奇数番目の
応答要求信号に対するものである場合には第１の正解パ
ターンと比較し対応する計算機から送られて来た応答が
偶数番目の応答要求信号に対するものである場合には第
２の正解パターンと比較する機構と、応答の時間監視を
行う機構と、応答が正解パターンと一致しない場合又は
応答が所定時間以内に送られて来なかつた場合には他系
の計算機に対して異常発生通知を発行する機構とを具備
し、上記計算機は、対応する診断装置から送られて来た
応答要求信号が奇数番目のものである場合には第１のプ
ログラム・ルーチンを実行してその結果を応答として対
応する診断装置に返送し、対応する診断装置から送られ
て来た応答要求信号が偶数番目のものである場合には第
２のプログラム・ルーチンを実行してその結果を応答と
して対応する診断装置に返送する機能を有することを特
徴とする計算機システムの診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53096537A JPS5936306B2 (ja) | 1978-08-08 | 1978-08-08 | 計算機システムの診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53096537A JPS5936306B2 (ja) | 1978-08-08 | 1978-08-08 | 計算機システムの診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5523577A JPS5523577A (en) | 1980-02-20 |
| JPS5936306B2 true JPS5936306B2 (ja) | 1984-09-03 |
Family
ID=14167855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53096537A Expired JPS5936306B2 (ja) | 1978-08-08 | 1978-08-08 | 計算機システムの診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936306B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020138494A1 (ja) * | 2018-12-27 | 2020-07-02 | 株式会社エクォス・リサーチ | 車両 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200431A (ja) * | 1986-02-27 | 1987-09-04 | Nec Corp | 分散処理システムにおけるプロセツサ生死識別方式 |
| US5108684B1 (en) * | 1988-12-14 | 1994-05-10 | Du Pont | Process for producing stain-resistant, pigmented nylon fibers |
-
1978
- 1978-08-08 JP JP53096537A patent/JPS5936306B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020138494A1 (ja) * | 2018-12-27 | 2020-07-02 | 株式会社エクォス・リサーチ | 車両 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5523577A (en) | 1980-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255367A (en) | Fault tolerant, synchronized twin computer system with error checking of I/O communication | |
| CA1310129C (en) | Interface of non-fault tolerant components to fault tolerant system | |
| US3303474A (en) | Duplexing system for controlling online and standby conditions of two computers | |
| US3787816A (en) | Multiprocessing system having means for automatic resource management | |
| EP0306244B1 (en) | Fault tolerant computer system with fault isolation | |
| US5313386A (en) | Programmable controller with backup capability | |
| EP0306209B1 (en) | Dual rail processors with error checking at single rail interfaces | |
| US5345566A (en) | Method and apparatus for controlling dual bus system | |
| US5249187A (en) | Dual rail processors with error checking on I/O reads | |
| US6845467B1 (en) | System and method of operation of dual redundant controllers | |
| US5058056A (en) | Workstation takeover control | |
| US5392424A (en) | Apparatus for detecting parity errors among asynchronous digital signals | |
| JPS5936306B2 (ja) | 計算機システムの診断方式 | |
| CN115408240B (zh) | 一种冗余系统主备方法、装置、设备及储存介质 | |
| KR100279204B1 (ko) | 자동제어시스템에서현장제어장치의콘트롤러이중화제어방법및그장치 | |
| JPS60100231A (ja) | 情報処理装置におけるシステム構成制御方式 | |
| JPS5835602A (ja) | プログラマブル・コントロ−ラ | |
| EP0139125A2 (en) | Computer system including a workstation takeover control apparatus | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JPH0314136A (ja) | マイクロプロセッサシステムの相互診断方式 | |
| JPS6113627B2 (ja) | ||
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPS6160445B2 (ja) | ||
| CA1269141A (en) | Task synchronization arrangement and method for remote duplex processors | |
| JPH05233576A (ja) | 二重システム |