CN115408240B - 一种冗余系统主备方法、装置、设备及储存介质 - Google Patents

一种冗余系统主备方法、装置、设备及储存介质 Download PDF

Info

Publication number
CN115408240B
CN115408240B CN202211104850.7A CN202211104850A CN115408240B CN 115408240 B CN115408240 B CN 115408240B CN 202211104850 A CN202211104850 A CN 202211104850A CN 115408240 B CN115408240 B CN 115408240B
Authority
CN
China
Prior art keywords
standby
main
arbitration
result
redundancy system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211104850.7A
Other languages
English (en)
Other versions
CN115408240A (zh
Inventor
徐碧辉
唐吉林
唐建
袁强
唐治海
秦友伦
祝本明
石佑文
李森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China South Industries Group Automation Research Institute
Original Assignee
China South Industries Group Automation Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China South Industries Group Automation Research Institute filed Critical China South Industries Group Automation Research Institute
Priority to CN202211104850.7A priority Critical patent/CN115408240B/zh
Publication of CN115408240A publication Critical patent/CN115408240A/zh
Application granted granted Critical
Publication of CN115408240B publication Critical patent/CN115408240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明公开了一种冗余系统主备方法、装置、设备及储存介质，该方法包括监测单元分别获取两个系统各自的处理器单元的健康状况生成主备仲裁结果，并在所述主备仲裁结果发生改变后将所述主备仲裁结果发送给两个所述系统各自的FPGA器件；两个所述系统包括软件以及硬件一致的处理器单元以及FPGA器件；各个所述FPGA器件分别判断接收到的相邻两次所述主备仲裁结果的时间间隔是否与预设的结果发送周期一致；根据所述发送周期的判断结果确定主备模式。可以实现处理器单元与监测单元各自健康状态的互相验证，从而达到提高冗余系统可靠性、仲裁及时性以及仲裁响应速度等的目的。同时该方法运算数据少，不会占用过多的运算资源。值得大面积推广使用。

Description

一种冗余系统主备方法、装置、设备及储存介质
技术领域
本发明涉及冗余系统技术领域，特别是涉及一种冗余系统主备方法、装置、设备及储存介质。
背景技术
冗余系统指的是为增加系统的可靠性，而采取两套或两套以上相同、相对独立配置的设计。一般来说冗余系统目的在于：为了保险起见，采取两套同样独立配置的硬件、软件或设计等，保证在其中一套系统出现故障时，另一套系统能立即启动，代替工作，这就好比演员的替身。一套单独的系统也许运行的故障率很高，但采取冗余措施后，在不改变内部设计的情况下，这套系统的可靠性立即可以大幅度提高。假如单独系统的故障率为50％，而采取冗余系统后马上可以将故障率降低到25％。
冗余系统的两个或多个处理器要通过监测设备经常比较各个处理器的状态，根据一定的规则以决定系统是否工作在正常的状态，这种状态比较和系统可靠性的判定也被称为同步。
传统的冗余系统中多个系统通常连接同一个监控设备，一个监控设备实时对当前运行的系统的健康状态进行监控，发现当前运行的系统异常后控制备用系统启动代替当前运行的系统工作。这种方式存在一定的缺陷，尤其在监控设备发生异常，对系统健康状态发生误判时，会向系统发出错误的主备仲裁信号，不利于系统的稳定运行。
因此，如何提供一种可以对监测设备发出的主备仲裁信号进行验证，是迫切需要本领域技术人员解决的技术问题。
发明内容
鉴于上述问题，本发明提供用于克服上述问题或者至少部分地解决上述问题的一种冗余系统主备方法、装置、设备及储存介质。
本发明提供了如下方案：
一种冗余系统主备方法，包括：
监测单元分别获取两个系统各自的处理器单元的健康状况生成主备仲裁结果，并在所述主备仲裁结果发生改变后将所述主备仲裁结果发送给两个所述系统各自的FPGA器件；两个所述系统包括软件以及硬件一致的处理器单元以及FPGA器件；
各个所述FPGA器件分别判断接收到的相邻两次所述主备仲裁结果的时间间隔是否与预设的结果发送周期一致；
根据所述发送周期的判断结果确定主备模式。
优选地：所述根据所述发送周期的判断结果确定主备模式，包括：
根据所述发送周期的判断结果和/或CRC校验结果确定主备模式。
优选地：确定发送周期一致以自动主备模式的工作方式执行所述主备仲裁结果；
确定发送周期不一致则进入协商主备模式，根据协商结果判断是否执行所述主备仲裁结果。
优选地：所述监测单元包括两个，两个所述监测单元分别与两个所述系统各自的处理器通过总线相连；
两个所述监测单元分别获取两个系统各自的处理器单元的健康状况生成第一主备仲裁结果以及第二主备仲裁结果；
两个所述监测单元各自确定自身的仲裁结果发生改变后将各自的仲裁结果分别发送给两个所述系统各自的FPGA器件；
各个所述FPGA器件分别判断接收到的相邻两次所述第一主备仲裁结果和/或所述第二主备仲裁结果各自的时间间隔是否与预设的结果发送周期一致；
根据所述发送周期的判断结果确定主备模式。
优选地：确定所述发送周期一致，各个所述FPGA器件判断所述第一主备仲裁结果与所述第二主备仲裁结果是否相同；
确定仲裁结果相同以自动主备模式的工作方式执行所述主备仲裁结果，确实仲裁结果不相同则进入协商主备模式。
一种冗余系统主备装置，包括：
主备仲裁结果生成单元，用于监测单元分别获取两个系统各自的处理器单元的健康状况生成主备仲裁结果，并在所述主备仲裁结果发生改变后将所述主备仲裁结果发送给两个所述系统各自的FPGA器件；两个所述系统包括软件以及硬件一致的处理器单元以及FPGA器件；
发送周期判断单元，用于各个所述FPGA器件分别判断接收到的相邻两次所述主备仲裁结果的时间间隔是否与预设的结果发送周期一致；
主备模式确定单元，用于根据所述发送周期的判断结果确定主备模式。
一种冗余系统主备设备，所述设备包括处理器以及存储器：
所述存储器用于存储程序代码，并将所述程序代码传输给所述处理器；
所述处理器用于根据所述程序代码中的指令执行上述的冗余系统主备方法。
一种计算机可读存储介质，所述计算机可读存储介质用于存储程序代码，所述程序代码用于执行上述的冗余系统主备方法。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本申请实施例提供的一种冗余系统主备方法、装置、设备及储存介质该方法，可以实现处理器单元与监测单元各自健康状态的互相验证，从而达到提高冗余系统可靠性、仲裁及时性以及仲裁响应速度等的目的。同时该方法运算数据少，不会占用过多的运算资源。值得大面积推广使用。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种冗余系统主备方法的流程图；
图2是本发明实施例提供的双机冗余系连接框图；
图3是本发明实施例提供的双机冗余系统组成结构示意图；
图4是本发明实施例提供的双机冗余系统组成另一结构示意图；
图5是本发明实施例提供的双机冗余系统接线框图；
图6是本发明实施例提供的硬件互联示意图；
图7是本发明实施例提供的信号类别示意图图；
图8是本发明实施例提供的控制开关板初始化逻辑示意图；
图9是本发明实施例提供的主功能板仲裁逻辑示意图；
图10是本发明实施例提供的自动软件切换逻辑简图；
图11是本发明实施例提供的心跳检测、主备切换、重启的逻辑图；
图12是本发明实施例提供的手动软件切换逻辑图；
图13是本发明实施例提供的协商做主仲裁逻辑；
图14是本发明实施例提供的更换故障机A机的流程图；
图15是本发明实施例提供的一种冗余系统主备装置的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，为本发明实施例提供的一种冗余系统主备方法，如图1所示，该方法可以包括：
S101：监测单元分别获取两个系统各自的处理器单元的健康状况生成主备仲裁结果，并在所述主备仲裁结果发生改变后将所述主备仲裁结果发送给两个所述系统各自的FPGA器件；两个所述系统包括软件以及硬件一致的处理器单元以及FPGA器件；
S102：各个所述FPGA器件分别判断接收到的相邻两次所述主备仲裁结果的时间间隔是否与预设的结果发送周期一致；
S103：根据所述发送周期的判断结果确定主备模式。
本申请实施例提供的冗余系统主备方法，处理器单元可以对监测单元发送的主备仲裁结果进行验证，根据主备仲裁结果的发送周期是否与预设的周期一致判断监测单元是否存在健康状况异常状况，如果判断主备仲裁结果的发送周期与预设的结果发送周期一致，则可以确定监测单元不存在异常，可以执行接收到的主备仲裁结果。当发现周期不一致时，则可以确定监测单元存在异常状况行为，不执行此次给出的主备仲裁结果。这样可以有效的提高仲裁结果的准确性，通过对监测设备健康状态的检测，达到提高仲裁准确率的目的。
可以理解的是，本申请实施例提供的方法中，对于监测设备健康状况的判断还可以采用其他方式进行，例如，在一种实现方式下，本申请实施例可以提供根据所述发送周期的判断结果和/或CRC校验结果确定主备模式。通过对发送周期以及CRC校验结果双重检测的方式，可以保证对于检测设备健康状况的判断更加准确及时。
本申请实施例提供的方法可以适用于现有技术中的冗余系统中使用，为了进一步的提高系统的可靠性、仲裁及时性以及响应速度，本申请实施例还可以提供所述监测单元包括两个，两个所述监测单元分别与两个所述系统各自的处理器通过总线相连；
两个所述监测单元分别获取两个系统各自的处理器单元的健康状况生成第一主备仲裁结果以及第二主备仲裁结果；
两个所述监测单元各自确定自身的仲裁结果发生改变后将各自的仲裁结果分别发送给两个所述系统各自的FPGA器件；
各个所述FPGA器件分别判断接收到的相邻两次所述第一主备仲裁结果和/或所述第二主备仲裁结果各自的时间间隔是否与预设的结果发送周期一致；
根据所述发送周期的判断结果确定主备模式。
具体的，确定所述发送周期一致，各个所述FPGA器件判断所述第一主备仲裁结果与所述第二主备仲裁结果是否相同；
确定仲裁结果相同以自动主备模式的工作方式执行所述主备仲裁结果，确实仲裁结果不相同则进入协商主备模式。
采用处理器单元作为被仲裁者，采用监测单元作为仲裁者，同时采用两套监测单元实现了双机冗余系统。每套监测单元可以同时对每个处理器单元进行健康状况的监控形成各自的仲裁结果，通过对双监测单元各自的仲裁结果一致性进行验证，可以有效的提高仲裁的准确性，解决单监测单元易发生仲裁错误的问题。两个处理器单元可以同时对两个监测单元的健康状况进行监测，达到进一步提高仲裁结果准确性的目的。
下面以采用双机冗余系统为例，对本申请实施例提供的方法进行详细说明。
如图2所示，该双机冗余系统包括被仲裁者1a、被仲裁者2a为处理器单元，仲裁者1b和仲裁者2b为监测单元。
其中，被仲裁者1a被仲裁者2a为相同设备，仲裁者1b和仲裁者2b为相同设备，被仲裁者1a和仲裁者1b、仲裁者2b之间采用总线连接，被仲裁者2a和仲裁者1b、仲裁者2b之间采用自定义总线连接。
被仲裁者1a、仲裁者1b处于一个系统中，被仲裁者2a、仲裁者2b处于另一个系统中，两个系统软件、硬件一致；仲裁者1b、仲裁者2b依据被仲裁者1a、被仲裁者2a的健康状况，进行仲裁，让被仲裁者1a或被仲裁者2a当班，剩余的一个被仲裁者为待机状态。
被仲裁者1a、被仲裁者2a对外接口为既定任务级功能接口，被仲裁者1a和被仲裁者2a之间采用序号任务进行断点续接，被仲裁者1a和被仲裁者2a同时接收外部接口数据，并进行处理，但是待机者不对外发送数据，当班被仲裁者接收外部数据并执行对外进行信息交互，同时告诉另一个被仲裁者当前执行的步骤，当被仲裁者发生主备切换时，接续前主设备的任务，进行程序执行；被仲裁者可以接收仲裁1、仲裁2同时仲裁，或接收单一仲裁功能。
双机冗余设计结构形式。
测试设系统由测试设备3、连接电缆4、交换机5及上位机6等组成，组成框图如图3所示。
双机冗余系统中，如图4所示，A套设备(A机)和B套设备(B机)处于同一个测试机箱中，A机中与B机中硬件、软件组成一致。
冗余系统架构
两台冗余测试设备通过内部背板互联，放置在3U上架机箱内，双机互联信号实现系统冗余功能，双机互联信号示意图，如图5所示。
冗余系统信号说明
双机互联信号均采用背板直连的方式连接，主要有A机处理器心跳信号、B机处理器心跳信号、总线通信信号(总线信号为数据信号、时钟信号)，现以A机控制开关板与B机控制开关板间的总线信号为例进行说明。A机控制开关板发出总线信号，由SM4245进行3.3V转5.0V电平驱动，经光耦芯片后，输出至B机，B机的光耦芯片接收信号，通过SM4245芯片将信号由5.0V转3.3V输入控制开关板，在开关板内进行信号解析，判别对机发出的主备状态、主备切换、健康状态、控制开关板复位等信息。AB机硬件互联如图6所示。
双机冗余系统信号包含内部及外部互联信号，根据信号特性可将所有信号归为通信信号、控制信号、心跳信号三类，信号类别如图7所示。
双机冗余系统的互联信号说明见表1。
本机开关板到本机主功能板FPGA，本机主功能板FPGA到对机开关板CPLD，对机开关板CPLD到本机FPGA，对机主功能板FPGA到本机CPLD，本机处理器到本机、对机CPLD的互联总线信号及心跳信号说明如表1所示。
表1互联信号说明表
主功能板FPGA到主功能板处理器的由中断信号、L I O信号组成，如表2所示。
表2互联信号说明表2
表3互联信号说明表3
主备机之间的数据同步信号、协商主备的说明书如表4所示。
表4互联信号说明
冗余通信信号数据帧格式，主功能板与控制开关板的通信信号如表5所示。
表5CPLD与主功能板FPGA之间的信号帧格式
表6主功能板FPGA与处理器之间的信息流帧格式
主备方式
本申请实施例提供的系统中，双机热备工作模式包含了2种工作方式，分别为：自动主备、协商主备。系统同一时间只能在一种模式下工作，2种工作方式的介绍如下。
自动主备
测试设备在自动主备模式工作时，其主备机状态由A、B机控制开关板的仲裁逻辑共同决定，该模式包含手动软件切换和自动软件切换两种方式，其工作原理分别如下：
自动软件切换
初始化状态
控制开关板上电后，每1秒检测一次心跳，若检测到第一个心跳后5秒内检测到另外一个心跳，那么可认为两套设备为同时上电。
若鉴定到第一个心跳后，5秒内未检测到另外一个心跳，则设备为替换机上电，或者为单机运行状态。初始化流程图如图8、图9所示。
表7仲裁卡初始化主备机时异常处理
正常流程
设备初始化完成后，进入仲裁正常流程。控制开关板根据A\B的主功能板心跳，进行仲裁，当仲裁发生改变时，发出一次仲裁信号，让设备进行主备切换。如图10所示。
控制开关板的CPLD运行在“自动软件切换”模式时，会进行CPU心跳检测、主备切换、复位重启等操作，其逻辑关系如图11所示。
通过图10、图11，可基本搞清楚控制开关板CPLD在“自动软件切换”模式下的执行逻辑。
手动软件切换
应用软件层发起主备机“切换申请”，控制开关板接收“切换申请”后判断备机状态，以确认是否进行主备切换。
控制开关板只能在当前备机正常的情况下执行主备机切换，手动软件切换逻辑如图12所示。
协商主备
测试设备在协商主备模式工作时，其主备机状态由主功能板驱动软件决定。该模式下，A、B的主功能板驱动软件监测自身接口、功能等状态后，通过互联的RS232、CAN总线共同协商主备机状态。
如图13所示，系统进入协商主备模式的条件：
A、B机同时检测到系统仲裁心跳异常。
主功能板CPU驱动软件进入协商主备模式，其关联信号功能表所示。
表8FPGA处理开关板的仲裁信号方式
表9协商主备信号功能表
维修换机流程
双机热备模式工作时，当某一单机出现故障后，处于备机状态，后期需进行维修，可直接关电替换维修，流程如图14所示：
更换A机步骤
确定A机是备机，B机是主机。如果不是，在B机应用程序界面中点击“软件切换”按键(或串口命令切换，该命令执行需确认双机主功能板是否均异常，均异常时，该命令无法执行，A、B机均需要维修更换)，将A机切换为备机，B机切换为主机。
将A机断电，拔出A机，插入新的替换机，替换机上电开机；
待替换机完成开机后，观察替换机是否为主机，B机是否切换至备机状态(主备指示灯为黄色状态)，A机切换至主机，B切换至备机即为正常(当有A机时，A机正常，始终切换至A机为主机，A机开关板为当班卡)。
以上步骤完成对A的换机。
更换B机步骤与更换A机步骤类似。
总之，本申请提供的冗余系统主备方法，可以实现处理器单元与监测单元各自健康状态的互相验证，从而达到提高冗余系统可靠性、仲裁及时性以及仲裁响应速度等的目的。同时该方法运算数据少，不会占用过多的运算资源。值得大面积推广使用。
参见图15，本申请实施例还可以提供一种冗余系统主备装置，如图15所示，该装置包括：
主备仲裁结果生成单元201，用于监测单元分别获取两个系统各自的处理器单元的健康状况生成主备仲裁结果，并在所述主备仲裁结果发生改变后将所述主备仲裁结果发送给两个所述系统各自的FPGA器件；两个所述系统包括软件以及硬件一致的处理器单元以及FPGA器件；
发送周期判断单元202，用于各个所述FPGA器件分别判断接收到的相邻两次所述主备仲裁结果的时间间隔是否与预设的结果发送周期一致；
主备模式确定单元203，用于根据所述发送周期的判断结果确定主备模式。
本申请实施例还可以提供一种冗余系统主备设备，所述设备包括处理器以及存储器：
所述存储器用于存储程序代码，并将所述程序代码传输给所述处理器；
所述处理器用于根据所述程序代码中的指令执行上述的冗余系统主备方法。
本申请实施例还可以提供一种计算机可读存储介质，其特征在于，所述计算机可读存储介质用于存储程序代码，所述程序代码用于执行上述的冗余系统主备方法。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本申请可借助软件加上必需的通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例或者实施例的某些部分所述的方法。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (7)

1.一种冗余系统主备方法，其特征在于，包括：
两个监测单元分别与两个系统各自的处理器通过总线相连；两个所述系统包括软件以及硬件一致的处理器单元以及FPGA器件；两个所述监测单元分别获取两个系统各自的处理器单元的健康状况生成第一主备仲裁结果以及第二主备仲裁结果；两个所述监测单元各自确定自身的仲裁结果发生改变后将各自的仲裁结果分别发送给两个所述系统各自的FPGA器件；
各个所述FPGA器件分别判断接收到的相邻两次所述第一主备仲裁结果和/或所述第二主备仲裁结果各自的时间间隔是否与预设的结果发送周期一致；
根据所述发送周期的判断结果确定主备模式。
2.根据权利要求1所述的冗余系统主备方法，其特征在于，所述根据所述发送周期的判断结果确定主备模式，包括：
根据所述发送周期的判断结果和/或CRC校验结果确定主备模式。
3.根据权利要求1所述的冗余系统主备方法，其特征在于，确定发送周期一致以自动主备模式的工作方式执行所述主备仲裁结果；
确定发送周期不一致则进入协商主备模式，根据协商结果判断是否执行所述主备仲裁结果。
4.根据权利要求1所述的冗余系统主备方法，其特征在于，确定所述发送周期一致，各个所述FPGA器件判断所述第一主备仲裁结果与所述第二主备仲裁结果是否相同；
确定仲裁结果相同以自动主备模式的工作方式执行所述主备仲裁结果，确实仲裁结果不相同则进入协商主备模式。
5.一种冗余系统主备装置，其特征在于，包括：
主备仲裁结果生成单元，用于两个监测单元分别与两个系统各自的处理器通过总线相连；两个所述系统包括软件以及硬件一致的处理器单元以及FPGA器件；两个所述监测单元分别获取两个系统各自的处理器单元的健康状况生成第一主备仲裁结果以及第二主备仲裁结果；两个所述监测单元各自确定自身的仲裁结果发生改变后将各自的仲裁结果分别发送给两个所述系统各自的FPGA器件；
发送周期判断单元，用于各个所述FPGA器件分别判断接收到的相邻两次所述第一主备仲裁结果和/或所述第二主备仲裁结果各自的时间间隔是否与预设的结果发送周期一致；
主备模式确定单元，用于根据所述发送周期的判断结果确定主备模式。
6.一种冗余系统主备设备，其特征在于，所述设备包括处理器以及存储器：
所述存储器用于存储程序代码，并将所述程序代码传输给所述处理器；
所述处理器用于根据所述程序代码中的指令执行权利要求1-4任一项所述的冗余系统主备方法。
7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质用于存储程序代码，所述程序代码用于执行权利要求1-4任一项所述的冗余系统主备方法。
CN202211104850.7A 2022-09-09 2022-09-09 一种冗余系统主备方法、装置、设备及储存介质 Active CN115408240B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211104850.7A CN115408240B (zh) 2022-09-09 2022-09-09 一种冗余系统主备方法、装置、设备及储存介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211104850.7A CN115408240B (zh) 2022-09-09 2022-09-09 一种冗余系统主备方法、装置、设备及储存介质

Publications (2)

Publication Number Publication Date
CN115408240A CN115408240A (zh) 2022-11-29
CN115408240B true CN115408240B (zh) 2023-07-25

Family

ID=84166111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211104850.7A Active CN115408240B (zh) 2022-09-09 2022-09-09 一种冗余系统主备方法、装置、设备及储存介质

Country Status (1)

Country Link
CN (1) CN115408240B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115878441B (zh) * 2023-02-27 2023-06-16 中国电子科技集团公司第十五研究所 基于一致性缓存的高可用计算服务方法、系统及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1262872A2 (de) * 2001-05-10 2002-12-04 Siemens Aktiengesellschaft Master-CPU und Reserve-CPU Synchronisationsschnittstelle
CN101281483A (zh) * 2008-05-12 2008-10-08 北京邮电大学 双机冗余容错系统及其冗余切换方法
CN109698775A (zh) * 2018-11-21 2019-04-30 中国航空工业集团公司洛阳电光设备研究所 一种基于实时状态检测的双机冗余备份系统
CN114911644A (zh) * 2022-05-11 2022-08-16 联想长风科技(北京)有限公司 一种vpx服务器管理模块冗余备份方法及系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200832128A (en) * 2007-01-26 2008-08-01 Rdc Semiconductor Co Ltd Redundant system
CN101833536B (zh) * 2010-04-16 2012-02-08 北京航空航天大学 一种冗余仲裁机制的可重构星载计算机
US9747183B2 (en) * 2013-12-31 2017-08-29 Ciena Corporation Method and system for intelligent distributed health monitoring in switching system equipment
CN107807630B (zh) * 2017-11-29 2020-06-16 瑞斯康达科技发展股份有限公司 一种主备设备的切换控制方法、其切换控制系统及装置
US10541934B1 (en) * 2017-12-11 2020-01-21 Xilinx, Inc . Systems and methods for frame buffering and arbitration in a network
US20210182296A1 (en) * 2018-08-24 2021-06-17 Siemens Aktiengesellschaft Anomaly localization denoising autoencoder for machine condition monitoring
CN109739694A (zh) * 2019-01-03 2019-05-10 中国兵器装备集团自动化研究所 一种双机仲裁切换系统及方法
CN112445127B (zh) * 2019-08-27 2022-03-18 北京东土科技股份有限公司 主备控制器的冗余控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1262872A2 (de) * 2001-05-10 2002-12-04 Siemens Aktiengesellschaft Master-CPU und Reserve-CPU Synchronisationsschnittstelle
CN101281483A (zh) * 2008-05-12 2008-10-08 北京邮电大学 双机冗余容错系统及其冗余切换方法
CN109698775A (zh) * 2018-11-21 2019-04-30 中国航空工业集团公司洛阳电光设备研究所 一种基于实时状态检测的双机冗余备份系统
CN114911644A (zh) * 2022-05-11 2022-08-16 联想长风科技(北京)有限公司 一种vpx服务器管理模块冗余备份方法及系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
双机容错系统中基于FPGA容错控制器的设计;魏志明等;科学技术与工程(15);全文 *
双模容错计算机的设计与实现;李迅等;计算机工程(17);全文 *
基于FPGA的双机容错仲裁器研究与设计;郭林等;微计算机信息(14);全文 *

Also Published As

Publication number Publication date
CN115408240A (zh) 2022-11-29

Similar Documents

Publication Publication Date Title
US5313386A (en) Programmable controller with backup capability
CN100388219C (zh) 冗余控制器仲裁方法和系统
US7787388B2 (en) Method of and a system for autonomously identifying which node in a two-node system has failed
US6845467B1 (en) System and method of operation of dual redundant controllers
EP1204924B1 (en) Diagnostic caged mode for testing redundant system controllers
EP2518627B1 (en) Partial fault processing method in computer system
JPH03131939A (ja) 高信頼性コンピュータ診断システム
US5392424A (en) Apparatus for detecting parity errors among asynchronous digital signals
CN111831488B (zh) 具有安全等级设计的tcms-mpu控制单元
CN115408240B (zh) 一种冗余系统主备方法、装置、设备及储存介质
CN104079454A (zh) 一种设备异常检测方法和设备
US10691562B2 (en) Management node failover for high reliability systems
CN117389790B (zh) 可恢复故障的固件检测系统、方法、存储介质及服务器
CN110427283A (zh) 一种双余度的燃油管理计算机系统
US8099634B2 (en) Autonomic component service state management for a multiple function component
JPH0934809A (ja) 高信頼化コンピュータシステム
CN101291201A (zh) 心跳信息传输系统及方法
CN115408239A (zh) 一种基于总线仲裁的冗余系统
KR100279204B1 (ko) 자동제어시스템에서현장제어장치의콘트롤러이중화제어방법및그장치
JPH02132529A (ja) 自動監視切替制御装置
CN106656437A (zh) 冗余热备平台
US7587523B2 (en) Distributed systems for determining card status
RU2694008C1 (ru) Способ динамической реконфигурации вычислительных комплексов модульной архитектуры
JP2009146285A (ja) モジュール処理装置、モジュール保守方法、モジュール保守プログラム
CN117002562A (zh) 一种基于嵌入式软件冗余的车载台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant