JPS61253551A - マルチプロセツサシステムの立ち上げ方式 - Google Patents
マルチプロセツサシステムの立ち上げ方式Info
- Publication number
- JPS61253551A JPS61253551A JP60095580A JP9558085A JPS61253551A JP S61253551 A JPS61253551 A JP S61253551A JP 60095580 A JP60095580 A JP 60095580A JP 9558085 A JP9558085 A JP 9558085A JP S61253551 A JPS61253551 A JP S61253551A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- master
- service
- master processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は複数のプロセッサを有するマルチプロセッサシ
ステムに係り、特にマスタプロセッサを指定してシステ
ムを立ち上げる構成に関する。
ステムに係り、特にマスタプロセッサを指定してシステ
ムを立ち上げる構成に関する。
［発明の技術的背景］
従来から、マルチプロセッサシステムの構成には以下に
示すようなものがある。（１）全てのプ′ロセッサの機
能仕様が同一で、各プロセッサに対する負荷分担が均一
であるシステム。（２）各プロセッサの機能仕様が異な
り、負荷の内容に応じて担当するプロセッサが予め決ま
っているシステム。更に（１）で述べたシステムの中に
は、システム全体を制御するプロセッサをマスタプロセ
ッサ°として固定し、割込み処理等のシステム全体の制
御をこのマスタプロセッサのみが実行するものと、全て
のプロセッサが全く対等に動作するものとがある。上記
特定のプロセッサをマスタプロセッサとして固定するシ
ステムでは、システム制御を行なうマスタプロセッサは
、システム構成を指定するスイッチ又はプログラマブル
な制御レジスタ等で指定されるようになっている。
示すようなものがある。（１）全てのプ′ロセッサの機
能仕様が同一で、各プロセッサに対する負荷分担が均一
であるシステム。（２）各プロセッサの機能仕様が異な
り、負荷の内容に応じて担当するプロセッサが予め決ま
っているシステム。更に（１）で述べたシステムの中に
は、システム全体を制御するプロセッサをマスタプロセ
ッサ°として固定し、割込み処理等のシステム全体の制
御をこのマスタプロセッサのみが実行するものと、全て
のプロセッサが全く対等に動作するものとがある。上記
特定のプロセッサをマスタプロセッサとして固定するシ
ステムでは、システム制御を行なうマスタプロセッサは
、システム構成を指定するスイッチ又はプログラマブル
な制御レジスタ等で指定されるようになっている。
［背景技術の問題点コ
ところが、上記のような方法ではマスタプロセッサを指
定するスイッチ又は制御レジスタをバス上に実装しなけ
ればならない。しかし、多数の装置を接続するバス構造
のシステムで、上記特殊なハードウェアを置くスペース
がない場合は、上記実装が困難となる欠点があった。ま
た、上記マスタプロセッサが故障を起こして正常にシス
テムの立ち上げができない場合、ソフトウェアによる制
御が行なえなくなり、直ちに人手の介入が必要となる欠
点があった。
定するスイッチ又は制御レジスタをバス上に実装しなけ
ればならない。しかし、多数の装置を接続するバス構造
のシステムで、上記特殊なハードウェアを置くスペース
がない場合は、上記実装が困難となる欠点があった。ま
た、上記マスタプロセッサが故障を起こして正常にシス
テムの立ち上げができない場合、ソフトウェアによる制
御が行なえなくなり、直ちに人手の介入が必要となる欠
点があった。
［発明の目的］
本発明の目的は、上記の欠点に鑑み、システムの構築が
容易で且つ、マスタプロセッサの故障時人手の介入なし
でシステムの立ち上げを行なうことができるマルチプロ
セッサシステムを提供することにある。
容易で且つ、マスタプロセッサの故障時人手の介入なし
でシステムの立ち上げを行なうことができるマルチプロ
セッサシステムを提供することにある。
［発明の概要］
本発明は、複数のプロセッサを有するマルチプロセッサ
システムにおいて、前記複数のプロセッサの任意の１つ
をマスタプロセッサとし、残りをスレーブプロセッサと
してシステムを立ち上げるサービスプロセッサを設け、
前記マスタプロセッサが故障時、前記サービスプロセッ
サは残りの正常なプロセッサの中の任意の１つをマスタ
プロセッサとし、残りをスレーブプロセッサとしてシス
テムを再立ち上げすることにより、上記目的を達成する
ものである。
システムにおいて、前記複数のプロセッサの任意の１つ
をマスタプロセッサとし、残りをスレーブプロセッサと
してシステムを立ち上げるサービスプロセッサを設け、
前記マスタプロセッサが故障時、前記サービスプロセッ
サは残りの正常なプロセッサの中の任意の１つをマスタ
プロセッサとし、残りをスレーブプロセッサとしてシス
テムを再立ち上げすることにより、上記目的を達成する
ものである。
［発明の実施例コ
以下本発明の一実施例を図面を参照して説明する。第１
図は本発明のマルチプロセッサシステムの一実施例を示
したブロック図である。サービスプロセッサ（ＳＶＰ）
１及び複数のプロセッサ２．３．４・・・がシステムバ
ス１００に接続されている。
図は本発明のマルチプロセッサシステムの一実施例を示
したブロック図である。サービスプロセッサ（ＳＶＰ）
１及び複数のプロセッサ２．３．４・・・がシステムバ
ス１００に接続されている。
第２図はプロセッサ２．３．４、・・・が共通に有する
ファームウェアの構成例を示した模式図でおる。このフ
ァームウェアは２つのエントリ２−１．２−２を有して
いる。エントリ２−１からファームウェアの実行を開始
すると、第３図（Ａ＞に示すフローの処理が行なわれ、
メインルーチン２−３へ行く。エントリ２−２からファ
ームウェアの実行を開始すると、第３図（Ｂ）で示すフ
ローの処理が行なわれて、メインルーチン２−３へ行く
。
ファームウェアの構成例を示した模式図でおる。このフ
ァームウェアは２つのエントリ２−１．２−２を有して
いる。エントリ２−１からファームウェアの実行を開始
すると、第３図（Ａ＞に示すフローの処理が行なわれ、
メインルーチン２−３へ行く。エントリ２−２からファ
ームウェアの実行を開始すると、第３図（Ｂ）で示すフ
ローの処理が行なわれて、メインルーチン２−３へ行く
。
次に本実施例の動作について説明する。システム立ち上
げ時、サービスプロセッサ１が例えばプロセッサ２をマ
スタプロセッサと決めた場合、プロセッサ２は自己が有
する第２図に示したファームウェアの実行をエントリ２
−１から開始するようにサービスプロセッサ１から指示
される。これと共に、サービスプロセッサ１は他のプロ
セッサ３．４、・・・には各プロセッサが有する第２図
に示したファームウェアのエントリ２−２から実行を開
始するように指示を行なう。ここで、第２図に示したフ
ァームウェアのエントリ２−１からの処理について、第
３図（Ａ＞に従って説明する。先ず、プロセッサはステ
ップ３０１にて自己診断を行ない、ステップ３０２にて
その結果が正常であるかどうかを判断する。正常でない
場合は、ステップ３０３に行き故障したことをサービス
プロセッサ１に知らせて処理を終了する。結果が正常で
あった場合は、ステップ３０４へ行き自己をマスタプロ
セッサとしてセットアツプした後、ステップ３０５へ行
き主メモリのクリアやサイズの検出等を行なう。
げ時、サービスプロセッサ１が例えばプロセッサ２をマ
スタプロセッサと決めた場合、プロセッサ２は自己が有
する第２図に示したファームウェアの実行をエントリ２
−１から開始するようにサービスプロセッサ１から指示
される。これと共に、サービスプロセッサ１は他のプロ
セッサ３．４、・・・には各プロセッサが有する第２図
に示したファームウェアのエントリ２−２から実行を開
始するように指示を行なう。ここで、第２図に示したフ
ァームウェアのエントリ２−１からの処理について、第
３図（Ａ＞に従って説明する。先ず、プロセッサはステ
ップ３０１にて自己診断を行ない、ステップ３０２にて
その結果が正常であるかどうかを判断する。正常でない
場合は、ステップ３０３に行き故障したことをサービス
プロセッサ１に知らせて処理を終了する。結果が正常で
あった場合は、ステップ３０４へ行き自己をマスタプロ
セッサとしてセットアツプした後、ステップ３０５へ行
き主メモリのクリアやサイズの検出等を行なう。
更にステップ３０Ｂへ行って最終的に初期設定が正常に
終了したことをサービスプロセッサ１に通知して処理を
終了する。
終了したことをサービスプロセッサ１に通知して処理を
終了する。
第３図（Ｂ）は第２図に示したファームウェアのエント
リ２−２から実行を行なった場合の処理を示したフロー
チャートである。先ず、ステップ４０１にてプロセッサ
は自己診断を行ない、ステップ４０２にて診断結果が正
常であるかどうかを判断する。診断結果が異常である場
合はステップ４０４へ行き、故障があることをサービス
プロセッサ１に通知して処理を終了する。診断結果が正
常である場合はステップ４０３へ行き、自己をスレーブ
プロセッサとしてセットアツプした後ステップ４０５に
て準備が整ったことをサービスプロセッサ１に知らせて
処理を終了する。ここで、上記スレーブプロセッサとい
う語はマスタプロセッサにならないその他のプロセッサ
という意味である。
リ２−２から実行を行なった場合の処理を示したフロー
チャートである。先ず、ステップ４０１にてプロセッサ
は自己診断を行ない、ステップ４０２にて診断結果が正
常であるかどうかを判断する。診断結果が異常である場
合はステップ４０４へ行き、故障があることをサービス
プロセッサ１に通知して処理を終了する。診断結果が正
常である場合はステップ４０３へ行き、自己をスレーブ
プロセッサとしてセットアツプした後ステップ４０５に
て準備が整ったことをサービスプロセッサ１に知らせて
処理を終了する。ここで、上記スレーブプロセッサとい
う語はマスタプロセッサにならないその他のプロセッサ
という意味である。
サービスプロセッサ１は全てのプロセッサから正常終了
を通知された場合は、引き続きシステムの立ち上げ処理
を行なうが、この内容は本発明の主旨に直接関係しない
ため説明は省略する。ここで、サービスプロセッサ１が
プロセッサ２から故障を通知された場合は、正常通知を
行なった他のプロセッサの中から任意の１つをマスタプ
ロセッサとして、再度システムの立ち上げを行なう。例
えば、サービスプロセッサ１がプロセッサ３をマスタプ
ロセッサと決めると、プロセッサ３に再びエントリ２−
１からのファームウェアの実行を指示する。これにより
、サービスプロセッサ１がプロセッサ３から正常終了を
通知されれば、サービスプロセッサ１はシステムから故
障したプロセッサ２を切り離し、プロセッサ３をマスタ
プロセッサとしてシステムの立ち上げ処理を続ける。
を通知された場合は、引き続きシステムの立ち上げ処理
を行なうが、この内容は本発明の主旨に直接関係しない
ため説明は省略する。ここで、サービスプロセッサ１が
プロセッサ２から故障を通知された場合は、正常通知を
行なった他のプロセッサの中から任意の１つをマスタプ
ロセッサとして、再度システムの立ち上げを行なう。例
えば、サービスプロセッサ１がプロセッサ３をマスタプ
ロセッサと決めると、プロセッサ３に再びエントリ２−
１からのファームウェアの実行を指示する。これにより
、サービスプロセッサ１がプロセッサ３から正常終了を
通知されれば、サービスプロセッサ１はシステムから故
障したプロセッサ２を切り離し、プロセッサ３をマスタ
プロセッサとしてシステムの立ち上げ処理を続ける。
本実施例によれば、マスタプロセッサが故障してシステ
ムの立ち上げが行なえなくなっても、直ちに他の正常な
プロセッサをマスタプロセッサとし、前記故障プロセッ
サをシステムから切り離して、システムの立ち上げを人
手の介入なしで行なうことができる。又、マルチプロセ
ッサシステムには本来サービスプロセッサがついている
ため、これに上記機能を付加するだけで容易に本システ
ムを構築することができる。更に、サービスプロセッサ
はその構成が他のプロセッサに比べて簡単であるため、
従来に比較してシステムの信頼性を向上させることがで
きる。
ムの立ち上げが行なえなくなっても、直ちに他の正常な
プロセッサをマスタプロセッサとし、前記故障プロセッ
サをシステムから切り離して、システムの立ち上げを人
手の介入なしで行なうことができる。又、マルチプロセ
ッサシステムには本来サービスプロセッサがついている
ため、これに上記機能を付加するだけで容易に本システ
ムを構築することができる。更に、サービスプロセッサ
はその構成が他のプロセッサに比べて簡単であるため、
従来に比較してシステムの信頼性を向上させることがで
きる。
なお、上記実施例では本発明を全てのプロセッサが同一
の機能を有するマルチプロセッサシステムに適用した例
について述べたが、サービスプロセッサが複数のプロセ
ッサをそれぞれ異った役割分担を行なう性格の異なった
プロセッサとして立ち上げ、故障時には自動的に他のプ
ロセッサを再設定してシステムを立ち上げるようにすれ
ば、本発明をプロセッサの機能仕様が異なり負荷の内容
に応じて担当のプロセッサが予め決まっているようなマ
ルチプロセッサシステムにも適用して同様の効果を得る
ことができる。
の機能を有するマルチプロセッサシステムに適用した例
について述べたが、サービスプロセッサが複数のプロセ
ッサをそれぞれ異った役割分担を行なう性格の異なった
プロセッサとして立ち上げ、故障時には自動的に他のプ
ロセッサを再設定してシステムを立ち上げるようにすれ
ば、本発明をプロセッサの機能仕様が異なり負荷の内容
に応じて担当のプロセッサが予め決まっているようなマ
ルチプロセッサシステムにも適用して同様の効果を得る
ことができる。
［発明の効果］
以上記述した如く本発明のマルチプロセッサシステムに
よれば、サービスプロセッサを設け、このサービスプロ
セッサが他のプロセッサの１つをマスタプロセッサとし
、残りをスレーブプロセッサとしてシステムを立ち上げ
るようにし、前記マスタプロセッサの故障時には他の正
常なプロセッサの１つをマスタプロセッサとし、残りを
スレーブプロセッサとしてシステムを再立ち上げするこ
とにより、システムの構築が容易で且つ、マスタプロセ
ッサの故障時人手の介入なしでシステムの立ち上げを行
ない得る効果がある。
よれば、サービスプロセッサを設け、このサービスプロ
セッサが他のプロセッサの１つをマスタプロセッサとし
、残りをスレーブプロセッサとしてシステムを立ち上げ
るようにし、前記マスタプロセッサの故障時には他の正
常なプロセッサの１つをマスタプロセッサとし、残りを
スレーブプロセッサとしてシステムを再立ち上げするこ
とにより、システムの構築が容易で且つ、マスタプロセ
ッサの故障時人手の介入なしでシステムの立ち上げを行
ない得る効果がある。
第１図は本発明のマスタプロセッサの一実施例を示した
ブロック図、第２図は第１図に示したプロセッサが共通
に有するファームウェアの一例を示した図、第３図（Ａ
＞は第２図に示したファームウェアをエントリ２−１か
ら実行した場合のフローチャート、第３図（Ｂ）は第２
図に示したファームウェアをエントリ２−２から実行し
た場合のフローチャートである。 １・・・サービスプロセッサ、２．３．４・・・プロセ
ッサｉｏｏ・・・システムバス 代理人 弁理士 則 近 憲 佑（ほか１名）第２図 （Ａ） （Ｂ） ３図
ブロック図、第２図は第１図に示したプロセッサが共通
に有するファームウェアの一例を示した図、第３図（Ａ
＞は第２図に示したファームウェアをエントリ２−１か
ら実行した場合のフローチャート、第３図（Ｂ）は第２
図に示したファームウェアをエントリ２−２から実行し
た場合のフローチャートである。 １・・・サービスプロセッサ、２．３．４・・・プロセ
ッサｉｏｏ・・・システムバス 代理人 弁理士 則 近 憲 佑（ほか１名）第２図 （Ａ） （Ｂ） ３図
Claims (1)
- 複数のプロセッサを有するマルチプロセッサシステムに
おいて、前記複数のプロセッサの任意の１つをマスタプ
ロセッサとし、残りをスレーブプロセッサとしてシステ
ムを立ち上げるサービスプロセッサを設け、前記マスタ
プロセッサが故障時、前記サービスプロセッサは残りの
正常なプロセッサの中の任意の１つをマスタプロセッサ
とし、残りをスレーブプロセッサとしてシステムを再立
ち上げすることを特徴とするマルチプロセッサシステム
の立ち上げ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60095580A JPS61253551A (ja) | 1985-05-07 | 1985-05-07 | マルチプロセツサシステムの立ち上げ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60095580A JPS61253551A (ja) | 1985-05-07 | 1985-05-07 | マルチプロセツサシステムの立ち上げ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61253551A true JPS61253551A (ja) | 1986-11-11 |
Family
ID=14141528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60095580A Pending JPS61253551A (ja) | 1985-05-07 | 1985-05-07 | マルチプロセツサシステムの立ち上げ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61253551A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012173762A (ja) * | 2011-02-17 | 2012-09-10 | Mitsubishi Electric Corp | マルチプロセッサシステム |
-
1985
- 1985-05-07 JP JP60095580A patent/JPS61253551A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012173762A (ja) * | 2011-02-17 | 2012-09-10 | Mitsubishi Electric Corp | マルチプロセッサシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377000A (en) | Automatic fault detection and recovery system which provides stability and continuity of operation in an industrial multiprocessor control | |
| JP2760363B2 (ja) | 初期化処理装置 | |
| KR20040047209A (ko) | 네트워크 상의 컴퓨터 시스템의 자동 복구 방법 및 이를구현하기 위한 컴퓨터 시스템의 자동 복구 시스템 | |
| JPH0693229B2 (ja) | デ−タ処理装置 | |
| JPS61253551A (ja) | マルチプロセツサシステムの立ち上げ方式 | |
| JP2002049509A (ja) | データ処理システム | |
| JPS60100231A (ja) | 情報処理装置におけるシステム構成制御方式 | |
| JP3022768B2 (ja) | 仮想計算機システム | |
| JP3183227B2 (ja) | 冗長化起動方式 | |
| JP2785992B2 (ja) | サーバプログラムの管理処理方式 | |
| JPS6113626B2 (ja) | ||
| JP2845616B2 (ja) | マルチプロセッサシステム | |
| JPS6363935B2 (ja) | ||
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JPH05216855A (ja) | マルチｃｐｕ制御方式 | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JPS605028B2 (ja) | 複合デ−タ処理ユニツト・デ−タ処理装置 | |
| JP3126473B2 (ja) | コンピュータシステムの立ち上げ方法 | |
| JP2679625B2 (ja) | 二重化システムの再開処理方法とその方式 | |
| JPH08263455A (ja) | マルチ・プロセッサ・システムにおける故障プロセッサのデグレード方式 | |
| CN116795594A (zh) | 一种业务处理方法和基板管理控制器 | |
| JPS61202236A (ja) | マルチシステムの自動障害復旧方式 | |
| JPH0748198B2 (ja) | マルチプロセッサシステム | |
| JPH04305758A (ja) | 情報処理装置 | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 |