JPS5955565A - マルチフア−ムウエア方式 - Google Patents
マルチフア−ムウエア方式Info
- Publication number
- JPS5955565A JPS5955565A JP57166068A JP16606882A JPS5955565A JP S5955565 A JPS5955565 A JP S5955565A JP 57166068 A JP57166068 A JP 57166068A JP 16606882 A JP16606882 A JP 16606882A JP S5955565 A JPS5955565 A JP S5955565A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- area
- central processing
- prefix
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明はマルチファームウェア方式、特にマルチプロセ
ツザシステムにおいて、ファームウェア使用命令を処理
するマイクロ命令群が格納されたファームウェア領域を
、各中央処理装置毎のプレフィックス領域を除いて共通
化することにより、記憶装置の節減を可能にしたマルチ
ファームウェア方式に関するものである。
ツザシステムにおいて、ファームウェア使用命令を処理
するマイクロ命令群が格納されたファームウェア領域を
、各中央処理装置毎のプレフィックス領域を除いて共通
化することにより、記憶装置の節減を可能にしたマルチ
ファームウェア方式に関するものである。
（２）従来技術と問題点
データ処理システムにおける中央処理装＠―、遂次命令
を主記憶装置から７エツチして実行するが、例えばシス
テム制御命令や、拡張命令や、他の割算機をエミュレ−
１・するような命令等は、処理動作が複雑となるため、
一連のマイクロ命令！１１に制御を移し、いわゆるファ
ームウェアによって処理するようにされている。
を主記憶装置から７エツチして実行するが、例えばシス
テム制御命令や、拡張命令や、他の割算機をエミュレ−
１・するような命令等は、処理動作が複雑となるため、
一連のマイクロ命令！１１に制御を移し、いわゆるファ
ームウェアによって処理するようにされている。
第１図は従来方式の例を示す。図中、１−０ないし１−
３はそれぞれ中央処理装置〜、（ＣＰＵ）、２は記憶装
置を表わす。
３はそれぞれ中央処理装置〜、（ＣＰＵ）、２は記憶装
置を表わす。
記憶装置２は、各中央処理装置ｆｆｔ １−０ないし１
−３に共有されて使用される。記憶装置２には、オペレ
ーティング・システム（Ｏ８）やオペレーティング舎シ
ステムの配下で動作する処理プログラム等が直接使用す
るＯ８領域と、マイクロ命令等が格納されたファームウ
ェアの機能を実現するためのファームウェア領域とがあ
る。
−３に共有されて使用される。記憶装置２には、オペレ
ーティング・システム（Ｏ８）やオペレーティング舎シ
ステムの配下で動作する処理プログラム等が直接使用す
るＯ８領域と、マイクロ命令等が格納されたファームウ
ェアの機能を実現するためのファームウェア領域とがあ
る。
従来、マルチプロセッサシステムにおいテハ、記憶装置
２上に、中央処理装置の数だけファームウェアを配置し
、第１図図示の如く、ファームウェアが起動されると、
起動した中央処理装置に対応するファームウェア領域で
動作するようにさｔていた。ファームウェア領域は、各
中央処理装置対応の個別のプレフィックス領域と、中央
処理装置毎の個別ファームウェア領域とからなっており
、個別のプレフィックス領域は、Ｏ８領域から個別ファ
ームウェア領域への連絡口となっている。例えは、中央
処理装置１−０が、ＯＳ領域において処理■を実行して
いるときに、ファームウェア使用命令に出会ったとする
。ファームウェア使用命令は、例えばオペレーション・
コードが１６進数でＥ５ＸＸ’、Ｂ２ＸＸ等となってい
る命令である。
２上に、中央処理装置の数だけファームウェアを配置し
、第１図図示の如く、ファームウェアが起動されると、
起動した中央処理装置に対応するファームウェア領域で
動作するようにさｔていた。ファームウェア領域は、各
中央処理装置対応の個別のプレフィックス領域と、中央
処理装置毎の個別ファームウェア領域とからなっており
、個別のプレフィックス領域は、Ｏ８領域から個別ファ
ームウェア領域への連絡口となっている。例えは、中央
処理装置１−０が、ＯＳ領域において処理■を実行して
いるときに、ファームウェア使用命令に出会ったとする
。ファームウェア使用命令は、例えばオペレーション・
コードが１６進数でＥ５ＸＸ’、Ｂ２ＸＸ等となってい
る命令である。
ここで、ＸＸは詳細分類を示す。デコーダによってファ
ームウェア使用命令であることが認知されると、処理■
による割込み動作によって、中央処理装置１−０用のプ
レフィックス領域が参照され、中央処理装置１−０用の
個別ファームウェア領域に制御が移行される。処理■に
よるマイクロ命令群の実行が終了した段階で、処理■に
よって制御を割込み地点のＯ８領域に戻し、処理■によ
って、就く処理を実行する。他の中央処理装置について
も同様である。
ームウェア使用命令であることが認知されると、処理■
による割込み動作によって、中央処理装置１−０用のプ
レフィックス領域が参照され、中央処理装置１−０用の
個別ファームウェア領域に制御が移行される。処理■に
よるマイクロ命令群の実行が終了した段階で、処理■に
よって制御を割込み地点のＯ８領域に戻し、処理■によ
って、就く処理を実行する。他の中央処理装置について
も同様である。
上記の如く、従来方式によれば、個別のファームウェア
領域が、中央処理装置の数だけ必要となるので、記憶装
置の有効利用の点で問題があった。
領域が、中央処理装置の数だけ必要となるので、記憶装
置の有効利用の点で問題があった。
また、ファームウェアの機能増大が要望されるにもかか
わらず、記憶装置の容量制限により１機能拡張が実現で
きなくなるケースも生じるという問題がある。
わらず、記憶装置の容量制限により１機能拡張が実現で
きなくなるケースも生じるという問題がある。
（３）発明の目的と構成
本発明は上記問題点の解決を図り、ファームウェアの機
能を減少させずに記憶装置上の７アームウエア領域を削
減することを目的としている。一般にファームウェアは
、ハードウェアの機能をソフト的手法によりサポートし
ようとするものであり、ハードウェアの１構成要素とし
て捉えることができるものであるから、ハードウェアで
ある各中央処理装置に対応してファームウェアを用意す
るのか、これまでの普通の考え方であった。本発明は、
この点を改め、各中央処理装置毎のプレフィックス領域
を除くすべてのファームウェア領域を共通化することを
考慮したものである。すなわち、本発明のマルチファー
ムウェア方式は、複数の中央処理装置を備えるとともに
、記憶装置上にファームウェア使用命令を処理するマイ
クロ命令が格納されたファームウェア領域を有するマル
チプロセッサシステムにおいて、上記中央処理装置がフ
ェッチしたファームウェア使用命令による割込みにより
制御を得て、そのファームウェア使用命令を処理するマ
イクロ命令群に対する連絡口となるプレフィックス領域
を上記各中央処理装置対応に備えるとともに、上記プレ
フィックス領域から制御を渡される上記マイクロ命令群
が格納されたファームウェア領域を上記中央処理装置共
通に備えていることを特徴としている。以下、図面を参
照しつつ、実施例に従って説明する。
能を減少させずに記憶装置上の７アームウエア領域を削
減することを目的としている。一般にファームウェアは
、ハードウェアの機能をソフト的手法によりサポートし
ようとするものであり、ハードウェアの１構成要素とし
て捉えることができるものであるから、ハードウェアで
ある各中央処理装置に対応してファームウェアを用意す
るのか、これまでの普通の考え方であった。本発明は、
この点を改め、各中央処理装置毎のプレフィックス領域
を除くすべてのファームウェア領域を共通化することを
考慮したものである。すなわち、本発明のマルチファー
ムウェア方式は、複数の中央処理装置を備えるとともに
、記憶装置上にファームウェア使用命令を処理するマイ
クロ命令が格納されたファームウェア領域を有するマル
チプロセッサシステムにおいて、上記中央処理装置がフ
ェッチしたファームウェア使用命令による割込みにより
制御を得て、そのファームウェア使用命令を処理するマ
イクロ命令群に対する連絡口となるプレフィックス領域
を上記各中央処理装置対応に備えるとともに、上記プレ
フィックス領域から制御を渡される上記マイクロ命令群
が格納されたファームウェア領域を上記中央処理装置共
通に備えていることを特徴としている。以下、図面を参
照しつつ、実施例に従って説明する。
（４） 発明の実施例
第２図は本発明の一実施例構成を示す。図中、符号１−
０ないし１−３”および２は第１図に対応し、３−０な
いし３−３は各中央処理装置対応のプレフィックス領域
、４は各中央処理装置共通のファームウェア領域を表わ
す。
０ないし１−３”および２は第１図に対応し、３−０な
いし３−３は各中央処理装置対応のプレフィックス領域
、４は各中央処理装置共通のファームウェア領域を表わ
す。
記憶装置２上のＯ８領域については、第１図で説明した
従来方式と同様である。中央処理装置１−〇ないし１−
３は、それぞれＯ８領域の命令をフェッチして実行する
。記憶装置２上の７アームウエア領域には、各中央処理
装置ｉｌｔ １−０ 、・・・、ｌ−３に対応して、個
別のプレフィックス領域３−０、・・・、３−３が設け
られる。また、ファームウェア使用命令を処理するマイ
クロ命令群は共通化されて、共通ファームウェア領域４
に設けられる。
従来方式と同様である。中央処理装置１−〇ないし１−
３は、それぞれＯ８領域の命令をフェッチして実行する
。記憶装置２上の７アームウエア領域には、各中央処理
装置ｉｌｔ １−０ 、・・・、ｌ−３に対応して、個
別のプレフィックス領域３−０、・・・、３−３が設け
られる。また、ファームウェア使用命令を処理するマイ
クロ命令群は共通化されて、共通ファームウェア領域４
に設けられる。
共通ファームウェア領域４内の命令に、各中央処理装置
１−０〜１−４からの処理要求によって、同時実行され
ることがあり得るので、リエントラント構造となるよう
に設計される。また、一般にファームウェア使用命令の
使用頻度は少ないので、中央処理装置間で競合した場合
に、一方の中央処理装置の処理を待たせるようにしても
よい。第１図に図示した従来の場合に比べて、ファーム
ウェア領域の共通化によって、中央処理装置が４台ある
とすると、個別に設けられたファームウェア領域の３個
分の領域が節減できることとなるＧ汐１ｊえは、ファー
ムウェア領域は６４ＫＢの大きさをもつ０ 各中央処理装置１−Ｏ１・・・、１−３が、ＯＳ領域に
おいて動作しているか、ファームウェア領域で動作して
いるかは、図示省略したモード指示部によるモード表示
によって決定される。このモードは、ファームウェア使
用命令を処理するときに切替えら１１る。ＯＳプレフィ
ックス価域もファームウェア用のプレフィックス領域３
−Ｏｌ・・・、３−３も、例えは４ Ｋ Ｂの大きさを
もし、割込みの種類に対応した新プログラム状ＰＡ胎（
Ｐ Ｓ Ｗ ）の格納領域と、旧ＰＳＷの退避域とを有
している０フアームウエア使用命令を検出したときの共
通ファームウェア領域４への制御の移行ｔま、一般のプ
ログラム割込みによる割込！処理ルーチンへの１ム（］
側１の移行と同様である。たｔし、モード切替えにより
、各中央処理装置対応のファームウェア用のプレフィッ
クス領域３−Ｏ９・・・、３−３が用いられるので、予
めプレフィックス領域３−０．・・・。
１−０〜１−４からの処理要求によって、同時実行され
ることがあり得るので、リエントラント構造となるよう
に設計される。また、一般にファームウェア使用命令の
使用頻度は少ないので、中央処理装置間で競合した場合
に、一方の中央処理装置の処理を待たせるようにしても
よい。第１図に図示した従来の場合に比べて、ファーム
ウェア領域の共通化によって、中央処理装置が４台ある
とすると、個別に設けられたファームウェア領域の３個
分の領域が節減できることとなるＧ汐１ｊえは、ファー
ムウェア領域は６４ＫＢの大きさをもつ０ 各中央処理装置１−Ｏ１・・・、１−３が、ＯＳ領域に
おいて動作しているか、ファームウェア領域で動作して
いるかは、図示省略したモード指示部によるモード表示
によって決定される。このモードは、ファームウェア使
用命令を処理するときに切替えら１１る。ＯＳプレフィ
ックス価域もファームウェア用のプレフィックス領域３
−Ｏｌ・・・、３−３も、例えは４ Ｋ Ｂの大きさを
もし、割込みの種類に対応した新プログラム状ＰＡ胎（
Ｐ Ｓ Ｗ ）の格納領域と、旧ＰＳＷの退避域とを有
している０フアームウエア使用命令を検出したときの共
通ファームウェア領域４への制御の移行ｔま、一般のプ
ログラム割込みによる割込！処理ルーチンへの１ム（］
側１の移行と同様である。たｔし、モード切替えにより
、各中央処理装置対応のファームウェア用のプレフィッ
クス領域３−Ｏ９・・・、３−３が用いられるので、予
めプレフィックス領域３−０．・・・。
°３−３に設定されたプログラム割込みに対応する靜〔
Ｐ Ｓ Ｗが取り出さ、１′１て、所定のファームウェ
ア領域４への制御移行が行われることになる・。
Ｐ Ｓ Ｗが取り出さ、１′１て、所定のファームウェ
ア領域４への制御移行が行われることになる・。
第２図において、列えは中央処理装置１−０が処理■を
実行しているとき、ファームウェア使用命令を実行する
と、プレフィックス領域３−０奮利用して、処理■ｌ１
ｔｌよる割込み処理が行われるＯすなわら、プレフィッ
クス領域３−０のプロダソム割込み用旧ＰＳＷに、現在
のＰＳＷが退ｊｌイさ）１、新ＰＳＷが新たに現在のＰ
ＳＷとしてセットさｔｌる。こうして、共通ファームウ
ェア領域４に制御が移行し、処理■によるファームウェ
アの処理がｉｉＪ能になる。共通ファームウェア領域４
のマイクロ命令群の実行が終了したなしは、処理■によ
って、プレフィックス領域３−０の旧ＰＳＷに退超した
ＰＳＷ’、ｒＤ−ドする命令を実行し、Ｏ８領域に戻っ
て、その後Ｏ８領域で処理■を実行する。
実行しているとき、ファームウェア使用命令を実行する
と、プレフィックス領域３−０奮利用して、処理■ｌ１
ｔｌよる割込み処理が行われるＯすなわら、プレフィッ
クス領域３−０のプロダソム割込み用旧ＰＳＷに、現在
のＰＳＷが退ｊｌイさ）１、新ＰＳＷが新たに現在のＰ
ＳＷとしてセットさｔｌる。こうして、共通ファームウ
ェア領域４に制御が移行し、処理■によるファームウェ
アの処理がｉｉＪ能になる。共通ファームウェア領域４
のマイクロ命令群の実行が終了したなしは、処理■によ
って、プレフィックス領域３−０の旧ＰＳＷに退超した
ＰＳＷ’、ｒＤ−ドする命令を実行し、Ｏ８領域に戻っ
て、その後Ｏ８領域で処理■を実行する。
例えは中央処理装置１−２か、Ｏ８領域において処理ｍ
ｔ実行中に、ファームウェア４史用命令を実行しｆ？Ｌ
場合も）用様である。処理ｄによって割込み処理が行わ
れ、中央処理装（資）１−２用プレフィックス領域３−
２が参照されて、共通ファームウェア領域４のマイクロ
命令群が呼ひ出さ７）る。共通ファームウェア如域４は
各中央処理装置１−０゜・・・、１−３から共有されて
いるたｄ）、同し種類のファームウェア使用命令であわ
は、回しマイクロ命令山゛が実行さ才するＣととなる。
ｔ実行中に、ファームウェア４史用命令を実行しｆ？Ｌ
場合も）用様である。処理ｄによって割込み処理が行わ
れ、中央処理装（資）１−２用プレフィックス領域３−
２が参照されて、共通ファームウェア領域４のマイクロ
命令群が呼ひ出さ７）る。共通ファームウェア如域４は
各中央処理装置１−０゜・・・、１−３から共有されて
いるたｄ）、同し種類のファームウェア使用命令であわ
は、回しマイクロ命令山゛が実行さ才するＣととなる。
処理ω、処理φ、処理■′についても、上述の処理■、
処理■、処理■と回向、である。プレフィックス領域３
−０．・・・。
処理■、処理■と回向、である。プレフィックス領域３
−０．・・・。
３−３に１、各中火処理装置１−０．・・・、■−３が
そｔｌそれ保持する図示省略したプレフィックスレジス
タによって、プレフィックス変換がなさ才）て固定アド
レスに対応つけら和るので、各中火処理装置１−０．・
・・、１−３が別個にも址できるようになっており、フ
ァームウェア領域４を共通化しても、制御の移行に隙し
て混乱か生じることはない。
そｔｌそれ保持する図示省略したプレフィックスレジス
タによって、プレフィックス変換がなさ才）て固定アド
レスに対応つけら和るので、各中火処理装置１−０．・
・・、１−３が別個にも址できるようになっており、フ
ァームウェア領域４を共通化しても、制御の移行に隙し
て混乱か生じることはない。
（５）発明の詳細
な説明した如く本発明によ７′ｌは、マルチプロセッサ
システムにおける記憶装置ｊ：’ｔのファームウェア領
域の節減が可能になる。従って、ファームウェアの機能
拡張か記憶装置の谷拓、制限によって実現できなくなる
ようなことがなくなる。また、中央処理装置の追加増設
に際しても、個別の７ノ′−ムラエア領域を改めて用意
する必吸はないの−Ｃ１従来に比へて容易に行うことか
できる。
システムにおける記憶装置ｊ：’ｔのファームウェア領
域の節減が可能になる。従って、ファームウェアの機能
拡張か記憶装置の谷拓、制限によって実現できなくなる
ようなことがなくなる。また、中央処理装置の追加増設
に際しても、個別の７ノ′−ムラエア領域を改めて用意
する必吸はないの−Ｃ１従来に比へて容易に行うことか
できる。
第１図は従来方式のレリ、第２図は本発明の一天施例構
成を示す。 図中、１−０ないし１−３は中央処理装置、２は記憶装
置、３−０ないし３−３はプレフィックス領域、４に、
共通ファームウェア領域を表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛 （外１名）
成を示す。 図中、１−０ないし１−３は中央処理装置、２は記憶装
置、３−０ないし３−３はプレフィックス領域、４に、
共通ファームウェア領域を表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛 （外１名）
Claims (1)
- 複数の中央処理装置を備えるとともに、記憶装置上にフ
ァームウェア使用命令を処理するマイクロ命令が格納さ
れたファームウェア領域を有するマルチフロセツザシス
テムにおいて、上記中央処理装置がフェッチしたファー
ムウェア使用命令による割込みにより制御全行て、その
ファームウェア使用命令を処理するマイクロ命令群に対
する連絡口となるプレフィックス領域を上記各中央処理
装置対応に備えるとともに、上記プレフィックス領域か
ら制御を渡される上記マイクロ命令群が格納されたファ
ームウェア領域を上記中央処理装置共通に倫えているこ
とを特徴とするマルチファームウェア方式。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57166068A JPS5955565A (ja) | 1982-09-24 | 1982-09-24 | マルチフア−ムウエア方式 |
| AU19122/83A AU548188B2 (en) | 1982-09-24 | 1983-09-14 | Multiprocessor system |
| EP83305408A EP0104840B1 (en) | 1982-09-24 | 1983-09-15 | Multiprocessor system including firmware |
| DE8383305408T DE3378852D1 (en) | 1982-09-24 | 1983-09-15 | Multiprocessor system including firmware |
| CA000436776A CA1202425A (en) | 1982-09-24 | 1983-09-15 | Multiprocessor system including firmware |
| KR1019830004415A KR860001451B1 (ko) | 1982-09-24 | 1983-09-20 | 퍼엄웨어를 갖춘 다중처리기 시스템 |
| US06/534,125 US4654779A (en) | 1982-09-24 | 1983-09-20 | Multiprocessor system including firmware |
| BR8305231A BR8305231A (pt) | 1982-09-24 | 1983-09-23 | Sistema multiprocessador incluindo firmware |
| ES83525883A ES525883A0 (es) | 1982-09-24 | 1983-09-23 | Un dispositivo multiprocesador que incluye microprogramacion cableada |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57166068A JPS5955565A (ja) | 1982-09-24 | 1982-09-24 | マルチフア−ムウエア方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5955565A true JPS5955565A (ja) | 1984-03-30 |
| JPH0544054B2 JPH0544054B2 (ja) | 1993-07-05 |
Family
ID=15824377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57166068A Granted JPS5955565A (ja) | 1982-09-24 | 1982-09-24 | マルチフア−ムウエア方式 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4654779A (ja) |
| EP (1) | EP0104840B1 (ja) |
| JP (1) | JPS5955565A (ja) |
| KR (1) | KR860001451B1 (ja) |
| AU (1) | AU548188B2 (ja) |
| BR (1) | BR8305231A (ja) |
| CA (1) | CA1202425A (ja) |
| DE (1) | DE3378852D1 (ja) |
| ES (1) | ES525883A0 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62214445A (ja) * | 1986-03-17 | 1987-09-21 | Hitachi Ltd | 情報処理装置 |
| JPH0283739A (ja) * | 1988-09-21 | 1990-03-23 | Hitachi Ltd | 情報処理装置の割込み処理方式 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2140943A (en) * | 1983-06-03 | 1984-12-05 | Burke Cole Pullman | Improvements relating to computers |
| US5179703A (en) * | 1987-11-17 | 1993-01-12 | International Business Machines Corporation | Dynamically adaptive environment for computer programs |
| US5159686A (en) * | 1988-02-29 | 1992-10-27 | Convex Computer Corporation | Multi-processor computer system having process-independent communication register addressing |
| US5050070A (en) * | 1988-02-29 | 1991-09-17 | Convex Computer Corporation | Multi-processor computer system having self-allocating processors |
| US5201052A (en) * | 1989-02-10 | 1993-04-06 | Fujitsu Limited | System for transferring first and second ring information from program status word register and store buffer |
| US5325517A (en) * | 1989-05-17 | 1994-06-28 | International Business Machines Corporation | Fault tolerant data processing system |
| US5369749A (en) * | 1989-05-17 | 1994-11-29 | Ibm Corporation | Method and apparatus for the direct transfer of information between application programs running on distinct processors without utilizing the services of one or both operating systems |
| US5369767A (en) * | 1989-05-17 | 1994-11-29 | International Business Machines Corp. | Servicing interrupt requests in a data processing system without using the services of an operating system |
| US5144692A (en) * | 1989-05-17 | 1992-09-01 | International Business Machines Corporation | System for controlling access by first system to portion of main memory dedicated exclusively to second system to facilitate input/output processing via first system |
| US5283868A (en) * | 1989-05-17 | 1994-02-01 | International Business Machines Corp. | Providing additional system characteristics to a data processing system through operations of an application program, transparently to the operating system |
| US5155809A (en) * | 1989-05-17 | 1992-10-13 | International Business Machines Corp. | Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware |
| US5113522A (en) * | 1989-05-17 | 1992-05-12 | International Business Machines Corporation | Data processing system with system resource management for itself and for an associated alien processor |
| CA2067633C (en) * | 1991-07-24 | 1996-10-01 | Eric Jonathan Bauer | Method and apparatus for accessing a computer-based file system |
| US5828897A (en) * | 1996-12-19 | 1998-10-27 | Raytheon Company | Hybrid processor and method for executing incrementally upgraded software |
| WO2020101776A2 (en) * | 2018-08-13 | 2020-05-22 | Applied Avionics, Inc. | Command interpreter or command parser based control architecture for aircraft control, interface units and/or illuminated pushbutton switches |
| CN114035842B (zh) * | 2022-01-07 | 2022-04-08 | 飞腾信息技术有限公司 | 固件配置方法、计算系统配置方法、计算装置以及设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54134947A (en) * | 1978-04-12 | 1979-10-19 | Mitsubishi Electric Corp | Multiprocessing control system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3411139A (en) * | 1965-11-26 | 1968-11-12 | Burroughs Corp | Modular multi-computing data processing system |
| US3631405A (en) * | 1969-11-12 | 1971-12-28 | Honeywell Inc | Sharing of microprograms between processors |
| US3771137A (en) * | 1971-09-10 | 1973-11-06 | Ibm | Memory control in a multipurpose system utilizing a broadcast |
| US4253144A (en) * | 1978-12-21 | 1981-02-24 | Burroughs Corporation | Multi-processor communication network |
-
1982
- 1982-09-24 JP JP57166068A patent/JPS5955565A/ja active Granted
-
1983
- 1983-09-14 AU AU19122/83A patent/AU548188B2/en not_active Ceased
- 1983-09-15 DE DE8383305408T patent/DE3378852D1/de not_active Expired
- 1983-09-15 EP EP83305408A patent/EP0104840B1/en not_active Expired
- 1983-09-15 CA CA000436776A patent/CA1202425A/en not_active Expired
- 1983-09-20 US US06/534,125 patent/US4654779A/en not_active Expired - Fee Related
- 1983-09-20 KR KR1019830004415A patent/KR860001451B1/ko not_active IP Right Cessation
- 1983-09-23 BR BR8305231A patent/BR8305231A/pt not_active IP Right Cessation
- 1983-09-23 ES ES83525883A patent/ES525883A0/es active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54134947A (en) * | 1978-04-12 | 1979-10-19 | Mitsubishi Electric Corp | Multiprocessing control system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62214445A (ja) * | 1986-03-17 | 1987-09-21 | Hitachi Ltd | 情報処理装置 |
| JPH0283739A (ja) * | 1988-09-21 | 1990-03-23 | Hitachi Ltd | 情報処理装置の割込み処理方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3378852D1 (en) | 1989-02-09 |
| ES8405974A1 (es) | 1984-06-16 |
| EP0104840A2 (en) | 1984-04-04 |
| KR860001451B1 (ko) | 1986-09-25 |
| KR840006095A (ko) | 1984-11-21 |
| EP0104840B1 (en) | 1989-01-04 |
| AU1912283A (en) | 1984-03-29 |
| CA1202425A (en) | 1986-03-25 |
| BR8305231A (pt) | 1984-05-02 |
| EP0104840A3 (en) | 1986-08-13 |
| US4654779A (en) | 1987-03-31 |
| JPH0544054B2 (ja) | 1993-07-05 |
| ES525883A0 (es) | 1984-06-16 |
| AU548188B2 (en) | 1985-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5955565A (ja) | マルチフア−ムウエア方式 | |
| JPH0430053B2 (ja) | ||
| JP2004185637A (ja) | 複数型レジスタ・セットを採用したｒｉｓｃマイクロプロセッサ・アーキテクチャ | |
| JPS62221732A (ja) | 情報処理装置 | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JPS6097440A (ja) | 仮想多重プロセツサ装置 | |
| JPS59167756A (ja) | 仮想計算機のデイスパツチ制御方式 | |
| JP3022398B2 (ja) | 仮想計算機方式 | |
| JP2986930B2 (ja) | 対称型マルチプロセッサのタスクスケジューリング方式 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPH11184828A (ja) | マルチプロセッサシステムのテスト方式 | |
| JPH0318936A (ja) | リカーシブ仮想計算機の入出力実行装置 | |
| JPH0219494B2 (ja) | ||
| JP2556018B2 (ja) | チヤネルパスグル−プ管理方式 | |
| JPS6227413B2 (ja) | ||
| JPH05735B2 (ja) | ||
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JPS5918787B2 (ja) | Ｔｌｂパ−テイシヨン方式 | |
| JPS62140158A (ja) | 情報処理装置 | |
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JPH0615138U (ja) | 中央処理装置 | |
| JPS62298853A (ja) | 命令再実行装置 | |
| JPH07239804A (ja) | マルチプロセッサシステム | |
| JPS63310040A (ja) | デ−タ採取方式 | |
| JPS58221442A (ja) | デ−タの処理方法 |