JPS59167756A - 仮想計算機のデイスパツチ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は仮想計算機システムのディスバッチ方式に関す
る。

仮想計算機とは実計算機上に仮想的に作９だされる複数
個の計算機であって各々が独立に異るオペレーティング
ソステムと同時に実行させ得る。

いいかえると１台の実計算機上に複数台の仮想計算機が
実現できる。そしてこれは次のような目的に有効に利用
きれる、 １）オペレーティングシステム開発の効率化２）システ
ム移行のサポート ３）システム運用管理の容易化 仮想計算機を実現するには実ノ・−ドウエアの仮想化を
行なう制御プログラム（以下ＶＭＣと記す）の組み込み
と、実計算機の方式によりてはノ・−ドウエアの一部改
造とが必要とされる。仮想計算機間で実プロセツサを切
り替えるために仮想計算機ディスパッチャ（以下ＶＭデ
ィスパッチャと記ス）が用意され仮想化された資源をア
クセスする命令は基本的には上記ＶＭＣによってノミュ
レーンヨンされる。

現在実計算機としては単一グロセソ”！７が主であるが
マルチプロセッサの場合においても仮想計算機を実現す
ることができる。り下に図面を参照しながら実計ＩＥｆ
ｆｌがマルチプロセッサでｍ　成すれる場合の従来の仮
想計算機のディスバッチ方式について説明する。

第１図（ＸＩｌ　、　（ｂ）は実プロセツサが２台の場
合の仮想計算機のディスバッチ方式のブロック図である
。

ＰｏとＰ＋が実１０セツサで”Ｉ　Ｍ＋〜ｖＭｎが仮想
計算機である。第１図ｆａ）においてはＶＭディスパッ
チャＹＭＤＩＳＰは、仮想計算機Ｖ　Ｍ＋−ＶＭｎ　の
中の実行可能なものを１つ選んで実プロセツサＰ。に、
別のもうＩりを選んで実プロセツサＰＩにディスバッチ
する。図面は実プロセツサＰ０に仮想計算機ＶＭ＋がＰ
ｌにはＶＭ、がディスパッチされて実行中の様子を実プ
ロセッサＰ、、！：仮想計Ｗ、機Ｖ　Ｍ＋とがＳＷ、に
よって接続されており、Ｐ、とＶＭ、とがＳＷ＋によっ
て接続されていることで表わしている。ＶＭディスバッ
ナヤは図には示（７ていない上述のｖＭＣによって起動
されあらかじめ定められた条件に従ってＳＷ、、ＳＷ、
を切！７替えて仮想計算機Ｖ　Ｍ＋　〜Ｖ　Ｍ　ｎを実
ブロセｙ　”　Ｐｏ　ｒ　Ｐ＋にディスパッチする。

この方式では図より明らかなようだ仮想計算機自身のマ
ルチプロセフ’　ｆが実現できないという欠点をもって
いる。これを改善するため尾考えられた方式が第１図（
ｂｌの方式である。すなわち一方の実プロセツサＰａは
従来のように各仮想計算機間で共有され、Ｖ　Ｍディス
パッチャＶＭＤＩＳＰによってディスバッチが行々われ
るが他方の実プロセツサＰ＋けある特定の仮想、？ｔＷ
：機（図ではＶ　Ｍｎ　）に占有される方式である。こ
のようにすることによって特定の仮想計算機のマルチプ
ロセッサが実現できるようｉＣｌった。しかしながらこ
の方式では上述の欠点が完全に解決されたわけではない
。すなわち、この方式は特定の仮想計に機以外の仮想計
算機自身のマルチプロセッサは実現できな−という欠点
を有している。さらには実プロセツサＰ１を占有してい
る仮想計算Ｉ残土で実行するプログラムがなくなった場
合に、実プロセｙｆＰ＋は他の仮想計算機にディスバソ
ｔされることかなめので占有されている実プロセツサの
使用率は低下するという欠点も有している。

本発明の目的はマルチ１Ｄセンサ構成の仮想計算機をマ
ルチプロセッサ構成の実計算機上に実現する際特定の仮
想計算機しかマルチプロセッサ構成をとれないとか、占
有プロセッサの使用率が低下するという上記欠点を改善
することにある。この目的のために本発明においては仮
想計ｙ！、機を構成するプロセッサを仮想プロセッサと
して切り出し、この仮想プロセッサにディスバッチング
ズ２イオリティを与え、各実プロセツサはディスパッチ
待ちの仮想プロセッサの内で当該実プロセツサ上で実行
可能な仮想プロセッサの中から一つを選んでディスバッ
チす、る。こうすることにより構成要素の仮想プロセン
カが実７０セツサのうちのどれかの上で実行可能な仮想
計ＪＴ、機はすべてマルチプロセッサにすることができ
、実プロセッサ＃′ｉ特定の仮想計算機に占有されるこ
とはなくなるので実プロセツサの使用率も向上し上記欠
点を改善することができるのである。

以下に本発明の第１および第２の実施例について図面を
参照しクク説明する。第１の実施例にプロセスに関する
ｆイアパッチを行なうプロセスディスパッチャがマイク
ロプログラム制御によって実計算機の一部として実現さ
れているような実計算機上にこれと全く同じアーキテク
チャをもつ仮想計算機を実現する場合の実施例である。

ここでは仮想計１！機のプロセスディスパッチャとして
も実計算機機能ｒ□一部であるディスパッチャを使用す
る。

第２図は第１の実施例を示すブロック図で、第３図は本
実施例における仮想計算機制御ブロックのレイアウトを
示す図で、第４図は本実施例における仮想フロセッサデ
ィスパッチャ及ヒプロセスＴイス―ンチャの動作を説明
するためのフローチ；ヤードである。主記憶ＭＭはＶＭ
Ｃ専用領緘占いくつかの仮想計算機のだめの領域からな
っている。

ＶＭＣ専用領斌領域ｒｉ仮想プロセッサを制御するだめ
の仮想プロセス制御ブロックＶＰＣＢがあり、そのうち
ディスバッチ待ちのものを区別するために実行可能仮想
プロセッサ待ち行列ＲＶＰＱを作っている。これはデイ
スバツチ待ちの仮想プロセッサのＶＰＣＢのＮＥＸＴフ
ィールドに次のＶＰＣＢのアドレスを保持するというや
り方で待ち行列を作っておりその順序はＶＰＣＢ内のＶ
ＰＰＲＩフィールドの値で表わされる仮想プロセンカの
デイスノ＜ツチングプライオリティの高い順（値として
は小さい順）である。ＲＶＰＱの先頭のＶＰＣＢのアド
レスがレジスタＲＶＰＱＰにセントされており実プロセ
ッサＰｏ、　Ｐ＋のレジスタであるＲＶＰＱＰＰ、、几
ＶＰ　ＱＰ　Ｐ　ＩがＲ，ＶＰＱＰのアドレスを保持し
ている。ＰＮ、　、　ＰＮ。

はそのプロセッサのプロセッサ番号を保持するレジスタ
である。以下説明を簡単にするためにプロセッサ番号を
ｋで表わすこととする。Ｖ　Ｐ　ＣＢ　Ｐｋは実プロセ
ツサ上ｋ上で実行中の仮想グロセ１ツサのＶＰＣＢのア
ドレスを保持するレジスタで値が０の場合は実行中の仮
想プロセッサがないことを示す０ＶＰＰＲＩｋはその仮
想プロセンサのデイスノくツチンググライオリティを保
持するレジスタである。またＧＡＴＥけ実プロセツサに
よってロックされるゲート機構である。

グロセスディスパノチャが実計算機の機能の一部として
切乍するアーキテクチャ上のＶＭＣはすべてプロセスと
して実装される。これらのプロセスを制御するためにプ
ロセス制御ブロックＰＣＢがＶＭＣ専用領域内にあ！Ｊ
ＰＣＢはそのプロセスがプロ七ノ寸を取り上げられる時
に各種レジスタの値を待避する領域やとの実７ｒ＋セツ
サの上で実行可能であるかを示す情報を保持している。

また実行可能なプロセスのＰＣＢは実行可能プロセス待
ち行列几ＰＱｃを作っておりその先頭のＰＣＢのアドレ
スが実行可能プロセス待ち行列先頭ポインタＲＰＱＰｃ
に保持されている。また仮想計算機１（ｉけ仮想計算機
番号）の内部でもノットウェアプログラムはすべてプロ
セスとして実装されており、ＶＭＣと同様にプロセス制
御ブロックＰＣＢと実行可能プロセス待ち行列几ＰＱｉ
及び実行可能プロセス待ち行列ポインタ几ＰＱＰｉ　　
を仮想計算機ｉの領域に保持している。このようなアー
キテクチャにおいては割ジ込みもプロセス上で処理され
る。すなわち割り込みが発生すると割り込み原因を表わ
すメ・ノセ゛−ジを作り目的のプロセスだわたしてその
プロセスのＰＣＢを実行可能プロセス待ち行列につなぎ
、第４図ｆｂ）に示されるプロセスのダイスバッチャで
あるＰディスパッチャに制御をわたしてプロセッサにプ
ロセスをディスバッチするまでの処理はマイクワプログ
ラム制御のもとで゛　　行なわれ、そのプロセスが実行
を開始するとノットウェアによってメソセージを解析し
て必要な処理を行なうように作られている。仮想計算機
を実現するためＫは実プロセツサＰｋ　　で割り込みが
発生すると仮想プロセッサ実行中の時けＶＭＣのアドレ
ス空間に切りかえた後原因に対応したメツセージを作成
し目的のプロセスにわたしそのプロセスを実行可能プロ
セス待ち行列几ＰＱｃにつないで第５図に示す仮想プロ
セッサのディスパッチャであるＶＰディスパッチャに制
御をわたすように改造する。またプロセスが事象待ちに
なる場合もＰディスパッチャに制御がわたるように作ら
れているがここも改造を行々らて仮想プロセッサが実プ
ロセツサ上にない時にはＶＰディスバソブヤに制御がわ
たるように改造する。また他系のプロセッサからディス
パンチング要求がプロセッサ間通信で行なわれると要求
されたプロセッサばＰディスパッチャに制御をわたすよ
うになっているがここも改造してＶＰディスパッチャに
制御音わたすようにする。

以上の改造によって制御を得るようになるＶＰディスパ
ッチャはまた仮想プロセッサが人出力終了待ち等でアイ
ドル状態になった時、その仮想プロセッサのＶＰＣＢを
実行可能仮想プロセッサ待ち行列からはずすことにより
ディスバッチ待ちでない仮想プロセッサとして区別され
る状態にし、実行中の仮想プロセッサがないと判定され
る状態にするためにＶＰＣＢＦＳ＜を０にした後起動さ
れる。また仮想プロセッサが実行中に実行時間を監視す
るための図には示していないタイムスライスタイマがラ
ンアウトした時、実行可能仮想プロセッサ待ち行列ＲＶ
ＰＱを調べＶＰＰＲＪｋの保持する値と同一の値をＶＰ
ＰＲＩフィールドにもちかつ、ＶＰＮフィールドにＰ　
Ｎ　Ｏｋの保持する値と同一の値をもつＶＰＣＢをさが
し、みつかれば実行中の仮想プロセッサの各種レジスタ
の値をＶＰＣＢＰｋの指すＶＩＰＣＢに待避し、そのＶ
ＰＣＢを実行可能仮想プロセンサ待ち行列ＲＶＰＱ上で
同一のディスパンチングプライオリティをもつＶＰＣＢ
の最後尾になるようにつなぎかえることによってこの時
点では同一のディスパッチングプライオリティをもつ仮
想プロセッサの間ては最後知ディスバッチされる状態に
し、ＶＰＣＢＰｋ　　をＯＩＣして実行中の仮想プロセ
ッサがない状態にした後起動される。ここで述べた動作
は簡単のためフローチャトには示してｂない。またこれ
らの動作はＧＡＴＥをロックして行なわれ、ＶＰディス
パンチャが起動される場合にはＧＡＴＥをロックしたま
ま第４図（ａｌのＡ点に制御をわたすことになる。また
実フロセッサＩｎｋのアクセスできるーアドレス空間は
ＶＭＣのアドレス空間となっている。

仮想ブロモｙすのｆイスパッチングプライオリティは仮
想計算機開始後任意の時点で変更することも可能である
。これによって各仮想計算機の動作状況に応じて仮想計
算機間の処理能力配分を動的に制御すること、特定の仮
想計算機を一時的に優先させてその間だけ処理速度を上
けさせることなどが可能となる。

この機能は仮想プロセッサディスパッチングプライオリ
ティ変更命令として提供されオペランドとしては対象仮
想プロセッサのＶＰＣＢのアドレスと新ディスパッチン
グプライオリティが指定される。この命令の実行は次の
通り行なう。まずＧＡＴＥを≧ツクして指定されたＶＰ
ＣＢ内のＶＰＰＲＩを指定された値に変更し５ＴＡＴＥ
を調べる。５ＴＡＴＥはＶＰＣＢが実行可能仮想プロセ
ッサ待ち行列中にあるかどうかを示している。８ＴＡＴ
Ｂが０ならばアイドル状態なのでＧＡＴＥのロックと解
除して命令は終了する。そうでなければそのＶ−ＰＣＢ
を実行可能仮想プロセッサ待ち行列ＲＶＰＱからはずし
あらためて新ディスバッ□チングプライオリティにした
がって実行可能プロセッサ待ち行列に加える。その後他
系のプロセッサにディスパッチングプライオリティが変
更になったことをＶＰＣＢのア）”　Ｌ／　ｘ　ト新デ
ィスパッチングプライオリティを与えてプロセッサ間通
信で通知しＧＡＴＥのロックを解除して命令を終了する
。他系のプロセッサｐｋは通知を受けとるとＶＰＣＢｐ
ｋの値を与えられたＶＰＣＢのアドレスとを比較して一
致すればＶＰＰ凡Ｉｋ建与えられた新ディスバ、テング
ズライオリティをセットして、一致しなければ何もせず
罠、ＶＰディスパッチャに制御をわたす。

また同一の仮想計算機に属する仮想プロセッサには同一
のディスパンチングプライオリティを与えることもでき
る。すなわち仮想プロセッサ制御ブロックの他に図には
示していない仮ｉ　計惇ｉを制御するための仮想計算機
制御ブロックＶＭＣＢをもうけＶＭＣＢ内にその仮想計
算機に属する仮想プロセッサのＶＰ　ＣＢの７ドレスを
仮想プロセッサの番号の順に保持する。この場合には仮
想プロセッサのディスパッチングプライオリティの変更
は仮想計算機ディスパッチングプライオリティ変更命令
として提供され、オペランドとしては対象仮想計算機の
ＶＭＣＢのアドレスと新ディスパッチングブライオリテ
ィが指定される。この命令の実行は次の通りに行なう。

まずＧＡＴＥをロックして指定されたＶＭＣＢから仮想
プロセッサ番号Ｏの仮想プロセッサのＶＰＣＢのアドレ
スを取り出す。そのアドレスを使ってＶＰＣＢのＶＰＰ
ＲＩ　　にオペランドの新ディスバ、チングプライオリ
ティをセットし、そのＶＰＣＢを実行可能仮想ンロセン
サ待ち行列ＲＶＰＱからはずし新ディスパッチングプラ
イオリティに従って実行可能仮想グロセンサ待ち行列Ｆ
ＬＶＰＱに加える。さらに５ＴＡＴＥ　ｔ［べて０でな
ければすなわちアイドル状態でなければＶＰＣＢのアド
レスを回置は示していないし７スタに保持する。

次いで仮想プロセッサ番号ｌの仮想プロセッサのＶＰ　
ＣＢのアドレスを取り出しそのアドレスを使ってＶＰＣ
Ｂの、ＶＰＰＲＪに新ディスバッチンググライ万すティ
をセットし、そのＶＰＣＢを実行可能仮想プロセンサ待
ち行列ＲＶＰＱからはずし新ディスバ２チングプライオ
□リティに従って実行可能仮想フロセンサ待ち行列ＲＶ
ＰＱに加える。そして５ＴＡＴＦｉを調べてアイドル状
態でなければＶＰＣＢのアドレスを図には示していない
別のレジスタに保持する。

ソトされるものとする。ｌ　）ＧＡＴＥのロックを解除
して命令を終了する。どちらか１つまたは両方のレジス
タが０でなければ、この２つのレジスタの値と新ディス
バノチングズライオリティを与えて他系のプロセッサに
７０センサ間通信で仮想計算機のディスパッチングプラ
イオリティが変更になったことを通知しＧＡＴＥのロッ
クを解除して命令を終了する。この通知を受゛けとった
プロセッサＰｋけＶＰＣＢＰｋを調べる。ＶＰＣＢＰｋ
が０ならば何もせずにｖＰディスパッチャに制御をわた
す。０でなければ与えられた２つのＶＰＣＢのアドレス
を取り出し１＠にＶＰＣＢＰ　ｋと比較する・一致する
ものがなければ何もせずに■Ｐディスパッチャに制御を
わたす。一致するものがあれば、ＶＪ’ＲＲＩｋに与え
られた新ディスバノチングズライオリティをセットし、
ｖＰディスバ、チャに制御をわたす。このよう圧するこ
とにより仮想計算機間の処理能力配分を動的に制御する
際ソフトウェアプログラムは仮想プロセッサではなくて
仮想計算機を対象とすることにＪり処理が簡単になる。

次に仮想フＤセンサディスバ、チャの動作を第４図のフ
ローチャートを参照しつつ説明する。仮想プロセスディ
スパッチャである■Ｐディスバフチャが実プロセッサＰ
ｋ上で起動されるとまずＧＡＴＥ　　に対してロックを
要求する。口、りに成功すると実プロセツサ上に仮想プ
ロセッサがあるかどうかを調べる。ＶＰＣＢＰｋがＯな
らば仮想プロセッサはないことになる。この場合主記憶
ＭＭのＶＭＣ専用領域ＶＣある実行可能プロセス待ち行
列ポインタＲＰＱＰｃ　からたどって実行可能プロセス
待ち行列ＲＰＱｃを調べ実プロセツサＰｋ上で実行可能
なＰＣＢをさがす。このＰＣＢが与つかるとＶＰＣＢＰ
ｋをＯにして第４図（ｂｌのプロセスディスパッチャで
あるＰディスパッチャのＢに制御をわたす。

もしＰＣＢがみつからなければ実行可能仮想プロセッサ
待ち行列先頭ポインタＲＶＰＱＰからたどって実行可能
仮想グロセンサ待ち行列ＲＶＰＱを調べ、実プロセツサ
番号レジスタＰＮｋの保持する実プロセツサ番号にと同
一の値をＶＰＮフィールドにもつＶＰＣＢをさがす。み
つからなかった場合１ｊＧＡＴＥのロックを解除してＶ
Ｐディスパッチャの先頭にもどる。（他系のプロセッサ
がＯＡＴ　Ｂのロック待ちになっていると実プロセツサ
ＰｋがＧＡＴＥのロックを解除した時知ロック待ちプロ
セッサがＧＡＴＥのロックに成功する。）本つかった場
合にはＶＰＣＢＰｋにみつかったＶＰＣＢのアドレスを
ｖｐｐＲＩｋにみつかったＶＰＣＢのＶＰＰＲＩフィー
ルドの値すなわちディスパッチングプライオリティをセ
ットし、そのＶＰＣＢから各種レジスタを復帰し、アド
レス空間をその仮想プロセッサのアドレス空間に切り替
えてＰディスパッチャのＢに制御をわたす。

実プロセッサＰｋ上に仮想プロセッサがある時すなわち
ＶＰＣＢＰｋがＯでない時にはＶＭＣの実行可能プロセ
ス待ち行列ＲＰＱｃ上に実プロセッサＰｋ上で実行可能
なＰＣＢがみつかればＶＰＣＢＰｋの指すＶＰＣＢに各
種レジスタを待避しＶＰＣＢｐｋをＯにセットしてＰデ
ィスパッチャのＢＶｃ制御をわたす。

みつからなければ実行可能仮想プロセッサ待ち行列ＦＬ
ｖＰＱ′！ｉｌ−調べＶＰＮフィールドＶｃ実７’　Ｏ
センサ番号にと同一の値金保持するＶＰＣＢをさがす。

みつからなければ、あるいけみつかってもその仮想プロ
セッサのディスパッチングプライオリティすなわちみつ
かったＶＰＣＢのＶＰＰＲＩが実プロセッサＰｋ上の仮
想プロセッサのディスパッチングプライオリティＶＰＰ
ＲＩｋよりも高くなければ（値としては小さくなければ
）　、ＧＡＴＥのロックを解除しアドレス空間をＶＰＣ
Ｂｐｋの指すＶＰＣＢのすなわち実行中の仮想プロセッ
サのアドレス空間に切り替えてＰデーイスバッチャの８
に制御をわたす。みつかったＶ’Ｐ　ＣＢのＶＰＰＲＩ
フィールドの値である仮想プロセッサのディスパッチン
グプライオリティが実行中の仮想プロセッサのそれより
も高い（値としては小さい）ならば各種レジスタをＶＰ
ＣＢＰｋＣ指すＶＰＣＢに待避したあとＶＰＣＢＰｋに
みっか−）たＶＰＣＢノアトレスを、ＶＰＰＲＩｋｖｃ
そノＶＰＣＢノＶＰＦＦＬＩフィールドの値をセットし
みつかったＶＰＣＢから各種レジλりの値を復帰し、ア
ドレス空間をその仮想プロセッサのアドレス空間に切り
替えてＰディスパッチャのＢに制御をわたす。

すなわちＶＰデメスバソチャＩ′ｉＶＭｃに実行可能な
プロセスがあるとそのプロセスに優先的にディスパッチ
するために実行中の仮想プロセッサがあればそのだめの
各種レジスタをＶＰＣＢに待避してＰディスパッチャに
制御をわたす。ＶＭＣに実行可能なプロセスがない場合
には実７°ロセツサＰｋ上で実行可能な仮想プロセッサ
をみつけ実行中の仮想グ１】セッサがあればディスパッ
チングプライオリティ、を比較して高い方の、実行中の
仮想プロセッサがなければみつけた方の仮想ブ、ロセッ
サにディスパッチする。その後アドレス空間を切り替え
て仮想プロセッサの実行を再開する。実行と再開した仮
想プロセッサは、プロセスのディスパッチを行なうため
にＧＡＴＦＪをロックしたままでＰディスパッチャにｌ
ｔ制御をわたす。また実プロセツサＰｋＪ：で実行可能
な仮想プロセッサがなければループをして待つことにな
る。

さてＰディスパッチャのＢに制御がわたると第冬図（ｂ
ｌに示すように動作する。この時点ではアドレス空間が
仮想プロセッサのアドレス空間に切り替っているので実
プロセツサがアクセスするのは実行中仮想プロセッサの
ＶＰＣＢのＶＭＮフィールドに保持されている仮想計橡
機番号（ｉとする）で表わされる仮想計算機すなわち仮
想針−疼機１の領域である。Ｐディスパッチャは実行中
のプロセスの有無を調べる。もしなければ実行可能プロ
セス待ち行列先頭ポインタＲＰＱＰｉ　　からたどって
実　　。

行灯能プロセス待ち行列ＲＰＱ　ｉを調べて自プロセッ
サ上で実行可能なＰＣＢをさがす。みつからなければ仮
想プロセッサ実行中なので（ＪＡＴ　Ｂのロックを解除
してＰディスパッチャの先頭にもどってループする。も
しみつかればみつかったＰＣＢから各種レジスタを復帰
してＧＡＴＥのロックを解除して終了する。終了すると
命令を取り出してそのプロセスの実行にうつる。

実行中プロセスがある時には実行可能プロセス待ち行列
ＲＰＱ　ｉを調べて自ンロセンサ上で実行可能なＰＣＢ
をさかす。みつからなければＧＡＴＢのロックを解除し
Ｐディスパッチャを終了して実行中プロセスの次の命令
の取り出しと実行にうつる。

みつかった時には実行中プロセスのディスパッチングプ
ライオリティとみつかったプロセスのディスパッチング
プライオリティとを比較する。前者が後者より高いかも
しくは等しか時にはＧＡＴＥのロックを解除してＰディ
スパンチャを終了して命令の取り出しと実行にうつる。

もし前者が後者よりも低い場合は各糧レジスタを実行中
プロセスのＰ　ＣＢ　Ｋ　ｌｌ！−プしてみつかったＰ
ＣＢから各種レジスタ＆復帰し、ｏＡ’ｒＢのロックを
解除してＰディスパッチャを終了する。そして新しくデ
ィスパッチされたプロセスの命令の取り出しと実行にう
つる。以上の動作ｆｌＢに制御がわたった時点て実プロ
セッサＰｋ上に仮想プロセッサがある場合であるか、仮
想プロセッサがない場合にはアドレス空間がＶＭＣのア
ドレス空間になっているのでＶＭＣの実行可能プロセス
待ち行列ＲＰＱｃを対象としてＰディスパッチャが動作
するのでＶＭＣのプロセスがディスパッチされる。以上
のようにＰディスパッチャは実プロセッサＰｋ上または
仮想プロセッサ上で動作して実行すべきプロセスを１つ
選んでディスパッチする。

Ｐディスパッチャを第４図ｆｂ）の点線で示すように動
作させるよう構成することもできる。すなわち実行中の
プロセスがなく次に実行すべきプロセスもなり場合にけ
Ｐディスパッチャでループするのではなくて、仮想プロ
セッサ実行中ならばＶＭＣのアドレス空間尾切り替えて
実行中仮想グロセｙ　サ（Ｄ　ＶＰＣＢすなわちＶＰＣ
ＢＰｋ）指すＶＰＣＢを実行可能仮想プロセッサ待ち行
列ＲＶＰＱがらはずして５ＴＡＴＢフイールドＶｃｏを
セットし、仮想プロセッサ実行中でなければ何もせずに
、ＧＡＴＥをロックしたままでＶＰディヌパッチャのＡ
ＩＣＭ御をわたす。このようにすること罠よって仮想プ
ロセッサがアイドルになると実プロセツサ時間を空費せ
ずに直ちに実行可能な仮想プ１フセッサをディスパッチ
することが可能となる。

次（第２の実施例について説明する。本実施例はプロセ
スディスパッチャがソフトウェアで作られるアーキテク
チャの実計算機上に仮想計算機と実現する場合に適用で
きる。このようなアーキテクチャでｆｆＬＭｃも各ＶＭ
上のＯ８もプロセスディスパッチャをもつこととなる。

本実施例ではＶＭＣのプロセスディスパッチャを改造し
て、仮想プロセッサディスパッチャの機能を追加してい
る。

この場合には仮想計算機上のプロセスディスバンチ斗に
は手を加えずに実現できるので任意のプロセスディスパ
ッチャをもＯ８で制御される仮想計算機を動作させうる
。

第、２図に示したブロック図に関しては基本的には第１
の実施例と同じ構成であるが仮想計算機ｉの領域ζ（あ
る実行可能グロセス待ち行列ＲＰＱｉの構成方法、プロ
セス制御ブロックＰＣＢの形式、内容等はＭＭＣのそれ
らと異っていてもよい。またＧＡＴｇけ主記憶Ｍ−Ｍ上
にありテストアンドセット命令によってロックされるゲ
ー　トである。以上の点を除いて第２図に示したブｌ’
ｊ７り図の内容の構成とその維持の方法については第１
の実施例の説明にお腔て述べたのと全く同様である。ま
た仮想プロセッサ制御プロンクＶＰＣＢの構成及び内容
も第１の実施例と同様である。ただし仮想プロセッサに
ディスパッチされた場合に必ずしもプロセスのディスパ
ッチャから実行を再開する必要はない。

本実施例は第５図のフローチャートに示すディスパッチ
ャ（以下ＶＭＣＶＰディスパッチャと記す）により特徴
づけられる。以下第５図を参照しつつ説明する。実ブロ
センｆＰｋ上でＶＭＣＶＰディスパッチャに制御がわた
される契機は以下のとおりである。

工）割り込みが発生し実行中プロセスまたは仮想プロセ
ンサの各種レジスタをＰＣＢまたは、ＶＰＣＢに待避し
割り込み処理が完了した時２）ＶＭＣの実行中プロセス
が待ち状態になった時 ３）ソフトウェアで定義されている事象を通知しＶＭＣ
の実行可能プロセス待ち行列几ＰＱｃＫ実−ｆロセンサ
Ｐｋ上で実行可能なプτ１セスを新しく加えた時 これらの契機でけ了ドンス空間はＶＭＣの７ドレス空間
が実プロセツサ上には実行中のプロセス及び仮想プロセ
ンサはない。そこでＶＭＣＶＰディスパッチャは以下例
述べるように実プロセツサ時間上で動作してＶＭＣ７７
）プロセスまたは仮想プロセッサにディスバッチする。

ｆなわちまずテストアンドセット命令と条件付分岐命令
とでＧＡＴＥがロノつてきるまでループする。ロックに
成功するとｖＭＣの実行可能プロセス待ち行列ＲＰＱｃ
をたどって実プロセ・ソサＰｋ上で実行可能なＰＣＢを
さかす◇みつかった場合はそのＰＣＢから各種レジスタ
を復帰してＧＡＴＥのロックを解除してＶＭＣ−ＶＰデ
ィスパッチャを終了する。みつからながりた場合には実
行可能仮想プロセッサ峙ち行列几ＶＰＱをたどってＶＰ
Ｎフィールドに実プロセツサ番号レジスタＰｋの値であ
る実プロセツサ番号ｋを値として保持しているＶＰＣＢ
をさがす。みつかった場合にはそのＶＰＣＢから各種レ
ジスタを復帰してその仮想プロセッサにディスバッチし
ＱＡＴＥのロックを解除してＶＭＣＶＰ　ディスパッチ
ャを終了する。みつからなかった場合にけＧＡＴＥのロ
ックを解除してＶＭＣＶＰディスパッチャの先顕にもど
って実プロセン’ｊ−Ｐｋ上で実行可能なＰＣＢかＶＭ
Ｃの実行可能プロセス待ち行列ＲＰＱｃに登録されるか
またはＶＰＮフィールドに実プロセツサ番号にと同一の
値をもつＶＰＣＢが実行可能仮想プロセッサ待ち行列Ｒ
ＶＰＱに登録されるのをループしながら待つ。ＶＭＣＶ
Ｐディスパッチャは以上のように動作してＶＭＣのプロ
セスを仮想プロセラパッチする。

本実施例においても第１の実施例き同様に仮想プロセッ
サのディスパソチンググライオリティの変更命令を実現
することができる。この場合にはオペランドとしてＶＰ
ＣＢのアドレス、新ティスパッテングブライオリティの
他にＧＡＴＥのアト−レスが必要となる。この命令は次
のように実行される。

まずＧＡＴＥをロックしオペランドで示されるＶＰＣＢ
のＶＰＰＲＩフィールドに新ディスパンチングプライオ
リティをセットする。次いで５ＴＡＴＥを調べてアイド
ルならげＧＡＴＥのロックを解除して命令を終了する。

アイドルでなけれは新ディスパンチングプライオリティ
に従ってＶＰＣＢを実行可能仮想プロセッサ待ち行列Ｒ
，ＶＰＱにつなぎなおしＧＡＴＢのロックを解除し他系
のプロセッサーディスパッチングフライオリティの変更
があったことをプロセッサ間通信で通知し命令を終了す
る。プロセッサ間通信で割り込まれた実プロセツサＰｋ
は実行中ノプロセスまたは仮想プロセッサがあればＰＣ
ＢまたはＶＰＣＢに待避したあと割り込み原因を調べて
仮想プロセッサのディスパッチングプライオリティの変
更であることがわかる。そこでＶＭＣ−ｖＰディスパッ
チャに制御をわたす。以上のよう処して仮想プロセッサ
のディスパッチングプライオリティを変更するどとがで
きる。また仮想計算機にディスパッチングプライオリテ
ィを与える場合もほぼ同様圧して仮想計算機ディスパッ
チングプライオリティ変更命令を実現することができる
Ｏ なおこれらの実施例においては実プロセツサの数が２つ
であったがそれ以上でも同様にして実現できることはあ
きらかである。また実プロセツサごとく別々に実行可能
仮想プロセッサ待ち行列を作るようにすれはロックのた
めのＧＡＴＥは必要がない。デイスバツチ待ちの仮想プ
ロセッサは必ずしも待ち行列にする必要はなく、詳細に
ついては述べない□がたとえば同一のディスパッチング
プライオリティをもつ仮想プロセッサの仮想プロセッサ
制御ブロックをリング状につないで仮想プロセッサ制御
ブロック内にディスバッチ待ちかどうかの状態を保持さ
せてもよい。

以上説明したように本発明によればマルチプロセッサの
実計算機上に効率よくマルチプロセッサの仮想計算機を
実現することが可能となる。

【図面の簡単な説明】

第１図ｆａ）　、　（ｂｌは従来の仮想計算機のディス
パッチング方式を説明するための概念図、第２図は本発
明の第１の実施例を説明するだめのブロック図、第３図
は仮想プロセッサ制御ブロックの構成図、第４図（ａｔ
　、　［ｂｌは第１の実施例の仮１力ｂセッサディスパ
ッチャ及ヒプロセスディスパッチャのフローチャート、
第５図Ｆｉｉ２の実施例の仮想プロセッサディスパッチ
ング機能をそなえた、ＶＭ制御プログラムのディスパッ
チャのフローチャートである。 Ｐ−、Ｐ＋は実プロセツサ、ＶＭ、〜ＶＭｎは仮想計算
機、ＶＭＤ　Ｉ　Ｓ　Ｐ　は仮想計算機ディスパッチャ
、ＭＭｄ主記憶装置、ＶＰＣＢは仮想プロセッサ制御ブ
ロック、ＰＣＢはプロセス制御ブロック、ＶＰＣＢＰは
ＶＰＣＢの７ドレスを保持するレジスタ、ＶＰＰ几エバ
仮想プロセッサのディスパッチングプライオリティを保
持するレジスタであろう 一説り （ｏＬ） 第Ｚ口 第４　詔（り 隼４）刀（ｌ−９ 手続補正書（自船 ５０．（：、ｌ・１・ 昭和　　　十　　　月　　　ト１ １、事件の表示　　　昭和５８年　特許　願第０１４２
０４シ；゛２、発明の名称　　　仮想計算機のディスパ
ッチ制御方式３、補正をする者 事件との関係　　　　　　　出　願　人東京都港区芝）
Ｊ、　Ｊ’　１１３３番１け（４２３）　　　日本電気
株式会社 代表者　関本忠弘 ４、代理人 〒１０８　　東ｊｉｊ都港区芝Ｉｉ、ｌ’１１３７番８
シ；ｆ１友−月１１ビル５、補正の対象 明細書の発明の詳細な説明の欄 に　・」ともるを「　　システムを同時に　・・」と補
正する。 ２）明細書第２１頁第１４行目から第１５行目に「ＶＰ
ＣＢのアドレスをＶＰＰＦｔＩｋに・・・　」とあるの
を［、、、、、、、ＶＰＣＢ　（７）　７　）”　ｖ　
スヲ、ＶＰＰＲＩｋ　Ｋ−１、！：補正する。 ３）明細書第２３頁第２０行目から第２４頁第１行目に
［・・。実行と再開した・・・・］とあるのを「　　。 実行を再開した・・・・」と補正する。 ４）明細書第２７頁第１５行目に「・　・ディスパッチ
ャをもＯ８で　・」とあるのを「・・：・・・ディスバ
ッチをもつＯ８で　・　−１と補正する。 ５）明細書第２９頁第７行目から第８行目に「ＶＭＣ（
７）７ドレス仝間が実プロセツサ上には　　−ｌとなっ
ているのを「　・・ＶＭＣのアドレス空間になっており
、実プロセツサＨには　　」ン、補正する。。

Claims (7)

【特許請求の範囲】
1. （１）１つ以上の実プロセンサからなる実計算機システ
   ム上で１つ以上の仮想的なプロセッサを含む仮想計算機
   を１つ以上実現する仮想計算機システムにおいて、各仮
   想計算機を構成する上記１つ以上の仮想的なプロセラ→
   ｔを制御するだめの仮想プロセッサ制御ブロックと、上
   記仮想プロセッサ制御ブロック上にある各種レジスタの
   値を保持する領域に実プロセツサの各種レジスタの値を
   待避する手段と、上記仮想プロセッサ制御ブロックの各
   種レジスタの値を保持する領域から実プロセツサの対応
   する各種し、ジスタて復帰する手段と、各仮想プロセッ
   サのディスパッチングプライオリティを設定保持する手
   段と、実プロセツサごとに実行中の仮想ブロセンダがあ
   るか否かを判定する手段と、デノスパンチ待ちの仮想プ
   ロセッサをディスパッチ待チでない仮想プロセッサから
   区別する手段と、各実プロセツサは上記区別手段によっ
   て区別されるディスバッチ待ちのすべての仮想プロセッ
   サのうち当該実プロセツサで実行可能な仮想プロセッサ
   と上記判定手段において実行中の仮想プロセッサがある
   と判定された場合は実行中の仮想プロセッサとを対象に
   上記仮想プロセッサのディスパッチングプライオリティ
   て基づいて実プロセフす上で実行すべき仮想プロセッサ
   を決定し、上記判定手段によって実行中の仮想プロセン
   サがないと判定された場合には上記決定した仮想プロセ
   ッサの仮想プロセンサ制御ブロックから上記復帰手段に
   よって各種レジスタの値を復帰することにより１．上記
   判定手段によって実行中の仮想プロセッサがあると判定
   されかつその仮想プロセッサが上記決定した仮想プロセ
   ッサと同一ならば各種レジスタの値の待避復帰は行なわ
   ないことにより、異なっているならば上記待時手段によ
   って丸打中の仮想プロセッサの仮想グロセッサ制御ブロ
   ックに各種レジスタの値を待避した後上記決定した仮想
   プロセッサの仮想プロセッサ制御ブロンクから上記復帰
   手段によって各種レジスタの値を復帰することにより仮
   想プロセッサのディスパンチを行なう仮想プロセッサプ
   ロセッサディスバッチ機構とを備えることを特徴とする
   仮想計算機のディスバッチ制御方式。
2. （２）上記仮想プロセッサディスバッチ機構として、実
   行中の仮想プロセッサがアイドル状態になったことと検
   出すると実行中の仮想プロセッサを上記区別手段【てデ
   ィスパッチ待ちでない仮想プロセッサとして区別される
   状態にし、実プロセツサを上記判定手段にて実行中の仮
   想プロセッサはないと判定される状態にした後仮想プロ
   センサのディスパンチを開始する機能をもつ特許請求の
   範囲第（１）項記載の仮想計算機のディスパッチ制御方
   式。
3. （３）上記仮想プロセッサディスバッチ機構として、仮
   想プロセッサごとに設定されその仮想プロセッサの実行
   時間を監視するタイマがテンアウトすると、実行中の仮
   想プロセッサと同一のディスバッチジグプライオリティ
   をもちかつ上記区別手段においてデイスパツチ待ちであ
   る仮想プロセッサとして区別される仮想プロセッサがあ
   れば実行中の仮想プロセνすに対応する仮想プロセンサ
   制御ブロックに上記待避手段によって各種レジスタの値
   を待避し、実行中の仮想プロセッサを上記同一のディス
   バッチジグプライオリティでかつディスパッチ待ちの仮
   想プロセッサの間では、この時点では最後にディスバッ
   チされる状態にし、実プロセツサを上記判定手段にて実
   行中の仮想プロセッサはないと判定される状態にした後
   仮想プロセンサのディスバッチを開始する機能をもつ特
   許請求の範囲第（１）項記載の仮想計算機のディスパッ
   チ制御方式。
4. （４）上記仮想グロセンサディスバノチ機構として、上
   記仮想プロセッサのディスバッチジグプライオリティの
   設定保持手段によって実行中の仮想プロセッサのディス
   バッチジグプライオリティが変更された時点で直ちに仮
   想フーロセッサのディスパッチを開始する機能をもつ特
   許請求の範囲第（１）項記載の仮想計算機のディスパッ
   チ制御方式。
5. （５）上記仮想プロセッサのディスバッチジグプライオ
   リティの変更を仮想プロセッサブライオリティ変更命令
   圧より行う特許請求の範囲第（１）負記載の仮想計算機
   のディスパッチ制御方式。
6. （６）上記仮想プロセッサのディスパッチングプライオ
   リティの設定保持手段として仮想プロセッサのディスパ
   ッチングプライオリティをその仮想プロセンサの属する
   仮慢計−痺機に与えられたディス　゛パッチングプライ
   オリティと等しい値だ設定保持する機能をもつ特許請求
   の範囲第（１）項記載の仮想計算機のディスパッチ制御
   方式。
7. （７）上記成田プロセッサのディスバッチジグプライオ
   リティの設定保持手段として仮想プロセッサのディスパ
   ッチングプライオリティをその仮想プロセッサの属する
   仮想計算機に与えられたディスバップーングプライオリ
   ティと等しい値九設定保持する機能をもつとともに、上
   記仮想プロセッサのディスパッチングプライオリティの
   変更を仮想計算機のディスパッチングプライオリティ変
   更命令罠より行う特許請求の範囲第（１）項記載の仮想
   計算機のディスパッチ制御方式。