JP2806799B2 - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JP2806799B2 JP2806799B2 JP6117781A JP11778194A JP2806799B2 JP 2806799 B2 JP2806799 B2 JP 2806799B2 JP 6117781 A JP6117781 A JP 6117781A JP 11778194 A JP11778194 A JP 11778194A JP 2806799 B2 JP2806799 B2 JP 2806799B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- devices
- control device
- configuration control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
- Multi Processors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、情報処理システムに関
し、特に複数の共通電源制御装置群を有してシステム内
の柔軟な構成制御および有効な障害報告を実施すること
ができる情報処理システムに関する。
し、特に複数の共通電源制御装置群を有してシステム内
の柔軟な構成制御および有効な障害報告を実施すること
ができる情報処理システムに関する。
【０００２】
【従来の技術】従来の大型の情報処理システムでは、プ
ロセッサや主記憶などの各構成装置に対する電源制御
は、各構成装置ごとの独立制御になっている。このよう
な従来の情報処理システムの一例としては、特開昭６３
−１９６９２２“電源制御装置”がある。あるいは、幾
つかの構成装置をまとめて電源制御をしている場合で
も、各々の構成装置の保守診断制御や構成制御は、この
電源制御の単位に一致させている。
ロセッサや主記憶などの各構成装置に対する電源制御
は、各構成装置ごとの独立制御になっている。このよう
な従来の情報処理システムの一例としては、特開昭６３
−１９６９２２“電源制御装置”がある。あるいは、幾
つかの構成装置をまとめて電源制御をしている場合で
も、各々の構成装置の保守診断制御や構成制御は、この
電源制御の単位に一致させている。
【０００３】こうした従来の情報処理システムの利点
は、各構成装置に対する制御が、電源制御の単位ごとに
自由に実施できることであり、構成制御や保守診断制御
などについて他の構成装置への影響をほとんど無視でき
るので、対象の構成装置だけに閉じた容易な制御を提供
できることである。また、実装構造も、キャビネット内
に実装できる電源装置の物量に限りもあるので、各構成
装置を電源装置とともに別のキャビネットに実装してい
る。
は、各構成装置に対する制御が、電源制御の単位ごとに
自由に実施できることであり、構成制御や保守診断制御
などについて他の構成装置への影響をほとんど無視でき
るので、対象の構成装置だけに閉じた容易な制御を提供
できることである。また、実装構造も、キャビネット内
に実装できる電源装置の物量に限りもあるので、各構成
装置を電源装置とともに別のキャビネットに実装してい
る。
【０００４】ところが、近年のマルチプロセッサ方式に
よる並列処理を行う従来の情報処理システムでは、構成
装置の台数特にプロセッサ台数が飛躍的に増加している
が、その反面で、システムの設置面積や消費電力を小さ
く抑えることができる傾向にある。例えば、従来は複数
のパッケージから構成されていたプロセッサが１枚のパ
ッケージや１個のＬＳＩで実現されることも、この傾向
を示すテクノロジー，実装技術の進歩である。従って、
このような情報処理システムでは、システム内にある構
成装置の台数より、キャビネット数が極めて少ない構成
となる。
よる並列処理を行う従来の情報処理システムでは、構成
装置の台数特にプロセッサ台数が飛躍的に増加している
が、その反面で、システムの設置面積や消費電力を小さ
く抑えることができる傾向にある。例えば、従来は複数
のパッケージから構成されていたプロセッサが１枚のパ
ッケージや１個のＬＳＩで実現されることも、この傾向
を示すテクノロジー，実装技術の進歩である。従って、
このような情報処理システムでは、システム内にある構
成装置の台数より、キャビネット数が極めて少ない構成
となる。
【０００５】すなわち、１つのキャビネットに複数の構
成装置を実装し、そのキャビネットに実装される複数の
構成装置のパッケージに対して電源を供給している電源
装置は、構成装置単位ではなくて１台でキャビネット内
のすべての電源の供給を行うことが一般的になってきて
いる。
成装置を実装し、そのキャビネットに実装される複数の
構成装置のパッケージに対して電源を供給している電源
装置は、構成装置単位ではなくて１台でキャビネット内
のすべての電源の供給を行うことが一般的になってきて
いる。
【０００６】しかし、従来の情報処理システムでは、各
々の構成装置に対する保守診断制御や構成制御は、従来
の電源制御単位の個別制御をそのまま持ち込んでいるの
で、これまでの構成制御，障害処理などでは不要であっ
た電源制御単位の確認などの判断処理が多くなってきて
いる。
々の構成装置に対する保守診断制御や構成制御は、従来
の電源制御単位の個別制御をそのまま持ち込んでいるの
で、これまでの構成制御，障害処理などでは不要であっ
た電源制御単位の確認などの判断処理が多くなってきて
いる。
【０００７】
【発明が解決しようとする課題】上述した従来の情報処
理システムは、複数の構成装置が共通の電源装置により
電源を供給される場合でも、構成制御や障害処理を各々
の構成装置ごとの個別に実行している。
理システムは、複数の構成装置が共通の電源装置により
電源を供給される場合でも、構成制御や障害処理を各々
の構成装置ごとの個別に実行している。
【０００８】従って、例えば、プロセッサ障害が発生し
た場合には故障のパッケージを交換できる環境である電
源断を可能にするために、システム構成を変更する構成
制御処理内で障害プロセッサに電源の供給をしている電
源装置を認識するとともに、同じ電源装置から電源の供
給を受けている構成装置であるプロセッサを調べて、こ
のプロセッサの構成制御を実行する必要が生ずる。ま
た、その故障修理が完了したプロセッサをシステムに再
び組込む場合にも、同様に電源装置および同一の電源制
御の構成装置を認識して構成制御を実行する必要があ
る。
た場合には故障のパッケージを交換できる環境である電
源断を可能にするために、システム構成を変更する構成
制御処理内で障害プロセッサに電源の供給をしている電
源装置を認識するとともに、同じ電源装置から電源の供
給を受けている構成装置であるプロセッサを調べて、こ
のプロセッサの構成制御を実行する必要が生ずる。ま
た、その故障修理が完了したプロセッサをシステムに再
び組込む場合にも、同様に電源装置および同一の電源制
御の構成装置を認識して構成制御を実行する必要があ
る。
【０００９】このように、従来の情報処理システムは、
複数の構成装置が同一の電源供給の制御の下に置かれた
場合には、構成制御や障害処理の中で電源制御単位の認
識が必要になり、処理性能の低下や処理の複雑化を招く
という欠点を有している。
複数の構成装置が同一の電源供給の制御の下に置かれた
場合には、構成制御や障害処理の中で電源制御単位の認
識が必要になり、処理性能の低下や処理の複雑化を招く
という欠点を有している。
【００１０】
【課題を解決するための手段】第１の発明の情報処理シ
ステムは、複数の電源装置と、前記電源装置の何れかか
らの電源の供給を受けている幾つかのプロセッサ，幾つ
かの記憶装置，入出力装置，拡張記憶，システム制御装
置，保守診断制御装置などの複数の構成装置とを有する
情報処理システムにおいて、 （Ａ）前記複数の電源装置のそれぞれからの電源が正常
に供給されているか否かを示す電源状態信号を入力し、
前記複数の電源装置のそれぞれが電源オン状態であるか
否かを表示する電源状態表示手段と、 （Ｂ）前記複数の構成装置のうちの各々に電源を供給す
る前記複数の電源装置のうちのそれぞれを前記複数の構
成装置のうちの各々ごとに特定して指示する使用電源指
示手段と、 （Ｃ）前記複数の電源装置のうちのそれぞれに対応した
構成制御信号を提供する構成制御手段と、 （Ｄ）前記電源状態表示手段により電源オン状態である
ことを表示された特定の電源装置から電源が供給されて
おり、前記使用電源指示手段によって前記特定の電源装
置から電源を供給することが指示された特定の構成装置
に対して、前記構成制御手段により前記特定の電源装置
に対応付けされた前記構成制御信号を送る分配制御手段
と、を前記システム制御装置に保有して構成されてい
る。
ステムは、複数の電源装置と、前記電源装置の何れかか
らの電源の供給を受けている幾つかのプロセッサ，幾つ
かの記憶装置，入出力装置，拡張記憶，システム制御装
置，保守診断制御装置などの複数の構成装置とを有する
情報処理システムにおいて、 （Ａ）前記複数の電源装置のそれぞれからの電源が正常
に供給されているか否かを示す電源状態信号を入力し、
前記複数の電源装置のそれぞれが電源オン状態であるか
否かを表示する電源状態表示手段と、 （Ｂ）前記複数の構成装置のうちの各々に電源を供給す
る前記複数の電源装置のうちのそれぞれを前記複数の構
成装置のうちの各々ごとに特定して指示する使用電源指
示手段と、 （Ｃ）前記複数の電源装置のうちのそれぞれに対応した
構成制御信号を提供する構成制御手段と、 （Ｄ）前記電源状態表示手段により電源オン状態である
ことを表示された特定の電源装置から電源が供給されて
おり、前記使用電源指示手段によって前記特定の電源装
置から電源を供給することが指示された特定の構成装置
に対して、前記構成制御手段により前記特定の電源装置
に対応付けされた前記構成制御信号を送る分配制御手段
と、を前記システム制御装置に保有して構成されてい
る。
【００１１】そして、第２の発明の情報処理システム
は、第１の発明の情報処理システムにおいて、第１の発
明の複数の構成装置の各々から送出される障害報告信号
を第１の発明の使用電源指示手段から指示された第１の
発明の複数の電源装置のそれぞれごとに集約することに
より、第１の発明の保守診断制御装置に対して前記複数
の電源装置のそれぞれごとに集約した障害報告信号を送
る障害報告手段を前記システム制御装置内に保有して構
成されている。
は、第１の発明の情報処理システムにおいて、第１の発
明の複数の構成装置の各々から送出される障害報告信号
を第１の発明の使用電源指示手段から指示された第１の
発明の複数の電源装置のそれぞれごとに集約することに
より、第１の発明の保守診断制御装置に対して前記複数
の電源装置のそれぞれごとに集約した障害報告信号を送
る障害報告手段を前記システム制御装置内に保有して構
成されている。
【００１２】さらに、第３の発明の情報処理システム
は、複数の電源装置と、前記電源装置の何れかからの電
源の供給を受けている幾つかのプロセッサ，幾つかの記
憶装置，入出力装置，拡張記憶，システム制御装置，保
守診断制御装置などの複数の構成装置とを有する情報処
理システムにおいて、 （Ａ）前記複数の電源装置のそれぞれからの電源が正常
に供給されているか否かを示す電源状態信号を入力し、
前記複数の電源装置のそれぞれが電源オン状態であるか
否かを表示する電源状態表示手段と、 （Ｂ）前記複数の構成装置のうちの各々に電源を供給す
る前記複数の電源装置のうちのそれぞれを前記複数の構
成装置のうちの各々ごとに特定して指示する使用電源指
示手段と、 （Ｃ）前記複数の電源装置のうちのそれぞれに対応した
構成制御信号を提供する構成制御手段と、 （Ｄ）前記電源状態表示手段により電源オン状態である
ことを表示された特定の電源装置から電源が供給されて
おり、前記使用電源指示手段によって前記特定の電源装
置から電源を供給することが指示された特定の構成装置
に対して、前記構成制御手段により前記特定の電源装置
に対応付けされた前記構成制御信号を送る分配制御手段
と、 （Ｅ）前記複数の構成装置のうちの各々から送出される
障害報告信号を前記使用電源指示手段により指示された
前記複数の電源装置のうちのそれぞれごとに集約するこ
とにより、前記保守診断制御装置に前記複数の電源装置
のうちのそれぞれごとに集約した障害報告信号を送る障
害報告手段と、を前記システム制御装置や前記保守診断
制御装置に保有して構成されている。
は、複数の電源装置と、前記電源装置の何れかからの電
源の供給を受けている幾つかのプロセッサ，幾つかの記
憶装置，入出力装置，拡張記憶，システム制御装置，保
守診断制御装置などの複数の構成装置とを有する情報処
理システムにおいて、 （Ａ）前記複数の電源装置のそれぞれからの電源が正常
に供給されているか否かを示す電源状態信号を入力し、
前記複数の電源装置のそれぞれが電源オン状態であるか
否かを表示する電源状態表示手段と、 （Ｂ）前記複数の構成装置のうちの各々に電源を供給す
る前記複数の電源装置のうちのそれぞれを前記複数の構
成装置のうちの各々ごとに特定して指示する使用電源指
示手段と、 （Ｃ）前記複数の電源装置のうちのそれぞれに対応した
構成制御信号を提供する構成制御手段と、 （Ｄ）前記電源状態表示手段により電源オン状態である
ことを表示された特定の電源装置から電源が供給されて
おり、前記使用電源指示手段によって前記特定の電源装
置から電源を供給することが指示された特定の構成装置
に対して、前記構成制御手段により前記特定の電源装置
に対応付けされた前記構成制御信号を送る分配制御手段
と、 （Ｅ）前記複数の構成装置のうちの各々から送出される
障害報告信号を前記使用電源指示手段により指示された
前記複数の電源装置のうちのそれぞれごとに集約するこ
とにより、前記保守診断制御装置に前記複数の電源装置
のうちのそれぞれごとに集約した障害報告信号を送る障
害報告手段と、を前記システム制御装置や前記保守診断
制御装置に保有して構成されている。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の情報処理システムの一実施
例を示すブロック図である。本実施例の情報処理システ
ムは、図１に示すように、システム制御装置１，保守診
断制御装置２，プロセッサ３−１，〜３−４，主記憶４
−１，〜４−４，入出力装置５および拡張記憶６を含ん
でいる。
て説明する。図１は本発明の情報処理システムの一実施
例を示すブロック図である。本実施例の情報処理システ
ムは、図１に示すように、システム制御装置１，保守診
断制御装置２，プロセッサ３−１，〜３−４，主記憶４
−１，〜４−４，入出力装置５および拡張記憶６を含ん
でいる。
【００１４】そして、プロセッサ３−１，３−２と主記
憶４−１，４−２とは、共通の電源装置７−１から電源
の供給を受けるブロック８−１に属している。同様にし
て、プロセッサ３−３，３−４と主記憶４−３，４−４
とは、電源装置７−２からの電源の供給を受けるブロッ
ク８−２に属している。さらに、入出力装置５と拡張記
憶６とは、電源装置７−３からの電源の供給を受けるブ
ロック８−３に属している。一方、システム制御装置１
と保守診断制御装置２とは、それぞれの専用の電源装置
７−４，７−５から電源の供給を受けている。
憶４−１，４−２とは、共通の電源装置７−１から電源
の供給を受けるブロック８−１に属している。同様にし
て、プロセッサ３−３，３−４と主記憶４−３，４−４
とは、電源装置７−２からの電源の供給を受けるブロッ
ク８−２に属している。さらに、入出力装置５と拡張記
憶６とは、電源装置７−３からの電源の供給を受けるブ
ロック８−３に属している。一方、システム制御装置１
と保守診断制御装置２とは、それぞれの専用の電源装置
７−４，７−５から電源の供給を受けている。
【００１５】また、ブロック８−１，〜８−３内のそれ
ぞれの構成装置，保守診断制御装置２および電源装置７
−１，〜７−５は、何れもシステム制御装置１に接続さ
れている。
ぞれの構成装置，保守診断制御装置２および電源装置７
−１，〜７−５は、何れもシステム制御装置１に接続さ
れている。
【００１６】そして、システム制御装置１は、プロセッ
サ３−１，〜３−４のプロセッサ間の通信制御やプロセ
ッサ３−１，〜３−４による入出力装置５，拡張記憶６
へのアクセスを実現したり、情報処理システム全体の構
成制御，障害処理を行ったりする構成装置であり、内部
には電源状態表示手段である電源状態レジスタ１１，使
用電源指示手段である使用電源指示レジスタ１２，構成
制御手段としての構成制御レジスタ１３，分配制御手段
である分配制御回路１４，障害報告手段である障害報告
回路１５が含まれている。
サ３−１，〜３−４のプロセッサ間の通信制御やプロセ
ッサ３−１，〜３−４による入出力装置５，拡張記憶６
へのアクセスを実現したり、情報処理システム全体の構
成制御，障害処理を行ったりする構成装置であり、内部
には電源状態表示手段である電源状態レジスタ１１，使
用電源指示手段である使用電源指示レジスタ１２，構成
制御手段としての構成制御レジスタ１３，分配制御手段
である分配制御回路１４，障害報告手段である障害報告
回路１５が含まれている。
【００１７】図２は電源状態レジスタ１１の一例を示す
ブロック図である。図２に示すように、電源状態レジス
タ１１は、電源装置７−１，〜７−３のそれぞれに対応
する３ビット（１１ａ，１１ｂおよび１１ｃ）から成る
レジスタであり、各ビットには、対応する電源装置７−
１，〜７−３から送られてくる電源状態信号（オンのと
きに“１”、オフのときに“０”）を入力して保持して
いる。
ブロック図である。図２に示すように、電源状態レジス
タ１１は、電源装置７−１，〜７−３のそれぞれに対応
する３ビット（１１ａ，１１ｂおよび１１ｃ）から成る
レジスタであり、各ビットには、対応する電源装置７−
１，〜７−３から送られてくる電源状態信号（オンのと
きに“１”、オフのときに“０”）を入力して保持して
いる。
【００１８】図３は使用電源指示レジスタ１２の一例を
示すブロック図である。また、図４はレジスタ１２０
１，〜１２１０の状態についての一例を示す図である。
図３に示すように、使用電源指示レジスタ１２は、ブロ
ック８−１，〜８−３の何れかに属するプロセッサ３−
１，〜３−４、主記憶４−１，〜４−４、入出力装置５
および拡張記憶６の合計１０個の構成装置に対応する各
々が２ビットのレジスタ１２０１，〜１２１０で構成さ
れている。
示すブロック図である。また、図４はレジスタ１２０
１，〜１２１０の状態についての一例を示す図である。
図３に示すように、使用電源指示レジスタ１２は、ブロ
ック８−１，〜８−３の何れかに属するプロセッサ３−
１，〜３−４、主記憶４−１，〜４−４、入出力装置５
および拡張記憶６の合計１０個の構成装置に対応する各
々が２ビットのレジスタ１２０１，〜１２１０で構成さ
れている。
【００１９】そして、レジスタ１２０１，〜１２１０に
は、各々保守診断制御装置２からの診断インタフェース
によってデータの設定が可能になっており、図４に示す
ように、対応する構成装置が使用する使用電源を示すコ
ードが設定されている。
は、各々保守診断制御装置２からの診断インタフェース
によってデータの設定が可能になっており、図４に示す
ように、対応する構成装置が使用する使用電源を示すコ
ードが設定されている。
【００２０】例えば、プロセッサ３−１に対応するレジ
スタ１２０１にはプロセッサ３−１に電源を供給する電
源装置７−１のコード“０１”が設定され、主記憶４−
４に対応するレジスタ１２０８には主記憶４−４に電源
を供給する電源装置７−２のコード“１０”が設定され
ている。
スタ１２０１にはプロセッサ３−１に電源を供給する電
源装置７−１のコード“０１”が設定され、主記憶４−
４に対応するレジスタ１２０８には主記憶４−４に電源
を供給する電源装置７−２のコード“１０”が設定され
ている。
【００２１】図５は構成制御レジスタ１３の一例を示す
ブロック図である。図５に示すように、構成制御レジス
タ１３は、電源装置７−１，〜７−３のそれぞれに対応
する３ビット（１３ａ，１３ｂおよび１３ｃ）のレジス
タであり、ビット１３ａ，〜１３ｃは、それぞれ電源装
置７−１，〜７−３に対応し、保守診断制御レジスタ２
からの診断インタフェースによりデータの設定が可能に
なっている。
ブロック図である。図５に示すように、構成制御レジス
タ１３は、電源装置７−１，〜７−３のそれぞれに対応
する３ビット（１３ａ，１３ｂおよび１３ｃ）のレジス
タであり、ビット１３ａ，〜１３ｃは、それぞれ電源装
置７−１，〜７−３に対応し、保守診断制御レジスタ２
からの診断インタフェースによりデータの設定が可能に
なっている。
【００２２】図６は分配制御回路１４の一例を示すブロ
ック図である。図６に示すように、分配制御回路１４
は、プロセッサ３−１，〜３−４、主記憶４−１，〜４
−４、入出力装置５および拡張記憶６の各々に対応した
同様の回路１４０，〜１４９を有している。
ック図である。図６に示すように、分配制御回路１４
は、プロセッサ３−１，〜３−４、主記憶４−１，〜４
−４、入出力装置５および拡張記憶６の各々に対応した
同様の回路１４０，〜１４９を有している。
【００２３】例えば、左端にある回路１４０は、比較器
１４１１，〜１４１３およびＡＮＤゲート１４２１，〜
１４２３並びにＮＡＮＤゲート１４３１，〜１４３４で
構成されている。そして、比較器１４１１，〜１４１５
は、何れも３ビット幅である２入力の比較器であって、
一方の入力には共通に使用電源指示レジスタ１２からプ
ロセッサ３−１に対応するレジスタ１２０１の出力が入
力されている。また、もう一方の入力には固定値が入力
されて、比較器１４１１には“０１”、比較器１４１２
には“１０”、比較器１４１３には“１１”が入力され
ている。
１４１１，〜１４１３およびＡＮＤゲート１４２１，〜
１４２３並びにＮＡＮＤゲート１４３１，〜１４３４で
構成されている。そして、比較器１４１１，〜１４１５
は、何れも３ビット幅である２入力の比較器であって、
一方の入力には共通に使用電源指示レジスタ１２からプ
ロセッサ３−１に対応するレジスタ１２０１の出力が入
力されている。また、もう一方の入力には固定値が入力
されて、比較器１４１１には“０１”、比較器１４１２
には“１０”、比較器１４１３には“１１”が入力され
ている。
【００２４】そこで、比較器１４１１，〜１４１３の出
力は、一致を検出することによって“１”になり、それ
ぞれに対応する２入力のＡＮＤゲート１４２１，〜１４
２３の一方の入力に接続されている。そして、ＡＮＤゲ
ート１４２１，〜１４２３のもう一方の入力には、図２
の電源状態レジスタ１１にあるビット１１ａ，１１ｂお
よび１１ｃが順に入力されている。
力は、一致を検出することによって“１”になり、それ
ぞれに対応する２入力のＡＮＤゲート１４２１，〜１４
２３の一方の入力に接続されている。そして、ＡＮＤゲ
ート１４２１，〜１４２３のもう一方の入力には、図２
の電源状態レジスタ１１にあるビット１１ａ，１１ｂお
よび１１ｃが順に入力されている。
【００２５】また、ＡＮＤゲート１４２１，〜１４２３
の出力は、２入力のＮＡＮＤゲート１４３１，〜１４３
３の一方の入力として順に入力されている。一方、ＮＡ
ＮＤゲート１４３１，〜１４３３のもう一方の各入力に
は、図５の構成制御レジスタ１３のビット１３ａ，１３
ｂ，１３ｃの出力が順に入力されている。
の出力は、２入力のＮＡＮＤゲート１４３１，〜１４３
３の一方の入力として順に入力されている。一方、ＮＡ
ＮＤゲート１４３１，〜１４３３のもう一方の各入力に
は、図５の構成制御レジスタ１３のビット１３ａ，１３
ｂ，１３ｃの出力が順に入力されている。
【００２６】そして、ＮＡＮＤゲート１４３１，〜１４
３３の全出力は、３入力のＮＡＮＤゲート１４３４に入
力されており、ＮＡＮＤゲート１４３４の出力は、構成
制御信号としてプロセッサ３−１に送られている。
３３の全出力は、３入力のＮＡＮＤゲート１４３４に入
力されており、ＮＡＮＤゲート１４３４の出力は、構成
制御信号としてプロセッサ３−１に送られている。
【００２７】従って、ＮＡＮＤゲート１４３４の出力信
号を論理式で示すと、 ＮＡＮＤゲート１４３４の出力＝（レジスタ１２０１の
出力“０１”) ・ビット１１ａ・ビット１３ａ＋（レジ
スタ１２０１の出力“１０”) ・ビット１１ｂ・ビット
１３ｂ＋（レジスタ１２０１の出力“１１”) ・ビット
１１ｃ・ビット１３ｃ となる。
号を論理式で示すと、 ＮＡＮＤゲート１４３４の出力＝（レジスタ１２０１の
出力“０１”) ・ビット１１ａ・ビット１３ａ＋（レジ
スタ１２０１の出力“１０”) ・ビット１１ｂ・ビット
１３ｂ＋（レジスタ１２０１の出力“１１”) ・ビット
１１ｃ・ビット１３ｃ となる。
【００２８】そこで、図１のシステム構成では、プロセ
ッサ３−１は、電源装置７−１から電源を供給されるた
めに、保守診断制御装置２は、使用電源指示レジスタ１
２のプロセッサ３−１に対応するレジスタ１２０１を図
４により“０１”に初期設定している。
ッサ３−１は、電源装置７−１から電源を供給されるた
めに、保守診断制御装置２は、使用電源指示レジスタ１
２のプロセッサ３−１に対応するレジスタ１２０１を図
４により“０１”に初期設定している。
【００２９】従って、上式の第１項だけが有効になり、
電源装置７−１の電源が投入されると電源状態レジスタ
１１のビット１１ａが“１”になるので、構成制御レジ
スタ１３の電源装置７−１に対応する構成制御信号のビ
ット１３ａの“０”，“１”によって制御されたＮＡＮ
Ｄゲート１４３４の出力は、プロセッサ３−１に送られ
ることとなる。
電源装置７−１の電源が投入されると電源状態レジスタ
１１のビット１１ａが“１”になるので、構成制御レジ
スタ１３の電源装置７−１に対応する構成制御信号のビ
ット１３ａの“０”，“１”によって制御されたＮＡＮ
Ｄゲート１４３４の出力は、プロセッサ３−１に送られ
ることとなる。
【００３０】なお、図１のブロック８−１に属するプロ
セッサ３−１，３−２および主記憶４−１，４−２へ送
られる構成制御信号は、電源装置７−１からの電源の供
給が変わらない限り構成制御レジスタ１３のビット１３
ａで一括に制御されることになる。
セッサ３−１，３−２および主記憶４−１，４−２へ送
られる構成制御信号は、電源装置７−１からの電源の供
給が変わらない限り構成制御レジスタ１３のビット１３
ａで一括に制御されることになる。
【００３１】また、回路１４１〜１４９も、同様に、プ
ロセッサ３−２，〜３−４、主記憶４−１，〜４−３、
入出力装置５および拡張記憶６などに構成制御信号を送
っている。
ロセッサ３−２，〜３−４、主記憶４−１，〜４−３、
入出力装置５および拡張記憶６などに構成制御信号を送
っている。
【００３２】図７は障害報告回路１５の一例を示すブロ
ック図である。図７に示すように、障害報告回路１５
は、プロセッサ３−１，〜３−４、主記憶４−１，〜４
−４、入出力装置５および拡張記憶６の各々に対応の同
様の回路１５０１，〜１５１０とＮＡＮＤ回路１５１，
〜１５３とで構成されている。
ック図である。図７に示すように、障害報告回路１５
は、プロセッサ３−１，〜３−４、主記憶４−１，〜４
−４、入出力装置５および拡張記憶６の各々に対応の同
様の回路１５０１，〜１５１０とＮＡＮＤ回路１５１，
〜１５３とで構成されている。
【００３３】例えば、左の回路１５０１は、デコーダ１
６０１，ＮＡＮＤゲート１７０１，ＮＡＮＤゲート１８
０１およびＮＡＮＤゲート１９０１を有している。そし
て、デコーダ１６０１は、プロセッサ３−１に対応のレ
ジスタ１２０１の内容を入力し、デコード結果の出力を
ＮＡＮＤゲート１７０１，１８０１および１９０１に送
っている。
６０１，ＮＡＮＤゲート１７０１，ＮＡＮＤゲート１８
０１およびＮＡＮＤゲート１９０１を有している。そし
て、デコーダ１６０１は、プロセッサ３−１に対応のレ
ジスタ１２０１の内容を入力し、デコード結果の出力を
ＮＡＮＤゲート１７０１，１８０１および１９０１に送
っている。
【００３４】また、ＮＡＮＤゲート１７０１には、レジ
スタ１２０１が“０１”のときに、“１”の信号が入力
されて、同様に、ＮＡＮＤゲート１８０１，１９０１に
は、それぞれ“１０”，“１１”のときに、“１”の信
号が入力されている。他方、ＮＡＮＤゲート１７０１，
１８０１および１９０１のもう一方の入力に対してはプ
ロセッサ３−１からの障害の発生を示す通知信号が共通
に入力されている。
スタ１２０１が“０１”のときに、“１”の信号が入力
されて、同様に、ＮＡＮＤゲート１８０１，１９０１に
は、それぞれ“１０”，“１１”のときに、“１”の信
号が入力されている。他方、ＮＡＮＤゲート１７０１，
１８０１および１９０１のもう一方の入力に対してはプ
ロセッサ３−１からの障害の発生を示す通知信号が共通
に入力されている。
【００３５】一方、ＮＡＮＤゲート１７０１の出力は、
ＮＡＮＤゲート１５１に入力され、ＮＡＮＤゲート１８
０１の出力は、ＮＡＮＤゲート１５２に入力され、ＮＡ
ＮＤゲート１９０１の出力は、ＮＡＮＤゲート１５３に
入力されている。
ＮＡＮＤゲート１５１に入力され、ＮＡＮＤゲート１８
０１の出力は、ＮＡＮＤゲート１５２に入力され、ＮＡ
ＮＤゲート１９０１の出力は、ＮＡＮＤゲート１５３に
入力されている。
【００３６】そして、他の回路１５０２，〜１５１０に
ついても同様であるので、ＮＡＮＤゲート１５１の入力
には、使用電源指示が“０１”すなわち電源装置７−１
から電源の供給を受けている構成装置からの障害発生の
通知信号だけが有効となって入力されることになる。
ついても同様であるので、ＮＡＮＤゲート１５１の入力
には、使用電源指示が“０１”すなわち電源装置７−１
から電源の供給を受けている構成装置からの障害発生の
通知信号だけが有効となって入力されることになる。
【００３７】同様に、ＮＡＮＤゲート１５２，１５３
は、電源装置７−２，７−３から電源の供給を受けてい
る構成装置からの障害発生の通知信号だけが有効となっ
て入力されることになる。また、ＮＡＮＤゲート１５
１，〜１５３の出力は、障害報告信号として保守診断制
御装置２に送られ、保守診断制御装置２は、電源供給単
位ごとの障害処理を起動できることとなる。
は、電源装置７−２，７−３から電源の供給を受けてい
る構成装置からの障害発生の通知信号だけが有効となっ
て入力されることになる。また、ＮＡＮＤゲート１５
１，〜１５３の出力は、障害報告信号として保守診断制
御装置２に送られ、保守診断制御装置２は、電源供給単
位ごとの障害処理を起動できることとなる。
【００３８】
【発明の効果】以上説明したように、本発明の情報処理
システムは、複数の構成装置が同一の電源供給の制御の
下に置かれる場合に、電源供給単位ごとの構成制御や障
害報告を可能にするとともに、さらに、構成装置の実装
位置の変更などによる供給電源の変更にも柔軟に対応で
きるように構成しているので、複数の構成装置に対して
同一の電源制御単位を設けるマルチプロセッサシステム
や高い並列処理システムの構成制御や診断制御を電源制
御単位ごとに容易に処理することができるという効果を
有している。
システムは、複数の構成装置が同一の電源供給の制御の
下に置かれる場合に、電源供給単位ごとの構成制御や障
害報告を可能にするとともに、さらに、構成装置の実装
位置の変更などによる供給電源の変更にも柔軟に対応で
きるように構成しているので、複数の構成装置に対して
同一の電源制御単位を設けるマルチプロセッサシステム
や高い並列処理システムの構成制御や診断制御を電源制
御単位ごとに容易に処理することができるという効果を
有している。
【図１】本発明の情報処理システムの一実施例を示すブ
ロック図である。
ロック図である。
【図２】電源状態レジスタ１１の一例を示すブロック図
である。
である。
【図３】使用電源指示レジスタ１２の一例を示すブロッ
ク図である。
ク図である。
【図４】レジスタ１２０１，〜１２１０の状態について
の一例を示す図である。
の一例を示す図である。
【図５】構成制御レジスタ１３の一例を示すブロック図
である。
である。
【図６】分配制御回路１４の一例を示すブロック図であ
る。
る。
【図７】障害報告回路１５の一例を示すブロック図であ
る。
る。
１ システム制御装置 ２ 保守診断制御装置 ３−１，３−２，３−３，３−４ プロセッサ ４−１，４−２，４−３，４−４ 主記憶 ５ 入出力装置 ６ 拡張記憶 ７−１，７−２，７−３，７−４，７−５ 電源装置 ８−１，８−２，８−３ ブロック １１ 電源状態レジスタ １２ 使用電源指示レジスタ １３ 構成制御レジスタ １４ 分配制御回路 １５ 障害報告回路 １４０，〜１４９，１５０１，〜１５１０ 回路 １５１，〜１５３，１４３１，〜１４３４，１７０１，
〜１７１０，１８０１，〜１８１０，１９０１，〜１９
１０ ＮＡＮＤゲート １２０１，〜１２１０ レジスタ １４１１，〜１４１３ 比較器 １４２１，〜１４２３ ＡＮＤゲート １６０１，〜１６１０ デコーダ
〜１７１０，１８０１，〜１８１０，１９０１，〜１９
１０ ＮＡＮＤゲート １２０１，〜１２１０ レジスタ １４１１，〜１４１３ 比較器 １４２１，〜１４２３ ＡＮＤゲート １６０１，〜１６１０ デコーダ
Claims (3)
- 【請求項１】 複数の電源装置と、前記電源装置の何れ
かからの電源の供給を受けている幾つかのプロセッサ，
幾つかの記憶装置，入出力装置，拡張記憶，システム制
御装置，保守診断制御装置などの複数の構成装置とを有
する情報処理システムにおいて、 （Ａ）前記複数の電源装置のそれぞれからの電源が正常
に供給されているか否かを示す電源状態信号を入力し、
前記複数の電源装置のそれぞれが電源オン状態であるか
否かを表示する電源状態表示手段と、 （Ｂ）前記複数の構成装置のうちの各々に電源を供給す
る前記複数の電源装置のうちのそれぞれを前記複数の構
成装置のうちの各々ごとに特定して指示する使用電源指
示手段と、 （Ｃ）前記複数の電源装置のうちのそれぞれに対応した
構成制御信号を提供する構成制御手段と、 （Ｄ）前記電源状態表示手段により電源オン状態である
ことを表示された特定の電源装置から電源が供給されて
おり、前記使用電源指示手段によって前記特定の電源装
置から電源を供給することが指示された特定の構成装置
に対して、前記構成制御手段により前記特定の電源装置
に対応付けされた前記構成制御信号を送る分配制御手段
と、 を前記システム制御装置に保有することを特徴とする情
報処理システム。 - 【請求項２】 請求項１記載の複数の構成装置の各々か
ら送出される障害報告信号を請求項１記載の使用電源指
示手段から指示された請求項１記載の複数の電源装置の
それぞれごとに集約することによって、請求項１記載の
保守診断制御装置に対して前記複数の電源装置のそれぞ
れごとに集約した障害報告信号を送る障害報告手段を請
求項１記載のシステム制御装置内に保有することを特徴
とする請求項１記載の情報処理システム。 - 【請求項３】 複数の電源装置と、前記電源装置の何れ
かからの電源の供給を受けている幾つかのプロセッサ，
幾つかの記憶装置，入出力装置，拡張記憶，システム制
御装置，保守診断制御装置などの複数の構成装置とを有
する情報処理システムにおいて、 （Ａ）前記複数の電源装置のそれぞれからの電源が正常
に供給されているか否かを示す電源状態信号を入力し、
前記複数の電源装置のそれぞれが電源オン状態であるか
否かを表示する電源状態表示手段と、 （Ｂ）前記複数の構成装置のうちの各々に電源を供給す
る前記複数の電源装置のうちのそれぞれを前記複数の構
成装置のうちの各々ごとに特定して指示する使用電源指
示手段と、 （Ｃ）前記複数の電源装置のうちのそれぞれに対応した
構成制御信号を提供する構成制御手段と、 （Ｄ）前記電源状態表示手段により電源オン状態である
ことを表示された特定の電源装置から電源が供給されて
おり、前記使用電源指示手段によって前記特定の電源装
置から電源を供給することが指示された特定の構成装置
に対して、前記構成制御手段により前記特定の電源装置
に対応付けされた前記構成制御信号を送る分配制御手段
と、 （Ｅ）前記複数の構成装置のうちの各々から送出される
障害報告信号を前記使用電源指示手段により指示された
前記複数の電源装置のうちのそれぞれごとに集約するこ
とにより、前記保守診断制御装置に前記複数の電源装置
のうちのそれぞれごとに集約した障害報告信号を送る障
害報告手段と、 を前記システム制御装置や前記保守診断制御装置の内部
に保有することを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6117781A JP2806799B2 (ja) | 1994-05-31 | 1994-05-31 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6117781A JP2806799B2 (ja) | 1994-05-31 | 1994-05-31 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07325647A JPH07325647A (ja) | 1995-12-12 |
| JP2806799B2 true JP2806799B2 (ja) | 1998-09-30 |
Family
ID=14720164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6117781A Expired - Lifetime JP2806799B2 (ja) | 1994-05-31 | 1994-05-31 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806799B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4800289B2 (ja) | 2007-11-30 | 2011-10-26 | 富士通セミコンダクター株式会社 | 電源制御装置及びその電源制御装置を有するシステムｌｓｉ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01290012A (ja) * | 1988-05-17 | 1989-11-21 | Pfu Ltd | 電源切替制御方式 |
-
1994
- 1994-05-31 JP JP6117781A patent/JP2806799B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07325647A (ja) | 1995-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8010846B1 (en) | Scalable self-checking processing platform including processors executing both coupled and uncoupled applications within a frame | |
| US7853834B2 (en) | Instruction-based timer control during debug | |
| JPH02202636A (ja) | フォールトトレラントな能力を備えたコンピュータ | |
| US7380161B2 (en) | Switching a defective signal line with a spare signal line without shutting down the computer system | |
| JPH01154240A (ja) | 単一レールインターフェイスにエラーチェック機能を有する二重レールプロセッサ | |
| JPH0844464A (ja) | コンピュータシステム | |
| US20050102568A1 (en) | System, method and software for isolating dual-channel memory during diagnostics | |
| US5864656A (en) | System for automatic fault detection and recovery in a computer system | |
| JPH0746322B2 (ja) | 障害装置特定システム | |
| US5765034A (en) | Fencing system for standard interfaces for storage devices | |
| US7877643B2 (en) | Method, system, and product for providing extended error handling capability in host bridges | |
| US8793538B2 (en) | System error response | |
| US7290180B2 (en) | Method to use an alternate I/O debug path | |
| JP2806799B2 (ja) | 情報処理システム | |
| GB2139786A (en) | Input signal handling apparatus | |
| US20230134320A1 (en) | Information processing device, vehicle, and information processing method | |
| US5418794A (en) | Error determination scan tree apparatus and method | |
| JPH0754947B2 (ja) | 予備系監視方式 | |
| JP2756315B2 (ja) | 系構成情報の更新制御方式 | |
| JPH01292562A (ja) | マルチｃｐｕシステム | |
| JPH05298193A (ja) | メモリアクセス障害検出回路 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPS6136861A (ja) | 記憶装置 | |
| JPS62166401A (ja) | 電子計算機の多重化システム | |
| JPS61273653A (ja) | 電子計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |