JP2756315B2 - 系構成情報の更新制御方式 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 本発明は、システムを構成する各装置の電源投入状態
および接続状態を所定のユニット内で統括的に管理する
システムにおける系構成情報の更新制御方式に関し、 大規模なシステムにおける制御装置間の信号線数を低
減し、信頼性および性能の向上をはかることを目的と
し、 制御装置に収容される複数の装置の電源状態および接
続状態を検出する系構成情報の更新制御方式において、
直列転送される各装置の電源投入および電源断情報を受
信し、この電源投入および電源断情報を装置対応のビッ
トにセットする第一のレジスタと、前記電源投入および
電源断情報の受信完了後に第一のレジスタの内容をコピ
ーする第二のレジスタとを有し、各レジスタ出力の論理
積結果に応じて対応する装置の電源断状態を検出する電
源断検出手段と、この電源断状態の検出結果および電源
投入状態を示す情報を取り込み、各装置の電源投入ある
いは電源断の状態を示す電源情報を出力する電源状態検
出手段とで構成する。

〔産業上の利用分野〕

本発明は、システムを構成する各装置の電源投入状態
および接続状態を所定のユニット内で統括的に管理する
システムにおける系構成情報の更新制御方式に関する。

〔従来の技術〕

一般に、一定以上の規模を持つシステムは、システム
の信頼性の確保および保守運用の効率化さらに増設その
他の要請により、その機能および規模が多数の装置に分
散され、これらが相互に接続されることにより構成され
る。このようなシステムでは、障害発生の有無にかかわ
らず電源断となった装置を迅速かつ正確に見つけ出し
て、所定の予備装置に切り換えあるいはその装置をシス
テム構成から切り離すことにより、システムの再構成を
して運転を続行することが要求される。

第４図は、このようなシステムにおける従来の系構成
情報の更新制御方式によるシステム構成を示す図であ
る。

図において、チャネル処理装置（CHP0）401、中央処
理装置（CPU0〜１）402、403、サービスプロセッサ装置
（SVP0）404、システムコンソールインタフェース装置
（SCI0）405、記憶制御装置（MCU0）406、主記憶装置
（MSU0〜１）407、408は、０系システム400を構成し、
システム相互間バス441および記憶制御装置間接続442を
介して１系システム420に接続される。

１系システム420は、０系システム400と同様にチャネ
ル処理装置（CHP1）421、中央処理装置（CPU2〜３）42
2、423、サービスプロセッサ装置（SVP1）424、システ
ムコンソールインタフェーズ装置（SCI1）425、記憶制
御装置（MCU1）426、主記憶装置（MSU2〜３）427、428
より構成され、システム全体で二重系を構成する。

このようなシステム構成において、各装置の電源投入
あるいは電源断状態を示す情報（以下「電源情報」とい
う。）の監視および制御は次の通りである。なお、以下
の記述では、簡単のため、０系システム400について説
明する。

チャネル処理装置401、中央処理装置402、403、主記
憶装置407、408、システムコンソールインタフェース装
置405は記憶制御装置406に接続され、それぞれ所定の動
作をする。また、システムコンソールインタフェース装
置405は、電源制御装置（PWC）440に接続され、０系シ
ステム400内の各装置の電源情報を収集すると共に、シ
ステム相互間バス441を介して１系システム420のシステ
ムコンソールインタフェース装置425にこの情報を送出
する。また、システムコンソールインタフェース装置40
5は、システム相互間バス441を介して１系システム420
内の各装置の電源情報をシステムコンソールインタフェ
ース装置425より収集する。

サービスプロセッサ装置404は、システムコンソール
インタフェース装置405に接続され、各装置の電源情報
を検索して所定の処理を行う。

第５図は、従来の系構成情報の更新制御方式を示す図
である。

本図に示す各装置に対応する一群の系構成制御回路50
0は、第４図に示す記憶制御装置406内に実装される。

図において、前記のサービスプロセッサ装置404によ
って検索された電源情報は、システムコンソールインタ
フェース装置405を経由してシステムコンソールインタ
フェースバス（以下、「SCIバス」という。）501および
ロード信号502の各信号により記憶制御装置406内の系構
成制御回路500に送られる。

SCIバス501を介して入力される各装置の電源投入状態
を示す情報は、ロード信号502の立ち下がりのタイミン
グで対応する装置のユニットレディレジスタ503をセッ
トする。

また、各装置の電源断状態を示す情報は、システムコ
ンソールインタフェース装置405から装置毎の個別の電
源投入および電源断情報504（第４図では、409、429に
相当する。）により系構成制御回路に接続され、この信
号が電源断を表示するとアンドゲート505が開き、クロ
ック信号506がユニットレディレジスタ503に供給され、
ユニットレディレジスタ503がリセットされる。

このようにしてセットあるいはリセットされるユニッ
トレディレジスタ503の出力は、常時、各装置の電源投
入状態または電源断状態を示す信号（電源情報）として
サービスプロセッサ装置404内で所定の用途に供され
る。

〔発明が解決しようとする課題〕

ところで、このような従来例構成による系構成情報の
更新制御方式では、システムコンソールインタフェース
装置405からの電源投入および電源断情報504の接続に装
置毎の個別の信号線が必要である。このため、装置数の
多い大規模なシステムにおいては制御装置間の信号数が
増加し、各制御装置間の接続部の信号線数その他の物理
的制約により所定の信号を接続出来ず、システムの構築
に困難を生じる。

本発明は、大規模なシステムにおける制御装置間の信
号線数を低減し、信頼性および性能の向上をはかる系構
成情報の更新制御方式を提供することを目的とする。

〔課題を解決するための手段〕

第１図は、本発明の系構成情報の更新制御方式を示す
原理ブロック図である。

系構成情報の更新制御方式は、制御装置に収容される
複数の装置の電源状態および接続状態を検出する。

本発明において、電源断検出手段100は、直列転送さ
れる各装置の電源投入および電源断情報を受信し、この
電源投入および電源断情報を装置対応のビットにセット
する第一のレジスタ111と、前記電源投入および電源断
情報の受信完了後に第一のレジスタ111の内容をコピー
する第二のレジスタ112とを有し、各レジスタ出力の論
理積結果に応じて対応する装置の電源断状態を検出す
る。

電源状態検出手段101は、この電源断状態の検出結果
および電源投入状態を示す情報を取り込み、各装置の電
源投入あるいは電源断の状態を示す電源情報を出力す
る。

〔作用〕

上記の構成によれば、電源断検出手段100は、直列転
送される各装置の電源投入および電源断情報より所定の
装置の電源断状態を示す情報を受信し、第一のレジスタ
111および第二のレジスタ112を用いてその装置の電源断
状態を検出する。

電源状態検出手段101は、この電源断状態の検出結果
および他の信号により送られて来る電源投入状態を示す
情報を取り込み、その装置の電源投入あるいは電源断の
状態を示す電源情報を出力する。

〔実施例〕

以下、図面に基づいて本発明の一実施例について詳細
に説明する。

第２図は、本発明の系構成情報の更新制御方式の一実
施例を使用した場合のシステム構成を示す図である。

図において、チャネル処理装置（CHP0）201、中央処
理装置（CPU0〜３）202、203、209、210、サービスプロ
セッサ装置（SVP0）204、システムコンソールインタフ
ェース装置（SCI0）205、記憶制御装置（MCU0）206、主
記憶装置（MSU0〜１）207、208は、０系システム200を
構成し、システム相互間バス241および記憶制御装置間
接続242を介して１系システム220に接続される。

１系システム220は、０系システム200と同様にチャネ
ル処理装置（CHP1）221、中央処理装置（CPU4〜７）22
2、223、229、230、サービスプロセッサ装置（SVP1）22
4、システムコンソールインタフェース装置（SCI1）22
5、記憶制御装置（MCU1）226、主記憶装置（MSU2〜３）
227、228より構成され、システム全体で二重系を構成す
る。

チャネル処理装置201、中央処理装置202、203、209、
210、主記憶装置207、208、システムコンソールインタ
フェース装置205は記憶制御装置206に接続され、それぞ
れ所定の動作をする。また、システムコンソールインタ
フェース装置205は電源制御装置（PWC）240に接続さ
れ、０系システム200内の各装置の電源情報を収集し、
さらにシステム相互間バス241を介して１系システム220
のシステムコンソールインタフェース装置225に接続さ
れ、この情報を１系システム220に送出すると共に、１
系システム220内の各装置の電源情報をシステムコンソ
ールインタフェース装置225より収集する。

このようなシステム構成において、各装置の電源投入
状態の監視および制御は次の通りである。

第３図は、本発明の系構成情報の更新制御方式の一実
施例を示す図である。

図において、各系構成制御回路のSCIバス301、ロード
信号302、直列データ304、直列転送用クロック305の各
信号はシステムコンソールインタフェース装置205から
与えられる信号であり、CPU0電源情報、…、MSU3電源情
報の各信号はサービスプロセッサ装置404内で使用され
る各装置の電源投入または電源断状態を示す信号（電源
情報）である。

また、本実施例に示す系構成制御回路300は、第２図
に示す記憶制御装置206内に実装される。

なお、本実施例に示す系構成制御回路300と第１図に
示す本発明の原理ブロック図との対応関係については、
ユニットレディレジスタ303およびアンドゲート309は電
源状態検出手段101に、電源情報レジスタ306、電源情報
コピーレジスタ307、アンドゲート308、312は電源断検
出手段100にそれぞれ相当する。

第２図に示す電源制御装置240およびシステム相互間
バス241よりシステムコンソールインタフェース装置205
に収集された電源情報は、サービスプロセッサ装置204
によって検索され、システムコンソールインタフェース
装置205を経由してSCIバス301およびロード信号302の各
信号により系構成制御回路300に送られる。SCIバス301
には、各装置の電源投入状態を示す情報が所定の形式で
順次送出され、ロード信号302により各制御装置に対応
する系構成制御回路300に取り込まれる。

SCIバス301により送られる各装置の電源投入状態を示
す情報は、ロード信号302の立ち下がりのタイミングで
対応する装置のユニットレディレジスタ303をセットし
保持される。

また、各装置の電源投入および電源断状態を示す情報
は、直列データ304および直列転送用クロック信号305に
よりシステムコンソールインタフェース装置205から系
構成制御回路300に直列に送られる。直列アドレスレジ
スタ310は、直列データ304により送られる各装置の電源
投入および電源断状態を示す情報を各装置に対応する系
構成制御回路300に取り込むため、直列転送用クロック
信号305でカウントする。さらに、デコーダ311は、直列
アドレスレジスタ310の出力をデコードして所定のタイ
ミング信号に変換する。この信号は、アンドゲート312
を所定のタイミングで開き、直列転送用クロック信号30
6を電源情報レジスタ306および電源情報コピーレジスタ
307に供給する。

また、直列データ304には、各装置の電源投入および
電源断状態を示す情報が所定の形式で順次送出され、直
列転送用クロック信号305の立ち下がりタイミングで電
源情報レジスタ306に取り込まれ保持される。さらに、
直列転送用クロック信号305の一周期遅れたタイミング
では、電源情報レジスタ306の内容が電源情報コピーレ
ジスタ307に転送されると共に、新たな電源断状態を示
す情報が電源情報レジスタ306に取り込まれ保持され
る。

これらの２つのレジスタに保持される情報は、常時、
最新および直列転送用クロック信号305の一周期前にお
いて対応する装置が電源断状態にあるか否かを表示す
る。直列データ304として入力される信号が、電源投入
状態から電源断状態を示した場合には、アンドゲート30
8がこれらのレジスタの出力により電源投入状態から電
源断状態への変化の事象をとらえてアンドゲート309を
開き、直列転送用クロック信号305をユニットレディレ
ジスタ303へ供給し、ユニットレディレジスタ303をリセ
ットする。

このような構成により、ハードウエア障害発生時に、
システムとして認識されるユニットレディレジスタ303
とハードウエアで認識される電源情報レジスタ306の内
容が異なることによるユニットレディレジスタ303の誤
ったリセット動作を防止する。

ユニットレディレジスタ303の出力は、常時、対応す
る装置の電源投入状態または電源断状態を示す信号とし
て第２図に示すサービスプロセッサ装置204内で所定の
用途に供される。

このような構成により、第４図および第５図において
従来システムコンソールインタフェース装置405からの
電源投入および電源断情報504の接続に装置毎に必要で
あった信号線に代わる直列転送用クロック信号305およ
び直列データ304による直列転送方式を採用することに
より、装置数の多い大規模なシステムにおける制御装置
間の信号線数を低減し、信頼性および性能の向上をはか
る系構成情報の更新制御方式を実現することができる。

〔発明の効果〕

上述したように、本発明では、従来システムコンソー
ルインタフェース装置からの電源断情報の接続に装置毎
に必要があった信号線のシステムの大規模化による増加
に対応するため、直列転送方式を採用して制御装置間の
信号線数を低減する。

したがって、信号線数の増加による各制御装置間の接
続部の信号線数その他の物理的制約に伴うシステム構築
上の困難を回避し、信頼性および性能の向上をはかる系
構成情報の更新制御方式を実現することができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の系構成情報の更新制御方式の一実施例
を使用した場合のシステム構成を示す図、 第３図は本発明の系構成情報の更新制御方式の一実施例
を示す図、 第４図は従来の系構成情報の更新制御方式によるシステ
ム構成を示す図、 第５図は従来の系構成情報の更新制御方式を示す図であ
る。 図において、 100は電源断検出手段、101は電源状態検出手段、111は
第一のレジスタ、112は第二のレジスタ、200、400は０
系システム、201、221、401、421は、チャネル制御装
置、202、203、209、210、222、223、229、230、402、4
03、422、423は中央処理装置、204、224、404、424はサ
ービスプロセッサ装置、205、225、405、425はシステム
コンソールインタフェイス装置、206、226、406、426は
記憶制御装置、207、208、227、228、407、408、427、4
28は主記憶装置、220、420は１系システム、240、440は
電源制御装置、241、441はシステム相互間バス、242、4
42は記憶制御装置間接続、300、500は系構成制御回路、
301、501はSCIバス、302、502はロード信号、303、503
はユニットレディレジスタ、304は直列データ信号、305
は直列転送用クロック信号、306は電源情報レジスタ、3
07は電源情報コピーレジスタ、308、309、312、505はア
ンドゲート、310は直列アドレスレジスタ、311はデコー
ダ、409、429、504は電源投入および電源断情報、506は
クロック信号である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】制御装置に収容される複数の装置の電源状
   態および接続状態を検出する系構成情報の更新制御方式
   において、 直列転送される各装置の電源投入および電源断情報を受
   信し、この電源投入および電源断情報を装置対応のビッ
   トにセットする第一のレジスタ（111）と、前記電源投
   入および電源断情報の受信完了後に第一のレジスタ（11
   1）の内容をコピーする第二のレジスタ（112）とを有
   し、各レジスタ出力の論理積結果に応じて対応する装置
   の電源断状態を検出する電源断検出手段（100）と、 この電源断状態の検出結果および電源投入状態を示す情
   報を取り込み、各装置の電源投入あるいは電源断の状態
   を示す電源情報を出力する電源状態検出手段（101）と を備えたことを特徴とする系構成情報の更新制御方式。