JPH0380318A - 系構成情報の更新制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明は、システムを構成する各装置の電源投入状態お
よび接続状態を所定のユニット内で統括的に管理するシ
ステムにおける系構成情報の更新制御方式に関し、 大規模なシステムにおける制御装置間の信号線数を低減
し、信頼性および性能の向上をはかることを目的とし、 制御装置に収容される複数の装置の電源状態および接続
状態を検出する系構成情報の更新制御方式において、直
列転送される各装置の電源投入および電源断情報を受信
し、この電源投入および電源断情報を装置対応のビット
にセットする第一のレジスタと、前記電源投入および電
源断情報の受信完了後に第一のレジスタの内容をコピー
する第二のレジスタとを有し、各レジスタ出力の論理積
結果に応じて対応する装置の電源断状態を検出する電源
断検出手段と、この電源断状態の検出結果および電源投
入状態を示す情報を取り込み、各装置の電源投入あるい
は電源断の状態を示す電源情報を出力する電源状態検出
手段とで構成する。

〔産業上の利用分野〕

本発明は、システムを構成する各装置の電源投入状態お
よび接続状態を所定のユニット内で統括的に管理するシ
ステムにおける系構成情報の更新制御方式に関する。

〔従来の技術〕

一般に、−窓以上の規模を持つシステムは、システムの
信頼性の確保および保守運用の効率化さらに増設その他
の要請により、その機能および規模が多数の装置に分散
され、これらが相互に接続されることにより構成される
。このようなシステムでは、障害発生の有無にかかわら
ず電源断となった装置を迅速かつ正確に見つけ出して、
所定の予備装置に切り換えあるいはその装置をシステム
構成から切り離すことにより、システムの再構成をして
運転を続行することが要求される。

第４図は、このようなシステムにおける従来の系構成情
報の更新制御方式によるシステム構成を示す図である。

図において、チャネル処理装置（Ｃ）ＩＰＯ）４０１、
中央処理装置（ＣＰＵ２〜３）４０２．４０３、サービ
スプロセッサ装置（ＳＶＰＯ）４０４、システムコンソ
ールインタフェース装置！（ＳＣＩＯ）４０５、記憶制
御装置（ＭＣＵＯ）４０６、主記憶装置（ＭＳＵＯ〜１
）４０７．４０Ｂは、０系システム４００を構成し、シ
ステム相互間バス４４１および記憶制御装置間接続４４
２を介して１系システム４２０に接続される。

１系システム４２０は、０系システム４００と同様にチ
ャネル処理装置（ＣＨＰＩ）４２１、中央処理装置（Ｃ
ＰＵ２〜３）４２２．４２３、サービスプロセッサ装置
（ＳＶＰＩ）４２４、システムコンソールインタフェー
スＬＩＥ（ＳＣＩＩ）４２５、記憶制御装置（ＭＣＵＩ
）４２６、主記憶装置（ＭＳＵ２〜３）４２７．４２８
より構成され、システム全体で二重系を構成する。

このようなシステム構成において、各装置の電源投入あ
るいは電源断状態を示す情報（以下「電源情報」という
。）の監視および制御は次の通りである。なお、以下の
記述では、簡単のため、０系システム４００について説
明する。

チャネル処理装置４０１、中央処理装置４０２．４０３
、主記憶装置４０７．４０８、システムコンソールイン
タフェース装置４０５は記憶制御装置４０６に接続され
、それぞれ所定の動作をする。

また、システムコンソールインタフェース装置４０５は
、電源制御装置（ＰＷＣ）４４０に接続され、Ｏ系シス
テム４００内の各装置の電源情報を収集すると共に、シ
ステム相互間バス４４１を介してｌ系システム４２０の
システムコンソールインタフェース装置４２５にこの情
報を送出する。

また、システムコンソールインタフェース装置４０５は
、システム相互間バス４４１を介して１系システム４２
０内の各装置の電源情報をシステムコンソールインタフ
ェース装置４２５より収集する。

サービスプロセッサ装置４０４は、システムコンソール
インタフェース装置４０５に接続され、各装置の電源情
報を検索して所定の処理を行う。

第５図は、従来の系構成情報の更新制御方式を示す図で
ある。

本図に示す各装置に対応する一群の系構成制御回路５０
０は、第４図に示す記憶制御装置４０６内に実装される
。

図において、前記のサービスプロセッサ装置４０４によ
って検索された電源情報は、システムコンソールインタ
フェース装置４０５を経由してシステムコンソールイン
タフェースバス（以下、「ＳＣＩバス」という。）５０
１およびロード信号５０２の各信号により記憶制御装置
４０６内の系構成制御回路５００に送られる。

ＳＣＩバス５０１を介して入力される各装置の電源投入
状態を示す情報は、ロード信号５０２の立ち下がりのタ
イミングで対応する装置のユニットレディレジスタ５０
３をセットする。

また、各装置の電源断状態を示す情報は、システムコン
ソールインタフェース装置４０５から装置毎の個別の電
源投入および電源断情報５０４（第４図では、４０９．
４２９に相当する。）により系構成制御回路に接続され
、この信号が電源断を表示するとアンドゲート５０５が
開き、クロック信号５０６がユニットレディレジスタ５
０３に供給され、ユニットレディレジスタ５０３がリセ
ットされる。

このようにしてセットあるいはリセットされるユニット
レディレジスタ５０３の出力は、常時、各装置の電源投
入状態または電源断状態を示す信号（電源情報）として
サービスプロセッサ装置４０４内で所定の用途に供され
る。

〔発明が解決しようとする課題〕

ところで、このような従来例構成による系構成情報の更
新制御方式では、システムコンソールインタフェース装
置４０５からの電源投入および電源断情報５０４の接続
に装置毎の個別の信号線が必要である。このため、装置
数の多い大規模なシステムにおいては制御装置間の信号
数が増加し、各制御装置間の接続部の信号線数その他の
物理的制約により所定の信号を接続出来ず、システムの
構築に困難を生じる。

本発明は、大規模なシステムにおける制御装置間の信号
線数を低減し、信頼性および性能の向上をはかる系構成
情報の更新制御方式を提供することを目的とする。

〔課題を解決するための手段〕

第１図は、本発明の系構成情報の更新制御方式を示す原
理ブロック図である。

系構成情報の更新制御方式は、制御装置に収容される複
数の装置の電源状態および接続状態を検出する。

本発明において、電源断検出手段１００は、直列転送さ
れる各装置の電源投入および電源断情報を受信し、この
電源投入および電源断情報を装置対応のビットにセット
する第一のレジスタ１１１と、前記電源投入および電源
断情報の受信完了後に第一のレジスタ１１１の内容をコ
ピーする第二のレジスタ１１２とを有し、各レジスタ出
力の論理積結果に応じて対応する装置の電源断状態を検
出する。

電源状態検出手段１０１は、この電源断状態の検出結果
および電源投入状態を示す情報を取り込み、各装置の電
源投入あるいは電源断の状態を示す電源情報を出力する
。

〔作　用〕

上記の構成によれば、電源断検出手段１００は、直列転
送される各装置の電源投入および電源断情報より所定の
装置の電源断状態を示す情報を受信し、第一のレジスタ
１１１および第二のレジスタ１１２を用いてその装置の
電源断状態を検出する。

電源状態検出手段１０１は、この電源断状態の検出結果
および他の信号により送られて来る電源投入状態を示す
情報を取り込み、その装置の電源投入あるいは電源断の
状態を示す電源情報を出力する。

〔実施例〕

以下、図面に基づいて本発明の一実施例について詳細に
説明する。

第２図は、本発明の系構成情報の更新制御方式の一実施
例を使用した場合のシステム構成を示す図である。

図において、チャネル処理装置（ＣＨＰＯ）２０１、中
央処理装置（ＣＰＵＯ〜３）２０２．２０３．２０９．
２１０、サービスプロセッサ装置（ＳＶＰＯ）２０４、
システムコンソールインタフェース装置（ＳＣＩＯ）２
０５、記憶制御装置（ＭＣＵＯ）２０６、主記憶装置（
ＭＳＵＯ〜１）２０７．２０８は、０系システム２００
を構威し、システム相互間バス２４１および記憶制御装
置間接続２４２を介して１系システム２２０に接続され
る。

１系システム２２０は、０系システム２００と同様にチ
ャネル処理装置（ＣＨＰＩ）２２１、中央処理装置（Ｃ
ＰＵ４〜７）２２２．２２３．２２９．２３０、サービ
スプロセッサ装置（ｓｖｐｌ）２２４、システムコンソ
ールインタフェース装置（ＳＣＩＩ）２２５、記憶制御
装置（ＭＣＵｌ）２２６、主記憶装置（ＭＳＵ２〜３）
２２７．２２８より構成され、システム全体で二重系を
構成する。

チャネル処理装置２０１、中央処理装置２０２．２０３
．２０９．２１０、主記憶装置２０７．２０８、システ
ムコンソールインタフェース装置２０５は記憶制御装置
２０６に接続され、それぞれ所定の動作をする。また、
システムコンソールインタフェース装置２０５は電源制
御装置（ＰＷＣ）２４０に接続され、０系システム２０
０内の各装置の電源情報を収集し、さらにシステム相互
間バス２４１を介して１系システム２２０のシステムコ
ンソールインタフェース装置２２５に接続され、この情
報を１系システム２２０に送出すると共に、１系システ
ム２２０内の各装置の電源情報をシステムコンソールイ
ンタフェース装置２２５より収集する。

このようなシステム槽底において、各装置の電源投入状
態の監視および制御は次の通りである。

第３図は、本発明の系構成情報の更新制御方式の一実施
例を示す図である。

図において、各系構成制御回路のＳＣＩバス３０１、ロ
ード信号３０２、直列データ３０４、直列転送用クロッ
ク３０５の各信号はシステムコンソールインタフェース
装置２０５から与えられる信号であり、ＣＰＵ０電源情
報、・・・、ＭＳＵ３電源情報の各信号はサービスプロ
セッサ装置４０４内で使用される各装置の電源投入また
は電源断状態を示す信号（電源情報）である。

また、本実施例に示す系構成制御回路３００は、第２図
に示す記憶制御装置２０６内に実装される。

なお、本実施例に示す系構成制御回路３００と第１図に
示す本発明の原理ブロック図との対応関係については、
ユニットレディレジスタ３０３およびアンドゲート３０
９は電源状態検出手段１０１に、電源情報レジスタ３０
６、電源情報コピーレジスタ３０７、アンドゲート３０
８．３１２は電源断検出手段１００にそれぞれ相当する
。

第２図に示す電源制御装置２４０およびシステム相互間
バス２４１よりシステムコンソールインタフェース装置
２０５に収集された電源情報は、サービスプロセッサ装
置２０４によって検索され、システムコンソールインタ
フェース装置２０５を経由してＳＣＩバス３０１および
ロード信号３０２の各信号により系構成制御回路３００
に送られる。ＳＣＩバス３０１には、各装置の電源投入
状態を示す情報が所定の形式で順次送出され、ロード信
号３０２により各制御装置に対応する系構成制御回路３
００に取り込まれる。

ＳＣＩバス３０１により送られる各装置の電源投入状態
を示す情報は、ロード信号３０２の立ち下がりのタイミ
ングで対応する装置のユニットレディレジスタ３０３を
セットし保持される。

また、各装置の電源投入および電源断状態を示す情報は
、直列データ３０４および直列転送用クロック信号３０
５によりシステムコンソールインタフェース装置２０５
から系構成制御回路３００に直列に送られる。直列アド
レスレジスタ３１０は、直列データ３０４により送られ
る各装置の電源投入および電源断状態を示す情報を各装
置に対応する系構成制御回路３００に取り込むため、直
列転送用クロック信号３０５でカウントする。さらに、
デコーダ３１１は、直列アドレスレジスタ３１０の出力
をデコードして所定のタイミング信号に変換する。この
信号は、アンドゲート３１２を所定のタイミングで開き
、直列転送用クロンク信号３０５を電源情報レジスタ３
０６および電源情報コピーレジスタ３０７に供給する。

また、直列データ３０４には、各装置の電源投入および
電源断状態を示す情報が所定の形式で順次送出され、直
列転送用クロック信号３０５の立ち下がりタイミングで
電源情報レジスタ３０６に取り込ま扛保持される。さら
に、直列転送用クロツク信号３０５の一周期遅れたタイ
ミングでは、電源情報レジスタ３０６の内容が電源情報
コピーレジスタ３０７に転送されると共に、新たな電源
断状態を示す情報が電源情報レジスタ３０６に取り込ま
れ保持される。

これらの２つのレジスタに保持される情報は、常時、最
新および直列転送用クロック信号３０５の一周期前にお
いて対応する装置が電源断状態にあるか否かを表示する
。直列データ３０４として入力される信号が、電源投入
状態から電源断状態を示した場合には、アンドゲート３
０８がこれらのレジスタの出力により電源投入状態から
電源断状態への変化の事象をとらえてアントゲ−１３０
９を開き、直列転送用クロック信号３０５をユニットレ
ディレジスタ３０３へ供給し、ユニットレディレジスタ
３０３をリセットする。

このような構成により、ハードウェア障害発生時に、シ
ステムとして認識されるユニットレディレジスタ３０３
とハードウェアで認識される電源情報レジスタ３０６の
内容が異なることによるユニットレディレジスタ３０３
の誤ったリセット動作を防止する。

ユニットレディレジスタ３０３の出力は、常時、対応す
る装置の電源投入状態または電源断状態を示す信号どし
て第２図に示すサービスプロセッサ装置２０４内で所定
の用途に供される。

このような構成により、第４図および第５図において従
来システムコンソールインタフェース装置４０５からの
電源投入および電源断情報５０４の接続に装置毎に必要
であった信号線に代わる直列転送用クロック信号３０５
および直列データ３０４による直列転送方式を採用する
ことにより、装置数の多い大規模なシステムにおける制
御装置間の信号線数を低減し、信頼性および性能の向上
をはかる系構成情報の更新制御方式を実現することがで
きる。

〔発明の効果〕

上述したように、本発明では、従来システムコンソール
インタフェース装置からの電源断情報の接続に装置毎に
必要であった信号線のシステムの大規模化による増加に
対応するため、直列転送方式を採用して制御装置間の信
号線数を低減する。

したがって、信号線数の増加による各制御装置間の接続
部の信号線数その他の物理的制約に伴うシステム構築上
の困難を回避し、信頼性および性能の向上をはかる系構
成情報の更新制御方式を実現することができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の系構成情報の更新制御方式の一実施例
を使用した場合のシステム構成を示す図、第３図は本発
明の系構成情報の更新制御方式の一実施例を示す図、 第４図は従来の系構成情報の更新制御方式によるシステ
ム構成を示す図、 第５図は従来の系構成情報の更新制御方式を示す図であ
る。 図において、 １００は電源断検出手段、 １０１は電源状態検出手段、 １１１は第一のレジスタ、 １１２は第二のレジスタ、 ２００．４００はＯ系システム、 ２０１．２２１．４０１．４２１は、チャネル制御装置
、 ２０２．２０３．２０９．２１０，２２２．２２３．２
２９．２３０．４０２．４０３．４２２．４２３は中央
処理装置、 ２０４．２２４．４０４．４２４はサービスプロセッサ
装置、 ２０５．２２５．４０５．４２５はシステムコンソール
インタフェイス装置、 ２０６．２２６．４０６．４２６は記憶制御装置、２０
７．２０８．２２７．２２８．４０７．４０８．４２７
．４２８は主記憶装置、 ２２０．４２０は１系システム、 ２４０．４４０は電源制御装置、 ２４１．４４１はシステム相互間バス、２４２．４４２
は記憶制御装置間接続、３００．５００は系構成制御回
路、 ３０１．５０１はＳＣＩバス、 ３０２．５０２はロード信号、 ３０３．５０３はユニットレディレジスタ、３０４は直
列データ信号、 ３０５は直列転送用クロック信号、 ３０６は電源情報レジスタ、 ３０７は電源情報コピーレジスタ、 ３０Ｂ、３０９．３１２．５０５はアンドゲート、３１
０は直列アドレスレジスタ、 ３１１はデコーダ、 ４０９．４２９．５０４は電源投入および電源断情報、 ５０Ｇはクロック信号である。 ＄−月をン８８４８ｆ里ゾロ、・７閉 業 ■ 図 第 図 、ｆ４ｆ３月ｄフ糸オヌ’４ｐ’イ膏初の２−４４４り
狂７，６札としり一尖５εシ）列は１図第３図

Claims (1)

【特許請求の範囲】
1. （１）制御装置に収容される複数の装置の電源状態およ
   び接続状態を検出する系構成情報の更新制御方式におい
   て、 直列転送される各装置の電源投入および電源断情報を受
   信し、この電源投入および電源断情報を装置対応のビッ
   トにセットする第一のレジスタ（１１１）と、前記電源
   投入および電源断情報の受信完了後に第一のレジスタ（
   １１１）の内容をコピーする第二のレジスタ（１１２）
   とを有し、各レジスタ出力の論理積結果に応じて対応す
   る装置の電源断状態を検出する電源断検出手段（１００
   ）と、 この電源断状態の検出結果および電源投入状態を示す情
   報を取り込み、各装置の電源投入あるいは電源断の状態
   を示す電源情報を出力する電源状態検出手段（１０１）
   と を備えたことを特徴とする系構成情報の更新制御方式。