JPS5856142A - デイスプレイ・コントロ−ル・システム - Google Patents
デイスプレイ・コントロ−ル・システムInfo
- Publication number
- JPS5856142A JPS5856142A JP15564081A JP15564081A JPS5856142A JP S5856142 A JPS5856142 A JP S5856142A JP 15564081 A JP15564081 A JP 15564081A JP 15564081 A JP15564081 A JP 15564081A JP S5856142 A JPS5856142 A JP S5856142A
- Authority
- JP
- Japan
- Prior art keywords
- control
- display
- control circuit
- display device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
、本発明はディスプレイ・コントロール−システム、特
Ｖｃｎ個の各ディスプレイ装置をｍ個の制御回路のうち
の任意の制御回路でもって制御を行うことかできるよ５
にし、処理スピードと回路物量とのバランスをとること
ができるようにすると共に、障害などに対して柔軟に対
処できるよ５ＪＣＬだティスプレィ・コントロール・シ
ステムに関するものである。
Ｖｃｎ個の各ディスプレイ装置をｍ個の制御回路のうち
の任意の制御回路でもって制御を行うことかできるよ５
にし、処理スピードと回路物量とのバランスをとること
ができるようにすると共に、障害などに対して柔軟に対
処できるよ５ＪＣＬだティスプレィ・コントロール・シ
ステムに関するものである。
例えばＣＲＴディスプレイ装置装置側御を行う制御装置
は、ホストの処理装置と下位の接続装置であるディスプ
レイ装置とのインタフェースをとり、データのシリアル
／パラレル変換や、同期処埋、入出力エラーチェック等
稲々の制御処理を行う。従って制御装置の上記制御のた
めの回路量はかなり大きなものとなっている。
は、ホストの処理装置と下位の接続装置であるディスプ
レイ装置とのインタフェースをとり、データのシリアル
／パラレル変換や、同期処埋、入出力エラーチェック等
稲々の制御処理を行う。従って制御装置の上記制御のた
めの回路量はかなり大きなものとなっている。
ｍ１図は従来のシステム接続方式の例を示す。
図中、１はホストの処理装置、２．２−１ないし２−３
は制御装置、３．３−１ないし３−３は制御回路、４−
１ないし４−５はディスプレイ装置を表わす、従来、例
えば第１図（Ａ）図示の如くディスプレイ装置４−１．
４−２−〇拳は１台の制御装置２に接続され、その中の
１つの制御回路３によって、例えば時分割などにより順
次制御されるようＫされていた。しかし、下位に接続さ
れるディスプレイ装置の数が多くなったり、転送される
データの−が多くなると、１個の制御回路３では処理し
きれなくなり、サービス性が極度に低下するなどの問題
が生じていた。％にディスプレイ装置にあっては一時の
応答や表示が要請され、制御に時間がかかりすぎること
は致命的となる。
は制御装置、３．３−１ないし３−３は制御回路、４−
１ないし４−５はディスプレイ装置を表わす、従来、例
えば第１図（Ａ）図示の如くディスプレイ装置４−１．
４−２−〇拳は１台の制御装置２に接続され、その中の
１つの制御回路３によって、例えば時分割などにより順
次制御されるようＫされていた。しかし、下位に接続さ
れるディスプレイ装置の数が多くなったり、転送される
データの−が多くなると、１個の制御回路３では処理し
きれなくなり、サービス性が極度に低下するなどの問題
が生じていた。％にディスプレイ装置にあっては一時の
応答や表示が要請され、制御に時間がかかりすぎること
は致命的となる。
そこでｍ１図（１３）図示の如く、各制御装置１ｔ２−
１．・・・の制御回路３−１．・・・と各ディスプレイ
装置４−１．・・・とを１対１に対応させ、各ディスプ
レイ装置をそれぞれ専用の１台の制御装置によって制御
する方式も用いられている。しかし、この方式によれば
共通の機能を有する制御回路をディスプレイ装置の台数
分用意しなければならず、上記の如く１個の制御回路の
ハードウェア量も少なくないことから、第１図（Ａ）図
示の例に比べてかなりの無駄が生じるととＫなる。
１．・・・の制御回路３−１．・・・と各ディスプレイ
装置４−１．・・・とを１対１に対応させ、各ディスプ
レイ装置をそれぞれ専用の１台の制御装置によって制御
する方式も用いられている。しかし、この方式によれば
共通の機能を有する制御回路をディスプレイ装置の台数
分用意しなければならず、上記の如く１個の制御回路の
ハードウェア量も少なくないことから、第１図（Ａ）図
示の例に比べてかなりの無駄が生じるととＫなる。
、第１図（Ａ）図示の方式と第１図（Ｂ）図示の方式と
を折衷させて、第１図（Ｃ）図示の如く制御回路３−１
．・・・とディスプレイ装置４−１゜・・・とをｍ対ｎ
（ただしｍ（ｎ）Ｋ対応させる方式も提案されている。
を折衷させて、第１図（Ｃ）図示の如く制御回路３−１
．・・・とディスプレイ装置４−１゜・・・とをｍ対ｎ
（ただしｍ（ｎ）Ｋ対応させる方式も提案されている。
しかしながら、この方式についても、以下の欠点を有す
る。ａｉＩｉ図（Ｃ）ｋおいて、例えば制御装置２−１
とディスプレイ装＠４−１とが論理的に接続され、制御
回路３−１がディスプレイ装置４−１の制御を行なって
いてビジー状態にあったとする。この時Ｋ例えばディス
プレイ装置４−２のキー操作などによってディスプレイ
装置４−２側からホストの処理装置１は（御回路３−１
がビジーであるためにポーリングによってその接続要求
を検知することはできない。すなわち、上記の場合に他
の制御装置２−２にｔ−１る制御回路３−２がたとえ空
き状態にあっても、制御回路３−２とディスプレイ装置
とは物理的に接続されていないため、ホストの処理装置
１は制御回路３−２を介してディスプレイ装置４−２に
対しポーリングすることはできない。従って、上記制御
回路３−１のビジー状態が解除されるまで、処理を待た
ざるを得ないこととなり、効率の面で十分とは言い難い
場合が存する。また、例えば制御回路３−１が故障した
場合には、該制御回路３−ＩＫ接続されるディスプレイ
装置４−１゜４−２．４−３−は全く使用できないとと
Ｋなる。
る。ａｉＩｉ図（Ｃ）ｋおいて、例えば制御装置２−１
とディスプレイ装＠４−１とが論理的に接続され、制御
回路３−１がディスプレイ装置４−１の制御を行なって
いてビジー状態にあったとする。この時Ｋ例えばディス
プレイ装置４−２のキー操作などによってディスプレイ
装置４−２側からホストの処理装置１は（御回路３−１
がビジーであるためにポーリングによってその接続要求
を検知することはできない。すなわち、上記の場合に他
の制御装置２−２にｔ−１る制御回路３−２がたとえ空
き状態にあっても、制御回路３−２とディスプレイ装置
とは物理的に接続されていないため、ホストの処理装置
１は制御回路３−２を介してディスプレイ装置４−２に
対しポーリングすることはできない。従って、上記制御
回路３−１のビジー状態が解除されるまで、処理を待た
ざるを得ないこととなり、効率の面で十分とは言い難い
場合が存する。また、例えば制御回路３−１が故障した
場合には、該制御回路３−ＩＫ接続されるディスプレイ
装置４−１゜４−２．４−３−は全く使用できないとと
Ｋなる。
このような第１図（Ｃ）図示の方式の欠点を解決するた
めに１例えば第１図（Ｄ）図示の如く各制御Ｉｌｌ装置
ｔ２−１． ・・・とすべての下位のディスプレイ装
置４−１．・・・とを物理的ＩＩ続する案も考えられな
いではない。しかしながら、一般に各制御装置とディス
プレイ装置とは離れた場所に置かれ為ことが多く、第１
図（Ｄ）図示の如き案によればディスプレイ装置へのケ
ーブルの量が非常に多くなるため、現実的対策として妥
当でない。
めに１例えば第１図（Ｄ）図示の如く各制御Ｉｌｌ装置
ｔ２−１． ・・・とすべての下位のディスプレイ装
置４−１．・・・とを物理的ＩＩ続する案も考えられな
いではない。しかしながら、一般に各制御装置とディス
プレイ装置とは離れた場所に置かれ為ことが多く、第１
図（Ｄ）図示の如き案によればディスプレイ装置へのケ
ーブルの量が非常に多くなるため、現実的対策として妥
当でない。
本発明は上記の問題点の解決を図り、複数個の制御回路
と下位のディスプレイ装置とを任意に接続可能として、
回路物量の減少を図りつつ効率よく制御を行うことがで
きるようにすることを目的としている。そのため、本発
明のディスプレイ・コントロール・システムは、ホスト
の処理装置ト、ディスプレイ装置と、上記ホストの処理
装置および上記ディスプレイ装置間のインタフェースを
とり下位の上記ディスプレイ装置の制御を行う制御回路
を有する制御装置とをそなえたディスプレイ・コントロ
ール・システムにおいて、ｎ個の上記ディスプレイ装置
と、ｍ個の上記制御回路および該ｍ個の制御回路の各々
に接続されて上記ディスプレイ装置を下位に接続する少
なくともｎ個のマルチプレクサ／デマルチプレクサをそ
表えた制御装置とをそなえ、かつ上記マルチプレクサ／
デマルチプレクサと上記ディスプレイ装置とを１対ｌに
接続すると共に１ 上記各マルチプレクサ／デマルチプ
レクサ対応Ｋｆｉマルチプレクサ／デマルチプレクサと
上記制御回路との接続を選択する選択レジスタをそなえ
、上記選択レジスタに上記制御回路の緑別番号が設定さ
れることにより、該設定された識別番号を有する制御回
路によって下位の上記ディスプレイ装置が制御されるよ
うにしたことを特徴としている。以下図面を参照しつつ
説明する。
と下位のディスプレイ装置とを任意に接続可能として、
回路物量の減少を図りつつ効率よく制御を行うことがで
きるようにすることを目的としている。そのため、本発
明のディスプレイ・コントロール・システムは、ホスト
の処理装置ト、ディスプレイ装置と、上記ホストの処理
装置および上記ディスプレイ装置間のインタフェースを
とり下位の上記ディスプレイ装置の制御を行う制御回路
を有する制御装置とをそなえたディスプレイ・コントロ
ール・システムにおいて、ｎ個の上記ディスプレイ装置
と、ｍ個の上記制御回路および該ｍ個の制御回路の各々
に接続されて上記ディスプレイ装置を下位に接続する少
なくともｎ個のマルチプレクサ／デマルチプレクサをそ
表えた制御装置とをそなえ、かつ上記マルチプレクサ／
デマルチプレクサと上記ディスプレイ装置とを１対ｌに
接続すると共に１ 上記各マルチプレクサ／デマルチプ
レクサ対応Ｋｆｉマルチプレクサ／デマルチプレクサと
上記制御回路との接続を選択する選択レジスタをそなえ
、上記選択レジスタに上記制御回路の緑別番号が設定さ
れることにより、該設定された識別番号を有する制御回
路によって下位の上記ディスプレイ装置が制御されるよ
うにしたことを特徴としている。以下図面を参照しつつ
説明する。
第２図は本発明の一実施例構成を示す０図中、符号１．
２．３−１．・・・、４−１．・・・は第１図に対応し
、５−１．−・・、５−ｎはマルチプレクサ／デマルチ
プレクサ、６−１．・・・。
２．３−１．・・・、４−１．・・・は第１図に対応し
、５−１．−・・、５−ｎはマルチプレクサ／デマルチ
プレクサ、６−１．・・・。
６− ｎは選択レジスタ、７は制御回路やディスプレイ
装置のビジー状態や故障状態などを管理するための管理
テーブルを表わす。
装置のビジー状態や故障状態などを管理するための管理
テーブルを表わす。
制御回路３−１．・・・、３−鳳は、それぞれ同じ機能
を有する回路であり、制御装置２の中にｍ （Ｉコ設け
られる。鳳は下位接続装置としてのディスプレイ装置が
ｎ台ある場合には、２以上であってｎ以下の数と考えて
よい。また、制御装置２の中に少なくともｎ以上のマル
チプレクサ／デマルチプレクサ５−１．・・・、５−ｎ
が設けられる。
を有する回路であり、制御装置２の中にｍ （Ｉコ設け
られる。鳳は下位接続装置としてのディスプレイ装置が
ｎ台ある場合には、２以上であってｎ以下の数と考えて
よい。また、制御装置２の中に少なくともｎ以上のマル
チプレクサ／デマルチプレクサ５−１．・・・、５−ｎ
が設けられる。
この各マルチプレクサ／デマルチプレクサ５−１゜・・
・は、すべての制御回路３−１．・・・とそれぞれ物理
的に接続される。また、下位のディスプレイ装置４−１
．・・・と該マルチプレクサ／デマルチプレクサ５−１
．・・・とは、それぞれ原則としてｌ対ＩＫ接続される
。従って、制御装置２からディスプレイ装置４−１．・
・・へのケーブルはｎ本あればよいことＫなる。各マル
チプレクサ／デマルチプレクサ５−１．・・・対応にそ
れぞれ選択レジスタ６−１．・・・、６−ｎが設けられ
る。この選択レジスタ６−１．・・・は、対応するマル
チプレクサ／デマルチプレクサ５−１、・・・に接続さ
れるディスプレイ装置４−１゜・・・がどの制御回路３
−１．・・・に論理的に接続されるべきかを、マルチプ
レクサ／デマルチプレクサ５−ＩＫ対し指示するもので
ある。例えば選択レジスタ６−ＩＫ制御回路３−２の識
別番号「２」が格納されたとすると、ゲートの開閉等に
より、制御回路３−２がマルチプレクサ／デマルチプレ
クサ５−１を経由してディスプレイ装置４−１と論理的
に結合されることになる。
・は、すべての制御回路３−１．・・・とそれぞれ物理
的に接続される。また、下位のディスプレイ装置４−１
．・・・と該マルチプレクサ／デマルチプレクサ５−１
．・・・とは、それぞれ原則としてｌ対ＩＫ接続される
。従って、制御装置２からディスプレイ装置４−１．・
・・へのケーブルはｎ本あればよいことＫなる。各マル
チプレクサ／デマルチプレクサ５−１．・・・対応にそ
れぞれ選択レジスタ６−１．・・・、６−ｎが設けられ
る。この選択レジスタ６−１．・・・は、対応するマル
チプレクサ／デマルチプレクサ５−１、・・・に接続さ
れるディスプレイ装置４−１゜・・・がどの制御回路３
−１．・・・に論理的に接続されるべきかを、マルチプ
レクサ／デマルチプレクサ５−ＩＫ対し指示するもので
ある。例えば選択レジスタ６−ＩＫ制御回路３−２の識
別番号「２」が格納されたとすると、ゲートの開閉等に
より、制御回路３−２がマルチプレクサ／デマルチプレ
クサ５−１を経由してディスプレイ装置４−１と論理的
に結合されることになる。
第２図におい【、例えばホストの処理装置ｌがディ、入
プレイ装置４−１に対して、データの転送を行う必要が
生じたとする。ホストの処理装置ｌは、ｌず管理テーブ
ル７を参照し、使用可能な制御回路を捜し出す。例えば
制御回路３−１がビジー状Ｊｋあり使用できず、制御回
路３−２がビジーでも故障中でもなく直ちに使用可能で
あるとすると１．トストの処理装置１は管理テーブルフ
に制御回路３−２のビジー表示を行うと共に、選択レジ
スタ６−１に制御回路３−２を一意に識別する番号、列
えば「２」を設定する。選択レジスタ６−１に「２」が
設定されることによって、マルチプレクサ／デマルチプ
レクサ５−１を経由して、制御回路３−２とディスプレ
イ装置４−１とのパスが確立され、ホストの処理装置ｌ
は制御回路３−２を１してディスプレイ装置４−１へデ
ータ転送を行うことができるようになる。転送処理が終
了し、接続の必要がなくなった場合には、選択レジスタ
６−１の内容をクリアし、管理テーブル７０制御回路３
−２についてのビジー表示を消去すれば、もとの状態に
復帰する。
プレイ装置４−１に対して、データの転送を行う必要が
生じたとする。ホストの処理装置ｌは、ｌず管理テーブ
ル７を参照し、使用可能な制御回路を捜し出す。例えば
制御回路３−１がビジー状Ｊｋあり使用できず、制御回
路３−２がビジーでも故障中でもなく直ちに使用可能で
あるとすると１．トストの処理装置１は管理テーブルフ
に制御回路３−２のビジー表示を行うと共に、選択レジ
スタ６−１に制御回路３−２を一意に識別する番号、列
えば「２」を設定する。選択レジスタ６−１に「２」が
設定されることによって、マルチプレクサ／デマルチプ
レクサ５−１を経由して、制御回路３−２とディスプレ
イ装置４−１とのパスが確立され、ホストの処理装置ｌ
は制御回路３−２を１してディスプレイ装置４−１へデ
ータ転送を行うことができるようになる。転送処理が終
了し、接続の必要がなくなった場合には、選択レジスタ
６−１の内容をクリアし、管理テーブル７０制御回路３
−２についてのビジー表示を消去すれば、もとの状態に
復帰する。
一方、例えばディスプレイ装置４−２側からホストの処
理装置ｌに対しての接続要求があったとする。このとき
、例えば制御回路３−１．３−２等がビジーであり使用
で鎗ない状態にあったとしても、他の任意の空き回路、
例えば制御回路３−ｍを捜し出し、選択レジスタ６−２
に識別番号「ｍ」を設定してパスを確立し、ホストの処
理装置ｌはポーリングによって上記ディスプレイ装置４
−２からの接続要求を検知することかできる。従って、
ディスプレイ装置例からの接続要求に対しても、全部の
制御回路３−１．・・・、３−ｍが使用不可の状態にな
らない限り、直ちに応答することが可能となる。
理装置ｌに対しての接続要求があったとする。このとき
、例えば制御回路３−１．３−２等がビジーであり使用
で鎗ない状態にあったとしても、他の任意の空き回路、
例えば制御回路３−ｍを捜し出し、選択レジスタ６−２
に識別番号「ｍ」を設定してパスを確立し、ホストの処
理装置ｌはポーリングによって上記ディスプレイ装置４
−２からの接続要求を検知することかできる。従って、
ディスプレイ装置例からの接続要求に対しても、全部の
制御回路３−１．・・・、３−ｍが使用不可の状態にな
らない限り、直ちに応答することが可能となる。
また、例えば制御回路３−２が故障したとしても、管理
テーブル７に制御回路３−２は故障中である旨の表示を
行うだけでよく、他の「ｍ−１」個の制御回路によって
各ディスプレイ装置４−１゜・・０．４−ｎを制御する
ことができる。
テーブル７に制御回路３−２は故障中である旨の表示を
行うだけでよく、他の「ｍ−１」個の制御回路によって
各ディスプレイ装置４−１゜・・０．４−ｎを制御する
ことができる。
υＦ説明した如く本発明によれば、ｍ個の制御回路とｎ
個のディスプレイ装置との接続をダイナミックに任意に
切換えることが可能となり、処理スピードと回路物量と
のバランスのとれた効率のよい制御が可能となる。また
障害に対しても柔軟性があり可用性を高めることができ
る。
個のディスプレイ装置との接続をダイナミックに任意に
切換えることが可能となり、処理スピードと回路物量と
のバランスのとれた効率のよい制御が可能となる。また
障害に対しても柔軟性があり可用性を高めることができ
る。
第１図は従来のシステム接続方式の例、第２図は本発明
の一実施例構成を示す。 図中、１はホストの処理装置、２．２−１ないし２−３
は制御装置、３．３−１ないし３−ｍは制御回路、４−
１ないし４− ｎはディスプレイ装置、５−１ないしト
１は！ルチプレクサ／デマルヂブレクサ、６−１ないし
６−ｎは選択レジスタ、７は管理テーブルを表わす。 −３
の一実施例構成を示す。 図中、１はホストの処理装置、２．２−１ないし２−３
は制御装置、３．３−１ないし３−ｍは制御回路、４−
１ないし４− ｎはディスプレイ装置、５−１ないしト
１は！ルチプレクサ／デマルヂブレクサ、６−１ないし
６−ｎは選択レジスタ、７は管理テーブルを表わす。 −３
Claims (1)
- ホストの処理装置と、ディスプレイ装置と、上記ホスト
の処理装置および上記ディスプレイ装置間のインタフェ
ースをとり下位の上記ディス、プレイ装置の制御を行う
制御回路を有する制御装置とをそなえたディスプレイ・
コントロール・システムにおいて、ｎ個の上記ディスプ
レイ装置と、ｍ個の上記制御回路および該ｍ個の制御回
路の各々に接続されて上記ディスプレイ装置を下位に接
続する少なくともｎ個の、！ルナプレクサ／デマルチプ
レクサをそなえた制御装置とをそなえ、かつ上記マルチ
プレクサ／デマルチプレクサと上記ディスプレイ装置と
を１対ＩＫ接続すると共に、上記各マルチブレフサ／デ
マルチプレクサ対応に該マルチプレクサ／デマルチプレ
クサと上記制御回路との接続を選択する選択レジスタを
そなえ、上記選択レジスタに上記制御回路の識別番号が
設定されることにより、該設定された識別番号を有する
制御回路によって下位の上記ディスプレイ装置が制御さ
れるようｋしたことを特徴とするディスプレイ・コント
ロール・システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15564081A JPS5856142A (ja) | 1981-09-30 | 1981-09-30 | デイスプレイ・コントロ−ル・システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15564081A JPS5856142A (ja) | 1981-09-30 | 1981-09-30 | デイスプレイ・コントロ−ル・システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856142A true JPS5856142A (ja) | 1983-04-02 |
| JPS6259333B2 JPS6259333B2 (ja) | 1987-12-10 |
Family
ID=15610388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15564081A Granted JPS5856142A (ja) | 1981-09-30 | 1981-09-30 | デイスプレイ・コントロ−ル・システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856142A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62210552A (ja) * | 1986-03-11 | 1987-09-16 | Nec Corp | フアイルリカバリ方式 |
| JPS6346591A (ja) * | 1986-08-13 | 1988-02-27 | 日本電気株式会社 | 自動機の障害回復処理方式 |
| JPH0219939A (ja) * | 1988-07-08 | 1990-01-23 | Nec Corp | ファイルリカバリ処理方式 |
| JPH0287242A (ja) * | 1988-09-26 | 1990-03-28 | Hitachi Ltd | データベースの退避回復方式 |
| JPH02181242A (ja) * | 1988-10-28 | 1990-07-16 | American Teleph & Telegr Co <Att> | 高信頼性データベース管理装置 |
-
1981
- 1981-09-30 JP JP15564081A patent/JPS5856142A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62210552A (ja) * | 1986-03-11 | 1987-09-16 | Nec Corp | フアイルリカバリ方式 |
| JPS6346591A (ja) * | 1986-08-13 | 1988-02-27 | 日本電気株式会社 | 自動機の障害回復処理方式 |
| JPH0219939A (ja) * | 1988-07-08 | 1990-01-23 | Nec Corp | ファイルリカバリ処理方式 |
| JPH0287242A (ja) * | 1988-09-26 | 1990-03-28 | Hitachi Ltd | データベースの退避回復方式 |
| JPH02181242A (ja) * | 1988-10-28 | 1990-07-16 | American Teleph & Telegr Co <Att> | 高信頼性データベース管理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6259333B2 (ja) | 1987-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4014005A (en) | Configuration and control unit for a heterogeneous multi-system | |
| US4195344A (en) | Computer system with a configuration monitor | |
| US6233635B1 (en) | Diagnostic/control system using a multi-level I2C bus | |
| GB1565536A (en) | Computer systems | |
| JPH0565897B2 (ja) | ||
| JPS5856142A (ja) | デイスプレイ・コントロ−ル・システム | |
| JPH06119280A (ja) | データ処理装置 | |
| JPH0380318A (ja) | 系構成情報の更新制御方式 | |
| JPS60106478A (ja) | パチンコ台の管理システム | |
| JP3533986B2 (ja) | 多重伝送システムのパターングループ設定器 | |
| JPH0195349A (ja) | 入出力装置 | |
| JP2531080B2 (ja) | バスアダプタ切り換え方式 | |
| SU1735865A1 (ru) | Отказоустойчивое устройство дл управлени реконфигурацией вычислительного комплекса | |
| JPS60684B2 (ja) | 制御装置のインターフエース | |
| JP2566139B2 (ja) | バスインタフエ−ス回路 | |
| JPH0553936A (ja) | バス二重化制御システム | |
| JPS63181054A (ja) | システム拡張装置の状態監視装置 | |
| JPH08101735A (ja) | 情報処理装置 | |
| JPS59208632A (ja) | 処理装置間の情報転送方式 | |
| JPS59117618A (ja) | デ−タバス制御装置 | |
| JPS61269545A (ja) | 計算機システム | |
| JPS6280750A (ja) | システムバスのデ−タ転送装置 | |
| JPH0346050A (ja) | 入出力制御装置の拡張方式 | |
| JPS62271595A (ja) | 遠方監視制御装置用模擬装置 | |
| JPH01240957A (ja) | 情報処理装置 |