JPH06119280A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH06119280A JPH06119280A JP26697692A JP26697692A JPH06119280A JP H06119280 A JPH06119280 A JP H06119280A JP 26697692 A JP26697692 A JP 26697692A JP 26697692 A JP26697692 A JP 26697692A JP H06119280 A JPH06119280 A JP H06119280A
- Authority
- JP
- Japan
- Prior art keywords
- type
- control circuit
- shift register
- input
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 １台で複数の異なる入出力インタフェースを
制御する上位装置において、インタフェースのタイプを
識別するコードを下位装置の初期設定時に自動的に設定
する。 【構成】 周辺サブシステム（下位装置）２０は制御回
路１５からのリセット信号１０３を受信すると、タイプ
指示信号１０１およびサンプリング信号１０２−０を用
い、シーケンス制御回路２１から入出力チャネル（上位
装置）１０に対し下位装置のタイプを表すコードを送信
する。このコードはサンプリング回路１１によりシフト
レジスタ１２に取り込まれる。この結果、シーケンス制
御回路１３はシフトレジスタ１２の内容を用いて周辺サ
ブシステム２０に対応する入出力インタフェース制御を
実現することができる。
制御する上位装置において、インタフェースのタイプを
識別するコードを下位装置の初期設定時に自動的に設定
する。 【構成】 周辺サブシステム（下位装置）２０は制御回
路１５からのリセット信号１０３を受信すると、タイプ
指示信号１０１およびサンプリング信号１０２−０を用
い、シーケンス制御回路２１から入出力チャネル（上位
装置）１０に対し下位装置のタイプを表すコードを送信
する。このコードはサンプリング回路１１によりシフト
レジスタ１２に取り込まれる。この結果、シーケンス制
御回路１３はシフトレジスタ１２の内容を用いて周辺サ
ブシステム２０に対応する入出力インタフェース制御を
実現することができる。
Description
【０００１】
【産業上の利用分野】この発明は入出力インタフェース
機能仕様が異なる複数の下位装置を接続し入出力動作を
制御する入出力チャネルを含むデータ処理装置に関し、
特に１台で複数の異なる入出力インタフェースの制御を
実現する入出力チャネルに関する。
機能仕様が異なる複数の下位装置を接続し入出力動作を
制御する入出力チャネルを含むデータ処理装置に関し、
特に１台で複数の異なる入出力インタフェースの制御を
実現する入出力チャネルに関する。
【０００２】
【従来の技術】この種の従来のデータ処理装置の構成を
図３に示す。従来のデータ処理装置は、１台の入出力チ
ャネル１０´と、複数の周辺サブシステム（図３では１
台の周辺サブシステム２０´のみを図示する）とを有す
る。入出力チャネル１０´は複数の異なる周辺サブシス
テムインタフェースを実現するためのものである。入出
力チャネル１０´は上位装置として働き、周辺サブシス
テム２０´は下位装置として働く。
図３に示す。従来のデータ処理装置は、１台の入出力チ
ャネル１０´と、複数の周辺サブシステム（図３では１
台の周辺サブシステム２０´のみを図示する）とを有す
る。入出力チャネル１０´は複数の異なる周辺サブシス
テムインタフェースを実現するためのものである。入出
力チャネル１０´は上位装置として働き、周辺サブシス
テム２０´は下位装置として働く。
【０００３】入出力チャネル１０´と周辺サブシステム
２０´とは、第１乃至第ｎの制御信号線１０２−１，１
０２−２，…，１０２−ｎおよびデータパス２０３で接
続されている。
２０´とは、第１乃至第ｎの制御信号線１０２−１，１
０２−２，…，１０２−ｎおよびデータパス２０３で接
続されている。
【０００４】入出力チャネル１０´は、マニュアル操作
で切り替えるＤＩＰスイッチ１６と、このＤＩＰスイッ
チ１６に信号線１０４を介して接続される共に第１乃至
第ｎの制御信号線１０２−１〜１０２−ｎに接続され、
ＤＩＰスイッチ１６の出力パターンに従って第１乃至第
ｎの制御信号線１０２−１〜１０２−ｎ上のシーケンス
を切り替えるシーケンス制御回路１３と、データパス２
０３に接続されたデータバッファ１４と、シーケンス制
御回路１３およびデータバッファ１４にそれぞれ信号線
１０５および信号線１０６を介して接続され、入出力チ
ャネル１０´の動作を制御する制御回路１５´とを有す
る。
で切り替えるＤＩＰスイッチ１６と、このＤＩＰスイッ
チ１６に信号線１０４を介して接続される共に第１乃至
第ｎの制御信号線１０２−１〜１０２−ｎに接続され、
ＤＩＰスイッチ１６の出力パターンに従って第１乃至第
ｎの制御信号線１０２−１〜１０２−ｎ上のシーケンス
を切り替えるシーケンス制御回路１３と、データパス２
０３に接続されたデータバッファ１４と、シーケンス制
御回路１３およびデータバッファ１４にそれぞれ信号線
１０５および信号線１０６を介して接続され、入出力チ
ャネル１０´の動作を制御する制御回路１５´とを有す
る。
【０００５】周辺サブシステム２０´は、第１乃至第ｎ
の制御信号線１０２−１〜１０２−ｎを介して入出力チ
ャネル１０´のシーケンス制御回路１３に接続されたシ
ーケンス制御回路２１´と、データパス２０３に接続さ
れたデータバッファ２２と、シーケンス制御回路２１お
よびデータパス２０３にそれぞれ信号線２０１および２
０２を介して接続され、周辺サブシステム２０´の動作
を制御する制御回路２３´とを有する。
の制御信号線１０２−１〜１０２−ｎを介して入出力チ
ャネル１０´のシーケンス制御回路１３に接続されたシ
ーケンス制御回路２１´と、データパス２０３に接続さ
れたデータバッファ２２と、シーケンス制御回路２１お
よびデータパス２０３にそれぞれ信号線２０１および２
０２を介して接続され、周辺サブシステム２０´の動作
を制御する制御回路２３´とを有する。
【０００６】このような構成のデータ処理装置におい
て、システムを構築するとき、作業者が入出力チャネル
１０´に接続する周辺サブシステム２０´の種類を確認
して、ＤＩＰスイッチ１６を初期設定していた。
て、システムを構築するとき、作業者が入出力チャネル
１０´に接続する周辺サブシステム２０´の種類を確認
して、ＤＩＰスイッチ１６を初期設定していた。
【０００７】
【発明が解決しようとする課題】上述したように、従来
の入出力チャネルでは、システムを構築するとき作業者
がＤＩＰスイッチをマニュアル操作で設定しているた
め、誤って設定することがあるという問題があった。ま
た、誤って設定した場合、システム構築終了後に入出力
チャネルに対して行う接続確認試験がエラーすれがよい
が、その試験が偶然に通るということがある。このよう
な場合には、システム稼働中にインタフェースの不整合
によりデータ化けが発生するという問題点があった。
の入出力チャネルでは、システムを構築するとき作業者
がＤＩＰスイッチをマニュアル操作で設定しているた
め、誤って設定することがあるという問題があった。ま
た、誤って設定した場合、システム構築終了後に入出力
チャネルに対して行う接続確認試験がエラーすれがよい
が、その試験が偶然に通るということがある。このよう
な場合には、システム稼働中にインタフェースの不整合
によりデータ化けが発生するという問題点があった。
【０００８】従って、本発明の目的は、システムを構築
するときに上位装置に接続すべき下位装置の種別を誤り
なく設定することができるデータ処理装置を提供するこ
とにある。
するときに上位装置に接続すべき下位装置の種別を誤り
なく設定することができるデータ処理装置を提供するこ
とにある。
【０００９】
【課題を解決するための手段】本発明のデータ処理装置
は、互いに非同期で動作する上位装置と下位装置との間
をデータパスと複数の制御信号線とにより接続し、該制
御信号線の各々の値を規定の応答順序に従って変化させ
ることによりデータの授受を行い、前記下位装置の種類
によって前記応答順序が異なる入出力インタフェースを
制御するデータ処理装置において、前記下位装置は、当
該下位装置のタイプを示すタイプ指示信号を送出する手
段を備え、前記上位装置は、前記制御信号線のサイクル
に同期して前記タイプ指示信号を保持するシフトレジス
タと、該シフトレジスタの出力に従って前記制御信号線
の応答順序を変えるシーケンス制御回路とを備え、前記
下位装置の種類に応じて前記上位装置における前記制御
信号線のシーケンスを自動的に切り替えることを特徴と
する。
は、互いに非同期で動作する上位装置と下位装置との間
をデータパスと複数の制御信号線とにより接続し、該制
御信号線の各々の値を規定の応答順序に従って変化させ
ることによりデータの授受を行い、前記下位装置の種類
によって前記応答順序が異なる入出力インタフェースを
制御するデータ処理装置において、前記下位装置は、当
該下位装置のタイプを示すタイプ指示信号を送出する手
段を備え、前記上位装置は、前記制御信号線のサイクル
に同期して前記タイプ指示信号を保持するシフトレジス
タと、該シフトレジスタの出力に従って前記制御信号線
の応答順序を変えるシーケンス制御回路とを備え、前記
下位装置の種類に応じて前記上位装置における前記制御
信号線のシーケンスを自動的に切り替えることを特徴と
する。
【００１０】上記データ処理装置おいて、前記下位装置
は、前記上位装置に予め決められたステータスを報告す
る手段を有しても良い。また、前記上位装置は、前記ス
テータスと前記シフトレジスタとの内容とが一致してい
るか否かを判定する手段を有しても良い。
は、前記上位装置に予め決められたステータスを報告す
る手段を有しても良い。また、前記上位装置は、前記ス
テータスと前記シフトレジスタとの内容とが一致してい
るか否かを判定する手段を有しても良い。
【００１１】
【実施例】以下、図面を参照して本発明の実施例につい
て詳細に説明する。
て詳細に説明する。
【００１２】図１を参照すると、本発明の一実施例によ
るデータ処理装置は、図３に示した入出力チャネル１０
´と周辺サブシステム２０´とが後述するように変更さ
れた、入出力チャネル１０と周辺サブシステム２０とを
有する。
るデータ処理装置は、図３に示した入出力チャネル１０
´と周辺サブシステム２０´とが後述するように変更さ
れた、入出力チャネル１０と周辺サブシステム２０とを
有する。
【００１３】すなわち、入出力チャネル１０は、ＤＩＰ
スイッチ１６の代わりに、サンプリング回路１１とシフ
トレジスタ１２とを有することを除いて、実質的に従来
の入出力チャネル１０´と同様の構成を有する。また、
入出力チャネル１０の制御回路１５は周辺サブシステム
２０の制御回路２３へリセット信号１０３を送信する。
さらに、周辺サブシステム２０のシーケンス制御回路２
１は、後述するように、サンプリング信号１０２−０お
よびタイプ指示信号１０１をそれぞれ入出力チャネル１
０のサンプリング回路１１およびシフトレジスタ１２に
送出する。
スイッチ１６の代わりに、サンプリング回路１１とシフ
トレジスタ１２とを有することを除いて、実質的に従来
の入出力チャネル１０´と同様の構成を有する。また、
入出力チャネル１０の制御回路１５は周辺サブシステム
２０の制御回路２３へリセット信号１０３を送信する。
さらに、周辺サブシステム２０のシーケンス制御回路２
１は、後述するように、サンプリング信号１０２−０お
よびタイプ指示信号１０１をそれぞれ入出力チャネル１
０のサンプリング回路１１およびシフトレジスタ１２に
送出する。
【００１４】本発明は第１乃至第３の態様に従って動作
可能である。まず、本発明の第１の態様について説明
し、その後に第２の態様について説明し、最後に第３の
態様について説明する。
可能である。まず、本発明の第１の態様について説明
し、その後に第２の態様について説明し、最後に第３の
態様について説明する。
【００１５】本発明の第１の態様において、まず、入出
力チャネル１０の制御回路１５から周辺サブシステム２
０の制御回路２３に対して送信されるリセット信号１０
３により、周辺サブシステム２０は自身を初期設定す
る。
力チャネル１０の制御回路１５から周辺サブシステム２
０の制御回路２３に対して送信されるリセット信号１０
３により、周辺サブシステム２０は自身を初期設定す
る。
【００１６】初期設定が終了すると、周辺サブシステム
２０の制御回路２３は信号線２０１を経てシーケンス制
御回路２１に対し、本周辺サブシステム２０のタイプを
示すコードを入出力チャネル１０に送出するように指示
する。
２０の制御回路２３は信号線２０１を経てシーケンス制
御回路２１に対し、本周辺サブシステム２０のタイプを
示すコードを入出力チャネル１０に送出するように指示
する。
【００１７】上記指示を受信すると、シーケンス制御回
路２１はサンプリング信号１０２−０とタイプ指示信号
１０１とを用いて、タイプコードをシフトレジスタ１２
に書き込む。
路２１はサンプリング信号１０２−０とタイプ指示信号
１０１とを用いて、タイプコードをシフトレジスタ１２
に書き込む。
【００１８】図２を参照して、このシフトレジスタ１２
へのタイプコードの書込み動作について説明する。ここ
で、ｎが４であるとする。この場合、シフトレジスタ１
２は、縦続接続された第０乃至第ｎのレジスタ１２−
０，１２−１，１２−２，１２−３，および１２−４か
ら成る。また、タイプ指示信号１０１は、タイプコード
が“１００１１”のパターンから成る５ビットの信号で
あるとする。
へのタイプコードの書込み動作について説明する。ここ
で、ｎが４であるとする。この場合、シフトレジスタ１
２は、縦続接続された第０乃至第ｎのレジスタ１２−
０，１２−１，１２−２，１２−３，および１２−４か
ら成る。また、タイプ指示信号１０１は、タイプコード
が“１００１１”のパターンから成る５ビットの信号で
あるとする。
【００１９】図２に示されるように、“１００１１”の
タイプコードを１ビットずつシフトレジスタ１２に対し
て送出すると、このタイプコードはサンプリング回路１
１によって順次シフトレジスタ１２に書き込まれる。
タイプコードを１ビットずつシフトレジスタ１２に対し
て送出すると、このタイプコードはサンプリング回路１
１によって順次シフトレジスタ１２に書き込まれる。
【００２０】シフトレジスタ１２の内容は信号線１０４
を経てシーケンス制御回路１３に伝達される。シーケン
ス制御回路１３は、その後、入出力チャネル１０と周辺
サブシステム２０との間で行われるデータ転送を上記タ
イプコードに従って制御する。
を経てシーケンス制御回路１３に伝達される。シーケン
ス制御回路１３は、その後、入出力チャネル１０と周辺
サブシステム２０との間で行われるデータ転送を上記タ
イプコードに従って制御する。
【００２１】以上の構成において、入出力チャネル１０
と周辺サブシステム２０との間のデータ転送に先立ち、
周辺サブシステム２０から送出されるタイプコードが入
出力チャネル１０内のシフトレジスタ１２に書き込まれ
る。これにより、周辺サブシステム２０の初期化に伴
い、シーケンス制御の切り分けに必要な情報を入出力チ
ャネル１０に自動的に設定することができる。
と周辺サブシステム２０との間のデータ転送に先立ち、
周辺サブシステム２０から送出されるタイプコードが入
出力チャネル１０内のシフトレジスタ１２に書き込まれ
る。これにより、周辺サブシステム２０の初期化に伴
い、シーケンス制御の切り分けに必要な情報を入出力チ
ャネル１０に自動的に設定することができる。
【００２２】次に、本発明の第２の態様について図１を
参照して説明する。
参照して説明する。
【００２３】上記第１の態様の説明で記述したように、
シフトレジスタ１２へのタイプコード設定が完了する
と、周辺サブシステム２０のシーケンス制御回路２１は
その旨を信号線２０１を経て制御回路２３に通知する。
これにより、制御回路２３は初期設定終了を表すステー
タスを作成し、このステータスを信号線２０２を経てデ
ータパス２０３に乗せ、シーケンス制御回路２１を用い
てデータバッファ１４に送出する。
シフトレジスタ１２へのタイプコード設定が完了する
と、周辺サブシステム２０のシーケンス制御回路２１は
その旨を信号線２０１を経て制御回路２３に通知する。
これにより、制御回路２３は初期設定終了を表すステー
タスを作成し、このステータスを信号線２０２を経てデ
ータパス２０３に乗せ、シーケンス制御回路２１を用い
てデータバッファ１４に送出する。
【００２４】以上の構成において、周辺サブシステム２
０の初期設定終了後、その旨を示すステータスが入出力
チャネル１０に送出される。これにより、入出力チャネ
ル１０は内部の周辺サブシステムタイプ設定が終了し、
データ転送実行可能な状態になったことを認識できる。
０の初期設定終了後、その旨を示すステータスが入出力
チャネル１０に送出される。これにより、入出力チャネ
ル１０は内部の周辺サブシステムタイプ設定が終了し、
データ転送実行可能な状態になったことを認識できる。
【００２５】次に、本発明の第３の態様について図１を
参照して説明する。
参照して説明する。
【００２６】上記第２の態様の説明で記述したように、
周辺サブシステム２０のシーケンス制御回路２１からタ
イプコード設定完了が通知されると、自身のサブシステ
ムタイプを表すステータスを作成し、それを信号線２０
２を経てデータパス２０３に乗せ、シーケンス制御回路
２１を用いて入出力チャネル１０のデータバッファ１４
に送出する。
周辺サブシステム２０のシーケンス制御回路２１からタ
イプコード設定完了が通知されると、自身のサブシステ
ムタイプを表すステータスを作成し、それを信号線２０
２を経てデータパス２０３に乗せ、シーケンス制御回路
２１を用いて入出力チャネル１０のデータバッファ１４
に送出する。
【００２７】上記ステータスを受信すると、入出力チャ
ネル１０のシーケンス制御回路１３はその旨を信号線１
０５を経て制御回路１５に通知する。これにより、制御
回路１５はデータバッファ１４から上記ステータスを読
みだし、シフトレジスタ１２の内容と比較照合する。も
し、これらの内容に不一致を検出した場合は、入出力チ
ャネル１０でハードウェア障害が発生したものとして取
扱い、上記ステータス及びシフトレジスタ１２の内容を
含めてログを収集する。
ネル１０のシーケンス制御回路１３はその旨を信号線１
０５を経て制御回路１５に通知する。これにより、制御
回路１５はデータバッファ１４から上記ステータスを読
みだし、シフトレジスタ１２の内容と比較照合する。も
し、これらの内容に不一致を検出した場合は、入出力チ
ャネル１０でハードウェア障害が発生したものとして取
扱い、上記ステータス及びシフトレジスタ１２の内容を
含めてログを収集する。
【００２８】以上の構成において、入出力チャネル１０
は周辺サブシステム２０の初期設定終了後、シフトレジ
スタ１２の内容と上記ステータスとを照合する。これに
より、入出力チャネル１０はシフトレジスタ１２の内容
と周辺サブシステム２０のタイプとが一致したか否かを
判定することができる。
は周辺サブシステム２０の初期設定終了後、シフトレジ
スタ１２の内容と上記ステータスとを照合する。これに
より、入出力チャネル１０はシフトレジスタ１２の内容
と周辺サブシステム２０のタイプとが一致したか否かを
判定することができる。
【００２９】
【発明の効果】以上述べたように本発明は、下位装置
（周辺サブシステム）の初期設定時にそのタイプを表す
コードを上位装置（入出力チャネル）内のシフトレジス
タに自動的に設定することにより、システム構築の作業
者は各々の上位装置における入出力インタフェースの種
類を意識しないで下位装置を接続することができる。
（周辺サブシステム）の初期設定時にそのタイプを表す
コードを上位装置（入出力チャネル）内のシフトレジス
タに自動的に設定することにより、システム構築の作業
者は各々の上位装置における入出力インタフェースの種
類を意識しないで下位装置を接続することができる。
【００３０】また、下位装置の初期設定終了後にその旨
を示すステータスを上位装置に送出しているので、上位
装置は下位装置に初期設定指示後、入出力インタフェー
スが使用可能な状態になったことを認識することができ
る。
を示すステータスを上位装置に送出しているので、上位
装置は下位装置に初期設定指示後、入出力インタフェー
スが使用可能な状態になったことを認識することができ
る。
【００３１】さらに、下位装置はタイプコード設定完了
が通知されると、自身のサブシステムタイプを表すステ
ータスを上位装置に送出し、上位装置はシフトレジスタ
の内容と上記ステータスとを照合するので、上位装置は
シフトレジスタの内容と下位装置のタイプとが正しく整
合しているか否かを判定することができ、不整合の場合
は、上位装置におけるハードウェア障害が発生したもの
として扱い、ログを収集することができる。
が通知されると、自身のサブシステムタイプを表すステ
ータスを上位装置に送出し、上位装置はシフトレジスタ
の内容と上記ステータスとを照合するので、上位装置は
シフトレジスタの内容と下位装置のタイプとが正しく整
合しているか否かを判定することができ、不整合の場合
は、上位装置におけるハードウェア障害が発生したもの
として扱い、ログを収集することができる。
【図１】本発明の一実施例によるデータ処理装置の構成
を示すブロック図である。
を示すブロック図である。
【図２】図１に示すデータ処理装置におけるタイプコー
ド送出の動作タイミングを示すタイムチャートである。
ド送出の動作タイミングを示すタイムチャートである。
【図３】従来のデータ処理装置の構成を示すブロック図
である。
である。
１０ 入出力チャネル（上位装
置） １１ サンプリング回路 １２ シフトレジスタ １３ シーケンス制御回路 １４ データバッファ １５ 制御回路 ２０ 周辺サブシステム（下位装
置） ２１ シーケンス制御回路 ２２ データバッファ ２３ 制御回路 １０１ タイプ指示信号 １０２−０ サンプリング信号 １０２−１…１０２−ｎ 制御信号 １０３ リセット信号 １０４ 信号線 １０５ 信号線 １０６ 信号線 ２０１ 信号線 ２０２ 信号線 ２０３ データパス
置） １１ サンプリング回路 １２ シフトレジスタ １３ シーケンス制御回路 １４ データバッファ １５ 制御回路 ２０ 周辺サブシステム（下位装
置） ２１ シーケンス制御回路 ２２ データバッファ ２３ 制御回路 １０１ タイプ指示信号 １０２−０ サンプリング信号 １０２−１…１０２−ｎ 制御信号 １０３ リセット信号 １０４ 信号線 １０５ 信号線 １０６ 信号線 ２０１ 信号線 ２０２ 信号線 ２０３ データパス
Claims (3)
- 【請求項１】 互いに非同期で動作する上位装置と下位
装置との間をデータパスと複数の制御信号線とにより接
続し、該制御信号線の各々の値を規定の応答順序に従っ
て変化させることによりデータの授受を行い、前記下位
装置の種類によって前記応答順序が異なる入出力インタ
フェースを制御するデータ処理装置において、 前記下位装置は、当該下位装置のタイプを示すタイプ指
示信号を送出する手段を備え、 前記上位装置は、前記制御信号線のサイクルに同期して
前記タイプ指示信号を保持するシフトレジスタと、該シ
フトレジスタの出力に従って前記制御信号線の応答順序
を変えるシーケンス制御回路とを備え、 前記下位装置の種類に応じて前記上位装置における前記
制御信号線のシーケンスを自動的に切り替えることを特
徴とするデータ処理装置。 - 【請求項２】 前記下位装置は、前記上位装置に予め決
められたステータスを報告する手段を有する請求項１記
載のデータ処理装置。 - 【請求項３】 前記上位装置は、前記ステータスと前記
シフトレジスタとの内容とが一致しているか否かを判定
する手段を有する請求項２記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26697692A JPH06119280A (ja) | 1992-10-06 | 1992-10-06 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26697692A JPH06119280A (ja) | 1992-10-06 | 1992-10-06 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06119280A true JPH06119280A (ja) | 1994-04-28 |
Family
ID=17438332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26697692A Withdrawn JPH06119280A (ja) | 1992-10-06 | 1992-10-06 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06119280A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101854112A (zh) * | 2009-03-30 | 2010-10-06 | 兄弟工业株式会社 | 接口电路 |
| JP2010239202A (ja) * | 2009-03-30 | 2010-10-21 | Brother Ind Ltd | 入力インタフェース回路 |
| JP2010239201A (ja) * | 2009-03-30 | 2010-10-21 | Brother Ind Ltd | 出力インタフェース回路 |
-
1992
- 1992-10-06 JP JP26697692A patent/JPH06119280A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101854112A (zh) * | 2009-03-30 | 2010-10-06 | 兄弟工业株式会社 | 接口电路 |
| JP2010239202A (ja) * | 2009-03-30 | 2010-10-21 | Brother Ind Ltd | 入力インタフェース回路 |
| JP2010239201A (ja) * | 2009-03-30 | 2010-10-21 | Brother Ind Ltd | 出力インタフェース回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6233635B1 (en) | Diagnostic/control system using a multi-level I2C bus | |
| US5717849A (en) | System and procedure for early detection of a fault in a chained series of control blocks | |
| JP2996440B2 (ja) | データ処理システムの診断方式 | |
| EP0068992A2 (en) | Linked data systems | |
| JPH029063A (ja) | ディスク制御装置 | |
| JPS63275241A (ja) | 制御リンク | |
| JPS6226734B2 (ja) | ||
| US4429362A (en) | Data buffer operating in response to computer halt signal | |
| JPH06119280A (ja) | データ処理装置 | |
| JPS5856142A (ja) | デイスプレイ・コントロ−ル・システム | |
| US7802041B2 (en) | Information processing apparatus including transfer device for transferring requests | |
| JPS5958997A (ja) | 交換方式 | |
| JPH01140361A (ja) | チャネル診断機能付データ処理システム | |
| JPH0255816B2 (ja) | ||
| SU1596330A1 (ru) | Многоканальное устройство дл проверки контроллеров внешних устройств | |
| JPH0475154A (ja) | 縦続接続された端末装置のアドレス設定方式 | |
| JP2645021B2 (ja) | バス異常検査システム | |
| JPS58101544A (ja) | 入出力装置の伝送テスト回路 | |
| SU596960A1 (ru) | Устройство дл автоматической проверки монтажных соединений | |
| JPH0535513A (ja) | バスアダプタ | |
| SU1397923A1 (ru) | Переключатель интерфейсов ввода-вывода | |
| JPS5857843A (ja) | デ−タ回線交換装置のチエツク方式 | |
| JPH03252750A (ja) | 割り込み制御回路 | |
| JP2563082Y2 (ja) | 疑似通信制御装置 | |
| SU1124277A1 (ru) | Устройство дл сопр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |