JPH0475154A - 縦続接続された端末装置のアドレス設定方式 - Google Patents
縦続接続された端末装置のアドレス設定方式Info
- Publication number
- JPH0475154A JPH0475154A JP18799690A JP18799690A JPH0475154A JP H0475154 A JPH0475154 A JP H0475154A JP 18799690 A JP18799690 A JP 18799690A JP 18799690 A JP18799690 A JP 18799690A JP H0475154 A JPH0475154 A JP H0475154A
- Authority
- JP
- Japan
- Prior art keywords
- address
- terminal equipment
- terminal device
- terminal
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
上位処理装置に縦続に接続された複数の端末装置にアド
レスを設定する方式に関し、 上位処理装置に縦続に接続された複数の端末装置に、人
手を介することなく、この上位処理装置からの制御によ
ってそれぞれの端末装置にアドレスを設定し得るように
することを目的とし、アドレスが設定されていないとき
に上位処理装置から伝送されたアドレスを自己のアドレ
スとして設定する手段と、自己のアドレスが設定されて
いるときには上位処理装置から伝送されたアドレスを次
段に転送する手段とを備える端末装置を縦続接続して構
成した。
レスを設定する方式に関し、 上位処理装置に縦続に接続された複数の端末装置に、人
手を介することなく、この上位処理装置からの制御によ
ってそれぞれの端末装置にアドレスを設定し得るように
することを目的とし、アドレスが設定されていないとき
に上位処理装置から伝送されたアドレスを自己のアドレ
スとして設定する手段と、自己のアドレスが設定されて
いるときには上位処理装置から伝送されたアドレスを次
段に転送する手段とを備える端末装置を縦続接続して構
成した。
ホストプロセッサなどの上位処理装置に縦続に接続され
た複数の端末装置にアドレスを設定する方式に関する。
た複数の端末装置にアドレスを設定する方式に関する。
ホストプロセッサなどの上位処理装置に複数の端末装置
が接続されている場合には、ホストプロセッサから特定
の端末装置を呼出したり、逆に端末装置からホストプロ
セッサに情報を伝送する際にホストが送出側の端末装置
を識別するために、個々の端末装置にそれぞれ異なるア
ドレスを設定してお(必要がある。
が接続されている場合には、ホストプロセッサから特定
の端末装置を呼出したり、逆に端末装置からホストプロ
セッサに情報を伝送する際にホストが送出側の端末装置
を識別するために、個々の端末装置にそれぞれ異なるア
ドレスを設定してお(必要がある。
この端末装置にアドレスを設定するための従来の方法と
しては、端末装置にスイッチやコネクタボードなどのハ
ードウェアを用いたアドレス設定機構を設け、人手によ
って各端末装置ごとにアドレスを設定するものがあるが
、このようにハードウェアを用いると設定すべきアドレ
スについての制約があり、また、人手が介入するために
設定に誤りを生じたりする問題があるばかりでなく、ア
ドレスを設定し直すときには端末装置の設置個所まで出
向かなければならない。
しては、端末装置にスイッチやコネクタボードなどのハ
ードウェアを用いたアドレス設定機構を設け、人手によ
って各端末装置ごとにアドレスを設定するものがあるが
、このようにハードウェアを用いると設定すべきアドレ
スについての制約があり、また、人手が介入するために
設定に誤りを生じたりする問題があるばかりでなく、ア
ドレスを設定し直すときには端末装置の設置個所まで出
向かなければならない。
本発明は、ホストプロセッサなどの上位処理装置に縦続
に接続された複数の端末装置に、人手を介することなく
、このホストプロセッサからの制御によってそれぞれの
端末装置にアドレスデータし得るようにすることを目的
とする。
に接続された複数の端末装置に、人手を介することなく
、このホストプロセッサからの制御によってそれぞれの
端末装置にアドレスデータし得るようにすることを目的
とする。
アドレスが設定されていないときに上位処理装置から伝
送されたアドレスを自己のアドレスとして設定する手段
と、自己のアドレスが設定されているときには上位処理
装置から伝送されたアドレスを次段に転送する手段とを
備える端末装置を縦続接続して構成した。
送されたアドレスを自己のアドレスとして設定する手段
と、自己のアドレスが設定されているときには上位処理
装置から伝送されたアドレスを次段に転送する手段とを
備える端末装置を縦続接続して構成した。
本発明の原理を示す第1図において、上位処理装置Sに
は#1ないし#nとして示した複数の端末装置が縦続に
接続されており、#2ないし#nの端末装置は#1端末
装置について図示したと同一の構成を有している。
は#1ないし#nとして示した複数の端末装置が縦続に
接続されており、#2ないし#nの端末装置は#1端末
装置について図示したと同一の構成を有している。
各端末装置は、アドレス未設定であればアドレスレジス
タ2にアドレスが格納されておらず、したがってアドレ
スが設定されたときにセットされるフリップ・フロップ
回路3はリセット状態にあってその出力端子からは“0
”レベルの信号がゲート1の反転制御端子およびアンド
回路4の一方の入力端子に供給される。
タ2にアドレスが格納されておらず、したがってアドレ
スが設定されたときにセットされるフリップ・フロップ
回路3はリセット状態にあってその出力端子からは“0
”レベルの信号がゲート1の反転制御端子およびアンド
回路4の一方の入力端子に供給される。
この状態で上位処理装置Sからアドレスデータが縦続接
続されたこれらの端末装置T、、T2゜Tnに向けて送
出されると、上記の#1端末装置T、のゲート1はその
反転制御端子に印加されている“O”レベルの信号によ
って導通状態にあるので、上位処理装置Sからのアドレ
スデータはこのゲート1を経てアドレスレジスタ2に格
納される。
続されたこれらの端末装置T、、T2゜Tnに向けて送
出されると、上記の#1端末装置T、のゲート1はその
反転制御端子に印加されている“O”レベルの信号によ
って導通状態にあるので、上位処理装置Sからのアドレ
スデータはこのゲート1を経てアドレスレジスタ2に格
納される。
このとき、アンド回路4の一方の入力端子には上記のよ
うにフリップ・フロップ回路3からの“0”レベルの信
号が印加されているために遮断状態にあり、したがって
上位処理装置Sからのアドレスデータはこのアンド回路
4で遮断されて後続する#2端末装置には送られない。
うにフリップ・フロップ回路3からの“0”レベルの信
号が印加されているために遮断状態にあり、したがって
上位処理装置Sからのアドレスデータはこのアンド回路
4で遮断されて後続する#2端末装置には送られない。
しかしながら、上記のように#1端末装置T。
のアドレスレジスタ2にアドレスが格納されるとフリッ
プ・フロップ回路3はセントされてその出力端子からは
“1”レベルの信号がゲート1の反転制御端子およびア
ンド回路4の一方の入力端子に供給されるようになる。
プ・フロップ回路3はセントされてその出力端子からは
“1”レベルの信号がゲート1の反転制御端子およびア
ンド回路4の一方の入力端子に供給されるようになる。
この状態で上位処理装置Sからアドレスデータがこれら
の端末装置T、、T、、・−・−−−T nに向けて送
出されると、一方の入力端子に上記のようにフリップ・
フロップ回路3からの“1”レベルの信号が印加されて
いるアンド回路を経てこのアドレスデータは後続する#
2端末装置T2に転送され、上記した#1端末装置T、
におけると同様に#2端末装置T2のアドレスレジスタ
2に上位処理装置Sから送られてきたアドレスデータが
格納される。
の端末装置T、、T、、・−・−−−T nに向けて送
出されると、一方の入力端子に上記のようにフリップ・
フロップ回路3からの“1”レベルの信号が印加されて
いるアンド回路を経てこのアドレスデータは後続する#
2端末装置T2に転送され、上記した#1端末装置T、
におけると同様に#2端末装置T2のアドレスレジスタ
2に上位処理装置Sから送られてきたアドレスデータが
格納される。
このとき、上記#l端末装置T1のゲー)1はその反転
制御端子に印加されている“1”レベルの信号によって
遮断状態にあるため、この#1端末装WT1のアドレス
レジスタ2にはアドレデータは送られない。
制御端子に印加されている“1”レベルの信号によって
遮断状態にあるため、この#1端末装WT1のアドレス
レジスタ2にはアドレデータは送られない。
このように本発明においては、アドレスが設定されてい
ない端末装置では上位処理装置から送られてきたアドレ
スをそのアドレスレジスタに格納し、アドレスが設定さ
れている端末装置では上位処理装置から送られてきたア
ドレスを次に接続されている端末装置に転送する、とい
う処理を自動的に行うことができ、また、これら端末装
置として同一の構成のものを使用することができる。
ない端末装置では上位処理装置から送られてきたアドレ
スをそのアドレスレジスタに格納し、アドレスが設定さ
れている端末装置では上位処理装置から送られてきたア
ドレスを次に接続されている端末装置に転送する、とい
う処理を自動的に行うことができ、また、これら端末装
置として同一の構成のものを使用することができる。
〔実施例〕
第2図は本発明の実施例を示すもので、第1図における
と同様に上位処理装置に最初に接続されている#1端末
装置についてのみ具体的構成を示しであるが、#2〜#
n端末装置についてもその構成は#1端末装置と同様で
ある。また、第1図における構成要素に対応する構成要
素には第1図と同一の符号を付しである。
と同様に上位処理装置に最初に接続されている#1端末
装置についてのみ具体的構成を示しであるが、#2〜#
n端末装置についてもその構成は#1端末装置と同様で
ある。また、第1図における構成要素に対応する構成要
素には第1図と同一の符号を付しである。
端末装置の電源投入時あるいはアドレスの書換えを行う
際などには上位装置Sから#l端末装置T1に設定すべ
きアドレスを示すアドレスデータを縦続接続された#1
〜#n端末装置に対して送出する。
際などには上位装置Sから#l端末装置T1に設定すべ
きアドレスを示すアドレスデータを縦続接続された#1
〜#n端末装置に対して送出する。
#1端末装置T、の受信部5は受信したデータをマイク
ロプロセッサ6に送り、この受信データがアドレスデー
タであればこのデータをアドレスとしてアドレスレジス
タ2に格納するとともにフリップ・フロップ回路3をセ
ントする。なお、上記のマイクロプロセッサ6は当該端
末装置への入力データ、例えばキーボード入力や計測デ
ータなどを処理したり、データを上位処理装置に転送す
るための電文の生成などの処理を併せて行うものとする
ことができる。
ロプロセッサ6に送り、この受信データがアドレスデー
タであればこのデータをアドレスとしてアドレスレジス
タ2に格納するとともにフリップ・フロップ回路3をセ
ントする。なお、上記のマイクロプロセッサ6は当該端
末装置への入力データ、例えばキーボード入力や計測デ
ータなどを処理したり、データを上位処理装置に転送す
るための電文の生成などの処理を併せて行うものとする
ことができる。
そして、このようにアドレスレジスタ2へのアドレスの
格納が終了すれば、このマイクロプロセッサ6はアドレ
スの設定が終了したことをオア回路7を介して上位処理
装置Sに報告し、この報告を受信した上位処理装置Sは
、この#1端末装置T、の次位に接続されている#2端
末装置T2に付与すべきアドレスを示すアドレスデータ
を送出する。
格納が終了すれば、このマイクロプロセッサ6はアドレ
スの設定が終了したことをオア回路7を介して上位処理
装置Sに報告し、この報告を受信した上位処理装置Sは
、この#1端末装置T、の次位に接続されている#2端
末装置T2に付与すべきアドレスを示すアドレスデータ
を送出する。
このとき、#l端末装WTIは、そのアドレスレジスタ
2にアドレスが既に格納されているためにフリップ・フ
ロップ回路3はセット状態にあり、その“1″レベルの
出力によってアンド回路4は付勢状態になっている。
2にアドレスが既に格納されているためにフリップ・フ
ロップ回路3はセット状態にあり、その“1″レベルの
出力によってアンド回路4は付勢状態になっている。
したがって、上位処理装置Sからのアドレスデータはこ
の#1端末装置T、のアンド回路4を経て次位の#2端
末装置! ’r zに送られ、この#2端末装置Tzで
は、#1端末装置について説明したと同様に、アドレス
をアドレスレジスタに書込み、またフリップ・フロップ
回路3をセットしてそのアンド回路を付勢状態にし、次
にアドレスデータが上位処理装置Sから送られてきたと
きにはさらに次位の端末装置にこのアドレスデータを転
送するようにする。
の#1端末装置T、のアンド回路4を経て次位の#2端
末装置! ’r zに送られ、この#2端末装置Tzで
は、#1端末装置について説明したと同様に、アドレス
をアドレスレジスタに書込み、またフリップ・フロップ
回路3をセットしてそのアンド回路を付勢状態にし、次
にアドレスデータが上位処理装置Sから送られてきたと
きにはさらに次位の端末装置にこのアドレスデータを転
送するようにする。
なお、この#2端末装置T2に設定すべきアドレスを示
すアドレスデータが上位処理装置Sから送られてきても
、#1端末装置T、では、例えばフリップ・フロップ回
路3のセット状態からそのアドレスレジスタ2内にアド
レスが格納されていることをマイクロプロセッサ5が知
ることができるので、このアドレスデータについて何等
の処理も行わないようにする。
すアドレスデータが上位処理装置Sから送られてきても
、#1端末装置T、では、例えばフリップ・フロップ回
路3のセット状態からそのアドレスレジスタ2内にアド
レスが格納されていることをマイクロプロセッサ5が知
ることができるので、このアドレスデータについて何等
の処理も行わないようにする。
このようにして、縦続接続された複数の端末装置には、
上位処理装置に近い側から自動的にアドレスが順次設定
される。
上位処理装置に近い側から自動的にアドレスが順次設定
される。
〔発明の効果〕
本発明によれば、人手を介入させることなく、上位処理
装置に縦続接続された複数の端末装置に自動的にアドレ
スを順次設定することができ、また、これら端末装置と
して同一の構成のものを使用することができるという格
別の効果が達成される。
装置に縦続接続された複数の端末装置に自動的にアドレ
スを順次設定することができ、また、これら端末装置と
して同一の構成のものを使用することができるという格
別の効果が達成される。
第1図は本発明の原理を示すブロック図、第2図は本発
明の実施例を示すブロック図である。
明の実施例を示すブロック図である。
Claims (1)
- アドレスが設定されていないときに上位処理装置から伝
送されたアドレスを自己のアドレスとして設定する手段
と、自己のアドレスが設定されているときには上位処理
装置から伝送されたアドレスを次段に転送する手段とを
備える端末装置を縦続接続してなることを特徴とする縦
続接続された端末装置のアドレス設定方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18799690A JPH0475154A (ja) | 1990-07-18 | 1990-07-18 | 縦続接続された端末装置のアドレス設定方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18799690A JPH0475154A (ja) | 1990-07-18 | 1990-07-18 | 縦続接続された端末装置のアドレス設定方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0475154A true JPH0475154A (ja) | 1992-03-10 |
Family
ID=16215811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18799690A Pending JPH0475154A (ja) | 1990-07-18 | 1990-07-18 | 縦続接続された端末装置のアドレス設定方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0475154A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101847135A (zh) * | 2009-03-26 | 2010-09-29 | 杭州士兰微电子股份有限公司 | 串接通信系统及其通信方法 |
-
1990
- 1990-07-18 JP JP18799690A patent/JPH0475154A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101847135A (zh) * | 2009-03-26 | 2010-09-29 | 杭州士兰微电子股份有限公司 | 串接通信系统及其通信方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0475154A (ja) | 縦続接続された端末装置のアドレス設定方式 | |
JPS6162961A (ja) | 入出力機器 | |
JPH06119280A (ja) | データ処理装置 | |
KR100242690B1 (ko) | 어드레스 라인을 이용한 하위 장치 제어 장치 | |
JPS633346B2 (ja) | ||
JPH0267665A (ja) | インタフェイス回路 | |
JPS60251457A (ja) | 情報処理装置 | |
JPH02125345A (ja) | フアイルアクセス方式 | |
JP2531080B2 (ja) | バスアダプタ切り換え方式 | |
JPH02209010A (ja) | タイミングパルス生成回路 | |
JPS62254545A (ja) | サイクリツク伝送装置 | |
JPH01191966A (ja) | データ処理システム | |
JPH0567025A (ja) | 周辺制御装置 | |
JPH03252750A (ja) | 割り込み制御回路 | |
JPH01118940A (ja) | 応答監視方式 | |
JPH08147589A (ja) | テレメータ装置 | |
JPS6166437A (ja) | マルチホスト・アタツチメント | |
JPH0196743A (ja) | モニタ装置 | |
JPS5899845A (ja) | ベクトル割込マスク方式 | |
JPS62140453A (ja) | 半導体集積回路装置 | |
JPS6146534A (ja) | スキヤンアドレス制御方式 | |
JPH02272667A (ja) | 入出力信号処理方式 | |
JPS60239834A (ja) | 集積回路 | |
JPS6278661A (ja) | デ−タ転送装置 | |
JPH04123547A (ja) | ネットワークにおける端末アドレス登録装置 |