JPS60239834A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS60239834A JPS60239834A JP59096002A JP9600284A JPS60239834A JP S60239834 A JPS60239834 A JP S60239834A JP 59096002 A JP59096002 A JP 59096002A JP 9600284 A JP9600284 A JP 9600284A JP S60239834 A JPS60239834 A JP S60239834A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- circuits
- test mode
- circuit
- latches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路のテスト回路に関し、特にパイプライ
ン処理を行なう回路のテスト回路に関する。
ン処理を行なう回路のテスト回路に関する。
一般に、パイプライン処理はある一定時間内（以下、ピ
ッチとよぶ）に各ブロックがそれぞれの受けもつ処理を
終了させ５次の回路へ処理したデータを送るために次の
回路との間にラッチを入れておくことが多い。しかしな
がら、パイプライン処理を行な５回路に故障等が起こっ
た場合には、複数のブロックで処理の施された出力しか
出力端子から得られないので、故障の個所を見つけ出す
ことは容易ではない。
ッチとよぶ）に各ブロックがそれぞれの受けもつ処理を
終了させ５次の回路へ処理したデータを送るために次の
回路との間にラッチを入れておくことが多い。しかしな
がら、パイプライン処理を行な５回路に故障等が起こっ
た場合には、複数のブロックで処理の施された出力しか
出力端子から得られないので、故障の個所を見つけ出す
ことは容易ではない。
本発明の目的は、素子数を増やすことなく、たとえ増加
してもできるだけ少なくおさえて故障のおこった回路を
見つけ出すことができるテスト回路を提供することにあ
る。
してもできるだけ少なくおさえて故障のおこった回路を
見つけ出すことができるテスト回路を提供することにあ
る。
以下１図面を用いて説明する。
第１図は本発明の一実施例としてあげた２段の加算回路
網である。１〜７はｌピッチを周期とするクロックによ
り動作するラッチ回路であり、シフト・レジスタの機能
も備えている。８〜１０Ｆｉ加算回路である。通常は、
回路１〜７はラッチ回路として動作す−るため、１発目
のクロックで前段の加算回路の演算結果を取りこんで後
段の加算回路へ出力し、次のクロックで前段の加算回路
の次の演算結果を取りこんで再び後段の加算回路へ送る
。
網である。１〜７はｌピッチを周期とするクロックによ
り動作するラッチ回路であり、シフト・レジスタの機能
も備えている。８〜１０Ｆｉ加算回路である。通常は、
回路１〜７はラッチ回路として動作す−るため、１発目
のクロックで前段の加算回路の演算結果を取りこんで後
段の加算回路へ出力し、次のクロックで前段の加算回路
の次の演算結果を取りこんで再び後段の加算回路へ送る
。
こうして、パイプライン処理を行なっているが、テスト
・モードになると１回路１〜７はラッチ回路として動作
せずシフト・レジスタとして動作する。テスト・モード
とするために、図示しないテスト・モード／通常モード
切換端子が設けられており、この端子のレベル制御、又
は通常モードにおいて禁止されている信号の供給により
ナストモ１−ドとしている。テストモードとなると、回
路１〜７は前段からの演算結果をラッチせず、端子Ａ。
・モードになると１回路１〜７はラッチ回路として動作
せずシフト・レジスタとして動作する。テスト・モード
とするために、図示しないテスト・モード／通常モード
切換端子が設けられており、この端子のレベル制御、又
は通常モードにおいて禁止されている信号の供給により
ナストモ１−ドとしている。テストモードとなると、回
路１〜７は前段からの演算結果をラッチせず、端子Ａ。
Ｂから直列に入力されるデータを転送し１回路１〜６の
シフト・レジスタのビット数分のデータを入力する。端
子Ａ、Ｂ社通常動作モードにおけるデータの入出力端子
等と共用することができる。
シフト・レジスタのビット数分のデータを入力する。端
子Ａ、Ｂ社通常動作モードにおけるデータの入出力端子
等と共用することができる。
回路１〜７がデータをシフトレジスタとして取り込むと
、ｌピッチ分だけテスト・モードを解除させて回路１〜
７をラッチとして動作させる。そうすると、加算回路８
，９．および１０はそれぞれラッチ１と２，３と４，５
と６に夫々う１．チされているデータを入力として加算
を行ない、後段のラッチ５，６．７がそれぞれの加算結
果をテスト・モードを解除した時のピッチ内のクロ、・
７りによリラッチする。加算結果のう１．チ後は、前述
の切換端子を制御することにより、再びテスト・モード
に切換えて１回路１〜７を再びシフト・レジスタとして
動作させる。これによ−て、ラッチ５゜６．７は加算回
路８，９．１０の行な−、た演算結果をそれぞれシリア
ルに端子Ｃ，ＤおよびＥへと出力する。端子Ｃ，Ｄおよ
びＥは通常動作モードにおけるデータの入出力端子と共
用できる。またテストモード切換端子も共用できる。
、ｌピッチ分だけテスト・モードを解除させて回路１〜
７をラッチとして動作させる。そうすると、加算回路８
，９．および１０はそれぞれラッチ１と２，３と４，５
と６に夫々う１．チされているデータを入力として加算
を行ない、後段のラッチ５，６．７がそれぞれの加算結
果をテスト・モードを解除した時のピッチ内のクロ、・
７りによリラッチする。加算結果のう１．チ後は、前述
の切換端子を制御することにより、再びテスト・モード
に切換えて１回路１〜７を再びシフト・レジスタとして
動作させる。これによ−て、ラッチ５゜６．７は加算回
路８，９．１０の行な−、た演算結果をそれぞれシリア
ルに端子Ｃ，ＤおよびＥへと出力する。端子Ｃ，Ｄおよ
びＥは通常動作モードにおけるデータの入出力端子と共
用できる。またテストモード切換端子も共用できる。
このような構成により、個々の加算回路８′、９および
１０を同時にテストすることができ、また、テストする
ために必要な入出力端子は通常モードの時に使用してい
る端子と共有し、テスト・モードの時に切換えられるよ
うにすれば、素子数もだいして増加させることなく、テ
ストが容易となっ とたパイプライン処理の集積回路化
を得ることができる。
１０を同時にテストすることができ、また、テストする
ために必要な入出力端子は通常モードの時に使用してい
る端子と共有し、テスト・モードの時に切換えられるよ
うにすれば、素子数もだいして増加させることなく、テ
ストが容易となっ とたパイプライン処理の集積回路化
を得ることができる。
ここでは、例として加算回路網をあげたが、この他にＲ
ＯＭダンプ等、パイプライン処理を行なうブロックには
容易に実現できる。
ＯＭダンプ等、パイプライン処理を行なうブロックには
容易に実現できる。
第１図は本発明の一実施例を示すプロ、り本成図である
。 １〜７：う、子回路、８〜１０：加算回路、Ａ。 Ｂ：データ入力端、Ｃ，Ｄ、ｌ：：データ出力端第１図
。 １〜７：う、子回路、８〜１０：加算回路、Ａ。 Ｂ：データ入力端、Ｃ，Ｄ、ｌ：：データ出力端第１図
Claims (1)
- 第１のラッチ回路と、この第１のラッチ回路の出力を入
力とする信号処理回路と、この信号処理回路の出力を入
力とする第２のラッチ回路とを備えた集積回路において
、テストモード時に少なくとも前記第１のラッチ回路に
テストパターンデータを入力する手段と、少なくとも前
記第２のラッチ回路からテストパターンデニタを前記信
号処理回路で処理したデータを出力する手段とを設けた
ことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096002A JPS60239834A (ja) | 1984-05-14 | 1984-05-14 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096002A JPS60239834A (ja) | 1984-05-14 | 1984-05-14 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60239834A true JPS60239834A (ja) | 1985-11-28 |
| JPH0345406B2 JPH0345406B2 (ja) | 1991-07-11 |
Family
ID=14152907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59096002A Granted JPS60239834A (ja) | 1984-05-14 | 1984-05-14 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60239834A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01237842A (ja) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | データ処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129553A (en) * | 1977-04-18 | 1978-11-11 | Hitachi Ltd | Diagnostic control system |
| JPS58207152A (ja) * | 1982-05-28 | 1983-12-02 | Nec Corp | パイプライン演算装置テスト方式 |
| JPS5945560A (ja) * | 1982-09-07 | 1984-03-14 | Fujitsu Ltd | スキヤンイン・アウト方式 |
-
1984
- 1984-05-14 JP JP59096002A patent/JPS60239834A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129553A (en) * | 1977-04-18 | 1978-11-11 | Hitachi Ltd | Diagnostic control system |
| JPS58207152A (ja) * | 1982-05-28 | 1983-12-02 | Nec Corp | パイプライン演算装置テスト方式 |
| JPS5945560A (ja) * | 1982-09-07 | 1984-03-14 | Fujitsu Ltd | スキヤンイン・アウト方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01237842A (ja) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | データ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345406B2 (ja) | 1991-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2946658B2 (ja) | フリップフロップ回路 | |
| JPS63263480A (ja) | 半導体集積論理回路 | |
| US6370663B1 (en) | Semiconductor integrated circuit | |
| JPS60239834A (ja) | 集積回路 | |
| US5425034A (en) | Semiconductor integrated logic circuit with internal circuit to be examined by scan path test method | |
| JPH01110274A (ja) | 試験回路 | |
| KR100396096B1 (ko) | 반도체 집적 회로의 테스트 회로 | |
| JPH0572615B2 (ja) | ||
| JPH06186306A (ja) | 論理回路 | |
| JPS62132182A (ja) | 試験回路付大規模集積回路 | |
| JPH07253872A (ja) | プロセッサの入出力回路 | |
| JPH06123761A (ja) | 大規模集積回路 | |
| JPH04346084A (ja) | テスト回路 | |
| JP2616125B2 (ja) | 半導体集積回路 | |
| JPH05223902A (ja) | 半導体集積回路 | |
| JPH04231885A (ja) | デジタル・アナログ混在のｌｓｉ | |
| JPS62133371A (ja) | 半導体装置 | |
| JPH0560844A (ja) | 半導体集積回路 | |
| JPH0561713A (ja) | 電子回路ブロツク試験回路 | |
| JPH0714392U (ja) | 集積回路 | |
| JPH08262110A (ja) | 半導体集積回路装置およびその論理回路診断方法 | |
| JPS61213934A (ja) | シフトパス回路 | |
| JPH0782071B2 (ja) | 故障診断機能を有する論理回路 | |
| JPH01308064A (ja) | 集積回路 | |
| JPH0746121B2 (ja) | スキヤンテスト装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |