JPH04346084A - テスト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、テスト回路に関し、
特にディジタル・アナログ混在の半導体等をテストする
場合等に用いて好適なテスト回路に関するものである。

【０００２】

【従来の技術】図２は従来のテスト回路を示す構成図で
ある。図２において、１は外部よりアナログ信号が供給
されるアナログ入力端子、２はアナログ入力端子１から
のアナログ信号をディジタル信号に変換するＡ／Ｄコン
バータ、３は外部よりテスト用のディジタル信号が供給
されるディジタル入力端子、４はＡ／Ｄコンバータ２の
出力信号とディジタル入力端子３からのディジタル信号
を切り換えるセレクタ、５はセレクタ４に接続され、テ
ストされるロジック回路、６はロジック回路５からのデ
ィジタル信号をアナログ信号に変換するＤ／Ａコンバー
タ、７はＤ／Ａコンバータ６からのアナログ信号が供給
されるアナログ出力端子、８はロジック回路５の出力信
号（ディジタル信号）を取り出すディジタル出力端子で
ある。

【０００３】次に動作について説明する。先ず、通常モ
ードでは、セレクタ４が接点ａ側に接続され、アナログ
入力端子１より入力されたアナログ信号がＡ／Ｄコンバ
ータ２によってディジタル信号に変換され、セレクタ４
を通りロジック回路５に入力されて論理処理される。次
いでロジック回路５の出力信号がＤ／Ａコンバータ６に
供給されてアナログ信号に変換され、アナログ出力端子
７に出力される。また、テストモードでは、セレクタ４
が接点ｂ側に切り換えられてディジタル入力端子３から
のディジタル信号がセレクタ４を介してロジック回路５
に供給される。次いで、ロジック回路５の出力信号（デ
ィジタル信号）がディジタル出力端子８に出力されるの
で、その出力信号をチェックすることによりロジック回
路５をテストできる。

【０００４】

【発明が解決しようとする課題】従来のテスト回路は以
上のように構成されているので、ディジタルの入力端子
と出力端子を両方設けることが必要であり、また、扱う
ディジタル信号（ディジタルデータ）のビット数が増え
れば、それだけ端子数（ピン数）が増えるなどの問題点
があった。

【０００５】この発明は上記のような問題点を解決する
ためになされたもので、内部のロジック回路を端子数を
減らしてテスト出来るテスト回路を得ることを目的とす
る。

【０００６】

【課題を解決するための手段】この発明に係るテスト回
路は、入力側及び出力側に夫々設けられたＡ／Ｄコンバ
ータとＡ／Ｄコンバータにより入出力をアナログ信号で
行うロジック回路において、外部から入力されるテスト
用ディジタル信号と上記ロジック回路より出力されるテ
スト用ディジタル信号の入出力を行う入出力端子と、こ
の入出力端子へのディジタル信号の入力，出力を切り換
える第１のセレクタと、上記Ａ／Ｄコンバータから入力
されるディジタル信号と上記入出力端子から入力される
ディジタル信号を切り換える第２のセレクタと、この第
２のセレクタを通して入力されたディジタル信号を保持
し、上記ロジック回路に供給する遅延回路と、この遅延
回路の入力側に設けられ、上記第２のセレクタを通して
入力されたディジタル信号と上記遅延回路の出力信号を
切り換える第３のセレクタとを備えたものである。

【０００７】

【作用】この発明においては、第１，第２及び第３のセ
レクタにより外部から直接遅延回路にテスト用のディジ
タル信号を入力し、第３のセレクタを切り換えることに
より、そのディジタル信号を遅延回路で保持し続ける。 それによりテスト用ディジタル信号の入力に使用した入
力端子を出力端子としても使用可能となり、ロジック回
路のテストが出来る。

【０００８】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例を示す構成図であり、
同図において、図２と対応する部分には同一符号を付し
、その詳細説明は省略する。図１において、３Ａは外部
からテスト用ディジタル信号（ディジタルデータ）が供
給されると共にロジック回路５からテスト用ディジタル
信号（ディジタルデータ）が供給されるディジタル入出
力端子、１０はディジタル入出力端子３Ａへのディジタ
ル信号の入力，出力を切り換える第１のセレクタ、１１
は第２のセレクタ４を通して入力されたディジタル信号
を保持し、ロジック回路５に供給する例えばメモリやシ
フトレジスタ等から成る遅延回路、１２は遅延回路１１
の入力側に設けられ、第２のセレクタ４を通して入力さ
れたディジタル信号と遅延回路１１の出力信号を切換え
る第３のセレクタである。

【０００９】動作について説明する。先ず、通常モード
ではセレクタ１０，４及び１２が接点ａ側に接続され、
アナログ入力端子１より入力されたアナログ信号がＡ／
Ｄコンバータ２によってディジタル信号に変換され、セ
レクタ４，１２および遅延回路１１を通りロジック回路
５に入力されて論理処理される。次いで、ロジック回路
５の出力信号がＤ／Ａコンバータ６に供給されてアナロ
グ信号に変換され、アナログ出力端子７に出力され。ま
た、テストモードではセレクタ１０，１２を接点ａ側に
接続したままでセレクタ４を接点ｂ側に切り換える。デ
ィジタル入出力端子３Ａからのテスト用のディジタル信
号はセレクタ１０，４及び１２を通って遅延回路１１に
入力される。そして、遅延回路１１の出力信号をロジッ
ク回路５に入力した後、セレクタ１２を接点ｂ側に切り
換える。これにより、遅延回路１１の出力信号（ディジ
タルデータ）はロジック回路５へ入力されると共に遅延
回路１１に再び入力され、遅延回路１１はディジタルデ
ータを保持し続ける。さらにセレクタ１０を接点ｂ側に
切り換え、上記状態で処理されたロジック回路５の出力
信号（ディジタルデータ）がディジタル入出力端子３Ａ
に出力される。こうして、ディジタル入出力端子３Ａに
出力されたロジック回路５からの出力信号をチェックす
る事により、ロジック回路５のテストが出来る。このよ
うにして、本実施例ではテスト用ディジタル信号の入力
に使用した入力端子を出力端子としても使用できるので
、ロジック回路のテストに必要な端子数（ピン数）を削
減することができる。

【００１０】

【発明の効果】以上のように、この発明によれば、入力
側及び出力側に夫々設けられたＡ／ＤコンバータとＡ／
Ｄコンバータにより入出力をアナログ信号で行うロジッ
ク回路において、外部から入力されるテスト用ディジタ
ル信号と上記ロジック回路より出力されるテスト用ディ
ジタル信号の入出力を行う入出力端子と、この入出力端
子へのディジタル信号の入力，出力を切り換える第１の
セレクタと、上記Ａ／Ｄコンバータから入力されるディ
ジタル信号と上記入出力端子から入力されるディジタル
信号を切り換える第２のセレクタと、この第２のセレク
タを通して入力されたディジタル信号を保持し、上記ロ
ジック回路に供給する遅延回路と、この遅延回路の入力
側に設けられ、上記第２のセレクタを通して入力された
ディジタル信号と上記遅延回路の出力信号を切り換える
第３のセレクタとを備えたので、ロジック回路のテスト
に必要な入力ピン，出力ピンを兼用出来、ピン数が削減
されるという効果がある。

【図面の簡単な説明】

【図１】この発明によるテスト回路の一実施例を示す構
成図である。

【図２】従来のテスト回路を示す構成図である。

【符号の説明】

２　　　　Ａ／Ｄコンバータ ３Ａ　　　　ディジタル入出力端子 ４　　　　第２のセレクタ ５　　　　ロジック回路 ６　　　　Ｄ／Ａコンバータ １０　　　　第１のセレクタ １１　　　　遅延回路 １２　　　　第３のセレクタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　入力側及び出力側に夫々設けられたＡ
   ／ＤコンバータとＡ／Ｄコンバータにより入出力をアナ
   ログ信号で行うロジック回路において、外部から入力さ
   れるテスト用ディジタル信号と上記ロジック回路より出
   力されるテスト用ディジタル信号の入出力を行う入出力
   端子と、この入出力端子へのディジタル信号の入力，出
   力を切り換える第１のセレクタと、上記Ａ／Ｄコンバー
   タから入力されるディジタル信号と上記入出力端子から
   入力されるディジタル信号を切り換える第２のセレクタ
   と、この第２のセレクタを通して入力されたディジタル
   信号を保持し、上記ロジック回路に供給する遅延回路と
   、この遅延回路の入力側に設けられ、上記第２のセレク
   タを通して入力されたディジタル信号と上記遅延回路の
   出力信号を切り換える第３のセレクタとを備えたことを
   特徴とするテスト回路。