JPS61265587A - Ｌｓｉ試験用回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理回路に関し、特にＬＳＩ試験のための回路
に関する。

〔従来の技術〕

ＬＳＩの機能試験を行うためには、ＬＳＩの入力端子よ
りテストパターンと呼ばれる特別なテスト用信号を入力
し、このとき出力端子から出力される信号を正解値と比
較する方法がとられている。

このテストパターンはＬＳＩの論理が簡単な場合は比較
的容易に作成することができるが、ＬＳＩが大規模にな
り内部の論理が複雑になるにつれ困難になってくる。こ
のような場合、従来からＬＳＩ内に特別なテスト用の回
路を設けることが行われている。このようなテスト用の
回路として現在一般的に用いられているのはスキャンバ
スと呼ばれる方法で、外部からの信号でＬＳＩ内の７リ
ツプフロツプを一列につなぎ換えることにより、ＬＳＩ
内の回路の状態をビットシリアルに外部に出力させるも
のである。

〔発明が解決しようとする問題点〕

スキャンパスは回路も簡単でＬＳＩのテストには非常に
有用でおるが、スキャンバスにつながれたフリップフロ
ップをすべてスキャンクロックと呼ばれる１相のクロッ
クによりシフトしてフリップフロップの状態１ＬｓＩ外
部に送出しているため、通常動作で他の７リツプフロツ
プとは逆相のクロックで動作しているようなフリップフ
ロップはスキャンバスにつなぐことができない。従って
、このような７リツプフロツプが多数あるＬＳＩでは、
このフリップフロップ周辺の回路のテストのためのテス
トパターンの作成が困難となる欠点がある。一方、この
ようなスキャンバスに接続できないフリップ７０ツブは
、直接ＬＳＩの外部端子に出力を出すようにすればテス
トパターンの作成は容易となるが、これにはＬＳＩのピ
ン数の増加を伴いあまり多数のピンを外部に出すことは
不可能である。本発明の目的は、上述の欠点を除去し、
ビン数を増加させずテストパターンの作成全容易とする
ことができるＬＳＩ試験用回路を提供することである。

ｃ問題を解決するための手段〕 本発明のＬＳＩ試験用回路は、入力端子に接続され入力
信号とテスト出力信号とに切り換えにより対応できる双
方向性バッファと、テストモード信号を入力するテスト
入力端子と、前記テストモード信号により前記双方向性
バッファの切り換えを行う切換回路とを備え、前記テス
トモード信号によりＬＳＩ回路内のあらかじめ定められ
た試験対象回路の分岐出力を前記双方向性バッファを経
て前記入力端子から出力するように構成されている。

〔実施例〕

次に図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例のブロック図で、ＬＳＩ回路
の一部を示したものでおる。第１図のＬＳＩ回路におい
て、入力端子１−１．　１−２．　１−３に入力された
信号は入力バッファ２−１．２−２．２−３を通り組合
わせ回路３に入力される。

組合わせ回路３の出力はフリップフロップ５に入力され
、入力端子１−４．入力バノファ２−４を通ったクロッ
ク信号によりサンプリングされる。

フリップフロップ５の出力はＯＲゲート６を通り出力バ
ッファ７．出力端子８を経てＬＳＩの外部に出力される
。一方、入力端子１−５．１−６゜１−７から入力され
た信号は入力バッファ２−５゜２−６．２−７及び組合
わせ回路４′ｔ−経てＯＲゲート６に入力されている。

一点鎖線で囲んだテスト用回路９は本発明のＬＳＩ試験
用回路である。

このＬＳＩ回路でテスト用回路９が無い場合、組合わせ
回路３及びフリップフロップ５の故障を検出するために
は、これらの回路の出力はすべて０凡ゲート６ｔ−負て
出力端子８に出力されているので、０几ゲート６の入力
６−２．６−３が共にＩＩ　Ｌ　１１レベルとなるよう
なテストパターンを入力端子１−５．　１−６．　１−
７に入力する必要がある。すなわら、組合わせ回路４と
独立にテストパターンを作ることができず、テストパタ
ーンの作成工数が増大する。テスト用回路９は入力端子
１−３に接続された出力バッファ９−２．フリップフロ
ップ５の出力を出力バッファ９−２に入力するための信
号＃！９−５．テストモード信号の入力端子９−１．入
力バッファ９−３及び切換回路９−４から成υ、テスト
モード信号が入力されると切換回路９−４からの信号に
より出力バッファ９−２を作動状態にすると共に入力バ
ッファ２−３の出力ｔ−１ｌＬｕレベルとする。これに
より、７リツプフロツプ５の出力は入力端子１−３に出
力されるので、組合わせ回路４とは独立にテストパター
ンを作成することができる。

上述の実施例では、フリップフロップの出力を取り出し
ている入力端子は１端子のみの場合を示しているが、出
力バッファ９−２と同様のバッファを必要数用意し、切
換回路９−４からの信号を接続することにより複数のフ
リップフロップからの出力を取り出すように構成するこ
とができる。

なお、ＬＳＩゲートアレイ等の場合には、第１図に示し
た入力バッファ２−３と出力バッファ９−２に対しては
、双方向性バッファのブロックが用意されているのでよ
り簡単に本発明の回路を構成することができる。

〔発明の効果〕

以上詳細に説明したように、本発明のＬＳＩ試験用回路
によれば、非常に簡単な回路でＬＳＩの端子数を増加す
ること無しにＬＳＩ内の任意の信号を取り出すことがで
き、テストパターン作成は非常に簡単化される。又、本
発明のＬＳＩ試験用回路は最少の論理震災で追加できる
ので、ＬＳＩの論理回路の設計が終了した後でも簡単に
実施することができる。すなわら、ＬＳＩの論理設計の
終了した後に行うテストパターンの作成中において、故
障検出の困難な個所に本発明を実施することによってテ
ストパターンの作成を容易にすることが可能となる。上
述したように、本発明を実施することによりＬＳＩの端
子数を増加すること無く、非常に簡単な回路の追加でテ
ストパターンの作成工数を削減すると共にテストパター
ンの規模も削減できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図で１．１−ｉ（
ｉ＝１〜７）、９−１・・・・・・入力端子、２−ｉ、
９−３・・・・・・入力バッファ、３．４・・・・・・
組合わせ回路、５・・・・・・フリップフロップ、６・
・・・・・ＯＲゲート、７．９−２・・・・・・出力バ
ッ７ア、８・・・・・・出力端子、９・・・・・・テス
ト用回路、９−４・・・・・・切換回路、９−５・・・
・・・信号線。 代理人　弁理士　　内　原　　　晋　−’ｌ＋”’ ＼、゛

Claims (1)

【特許請求の範囲】
1. 　入力端子に接続され入力信号とテスト出力信号とに切
   り換えにより対応できる双方向性バッファと、テスト・
   モード信号を入力するテスト入力端子と、前記テストモ
   ード信号により前記双方向性バッファの切り換えを行う
   切換回路とを備え、前記テストモード信号によりＬＳＩ
   回路内のあらかじめ定められた試験対象回路の分岐出力
   を前記双方向性バッファを経て前記入力端子から出力す
   るように構成されたことを特徴とするＬＳＩ試験用回路
   。