JPH08262110A - 半導体集積回路装置およびその論理回路診断方法 - Google Patents
半導体集積回路装置およびその論理回路診断方法Info
- Publication number
- JPH08262110A JPH08262110A JP7062411A JP6241195A JPH08262110A JP H08262110 A JPH08262110 A JP H08262110A JP 7062411 A JP7062411 A JP 7062411A JP 6241195 A JP6241195 A JP 6241195A JP H08262110 A JPH08262110 A JP H08262110A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- diagnostic
- semiconductor integrated
- integrated circuit
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 フリップフロップの出力系にＡＮＤ論理を付
加することによって故障位置指摘の的中率を向上させ、
かつ不良解析時間の短縮を図ることができる半導体集積
回路装置およびその論理回路診断方法を提供する。 【構成】 少なくとも複数のフリップフロップＦＦから
構成される論理回路を有する半導体集積回路装置であっ
て、フリップフロップＦＦの診断回路系として、フリッ
プフロップＦＦからの診断用出力信号、およびフリップ
フロップＦＦを選択するための診断用アドレス信号をイ
ンバータＮＯＴを介して反転したインバート信号を入力
としてＡＮＤ論理演算する複数の論理積回路ＡＮＤと、
これらの論理積回路ＡＮＤの演算結果を入力として縦続
により複数段でＯＲ論理演算する論理和回路ＯＲとが設
けられ、ＯＲ論理中の“１”固定の等価故障であったも
のが論理積回路ＡＮＤの付加によって単一故障として絞
り込まれる。
加することによって故障位置指摘の的中率を向上させ、
かつ不良解析時間の短縮を図ることができる半導体集積
回路装置およびその論理回路診断方法を提供する。 【構成】 少なくとも複数のフリップフロップＦＦから
構成される論理回路を有する半導体集積回路装置であっ
て、フリップフロップＦＦの診断回路系として、フリッ
プフロップＦＦからの診断用出力信号、およびフリップ
フロップＦＦを選択するための診断用アドレス信号をイ
ンバータＮＯＴを介して反転したインバート信号を入力
としてＡＮＤ論理演算する複数の論理積回路ＡＮＤと、
これらの論理積回路ＡＮＤの演算結果を入力として縦続
により複数段でＯＲ論理演算する論理和回路ＯＲとが設
けられ、ＯＲ論理中の“１”固定の等価故障であったも
のが論理積回路ＡＮＤの付加によって単一故障として絞
り込まれる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
論理回路診断技術に関し、特にＬＳＩ（Large Scale In
tegration ）以上の高集積度の半導体集積回路装置にお
いて、故障位置指摘の的中率向上と不良解析時間の短縮
が可能とされる半導体集積回路装置およびその論理回路
診断方法に適用して有効な技術に関する。
論理回路診断技術に関し、特にＬＳＩ（Large Scale In
tegration ）以上の高集積度の半導体集積回路装置にお
いて、故障位置指摘の的中率向上と不良解析時間の短縮
が可能とされる半導体集積回路装置およびその論理回路
診断方法に適用して有効な技術に関する。
【０００２】
【従来の技術】たとえば、公知とされたものではない
が、発明者が検討した技術として、半導体集積回路装置
の論理回路を構成するフリップフロップの診断は、診断
用アドレス信号（論理値“０”）で特定のフリップフロ
ップを選択し、診断用データ入力信号から論理値
（“１”／“０”）を選択したフリップフロップに書き
込み、その論理値をフリップフロップの診断用出力ピン
から全てのフリップフロップの診断用出力ピンのＯＲ論
理を論理和回路で取って診断用出力エッジピンへ出力し
て判定しているものと考えられる。
が、発明者が検討した技術として、半導体集積回路装置
の論理回路を構成するフリップフロップの診断は、診断
用アドレス信号（論理値“０”）で特定のフリップフロ
ップを選択し、診断用データ入力信号から論理値
（“１”／“０”）を選択したフリップフロップに書き
込み、その論理値をフリップフロップの診断用出力ピン
から全てのフリップフロップの診断用出力ピンのＯＲ論
理を論理和回路で取って診断用出力エッジピンへ出力し
て判定しているものと考えられる。
【０００３】なお、このような論理回路の診断技術に関
しては、たとえば昭和５９年１１月３０日、社団法人電
子通信学会編の「ＬＳＩハンドブック」Ｐ６８５〜Ｐ６
８９などの文献に記載されている。
しては、たとえば昭和５９年１１月３０日、社団法人電
子通信学会編の「ＬＳＩハンドブック」Ｐ６８５〜Ｐ６
８９などの文献に記載されている。
【０００４】
【発明が解決しようとする課題】ところが、前記のよう
な論理回路の診断技術においては、全てのフリップフロ
ップの診断用出力のＯＲ論理を取って判定しているため
に、フリップフロップの診断用出力ピンの何れか１本で
も“１”固定となる不良が起きると、全てのフリップフ
ロップの診断用出力ピンから診断用出力エッジピンまで
の系が“１”固定の等価故障となり、物理的な故障箇所
を絞り込むことが難解になるという問題が生じる。
な論理回路の診断技術においては、全てのフリップフロ
ップの診断用出力のＯＲ論理を取って判定しているため
に、フリップフロップの診断用出力ピンの何れか１本で
も“１”固定となる不良が起きると、全てのフリップフ
ロップの診断用出力ピンから診断用出力エッジピンまで
の系が“１”固定の等価故障となり、物理的な故障箇所
を絞り込むことが難解になるという問題が生じる。
【０００５】そこで、本発明の目的は、フリップフロッ
プの出力系にＡＮＤ論理を付加することによって故障位
置指摘の的中率を向上させ、かつ不良解析時間の短縮を
図ることができる半導体集積回路装置およびその論理回
路診断方法を提供することにある。
プの出力系にＡＮＤ論理を付加することによって故障位
置指摘の的中率を向上させ、かつ不良解析時間の短縮を
図ることができる半導体集積回路装置およびその論理回
路診断方法を提供することにある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【０００８】すなわち、本発明の半導体集積回路装置
は、少なくともフリップフロップから構成される論理回
路を有する半導体集積回路装置に適用されるものであ
り、論理回路におけるフリップフロップの診断回路の出
力系に論理積回路を付加するものである。
は、少なくともフリップフロップから構成される論理回
路を有する半導体集積回路装置に適用されるものであ
り、論理回路におけるフリップフロップの診断回路の出
力系に論理積回路を付加するものである。
【０００９】具体的には、前記診断回路の出力系が、全
ての複数のフリップフロップの診断用出力ピンをＯＲ論
理の縦続で出力エッジピンへ配線している回路に適用
し、これらのフリップフロップのそれぞれの診断用出力
ピンとＯＲ論理との間に論理積回路を付加し、また前記
論理積回路に、フリップフロップの診断用出力信号と、
フリップフロップを選択するための診断用アドレス信号
のインバート信号とを入力し、特に前記論理回路をＬＳ
Ｉ以上の高集積度の半導体集積回路装置を構成する集積
回路とするようにしたものである。
ての複数のフリップフロップの診断用出力ピンをＯＲ論
理の縦続で出力エッジピンへ配線している回路に適用
し、これらのフリップフロップのそれぞれの診断用出力
ピンとＯＲ論理との間に論理積回路を付加し、また前記
論理積回路に、フリップフロップの診断用出力信号と、
フリップフロップを選択するための診断用アドレス信号
のインバート信号とを入力し、特に前記論理回路をＬＳ
Ｉ以上の高集積度の半導体集積回路装置を構成する集積
回路とするようにしたものである。
【００１０】また、本発明の半導体集積回路装置の論理
回路診断方法は、論理回路における複数のフリップフロ
ップのそれぞれに診断用アドレス信号と診断用データ信
号とを入力し、かつフリップフロップのそれぞれの診断
用出力ピンとＯＲ論理との間に付加される論理積回路に
フリップフロップの診断用出力信号と診断用アドレス信
号のインバート信号とを入力して、診断用アドレス信号
と診断用データ信号との論理的な組み合わせにより複数
のフリップフロップの故障箇所を絞り込むものである。
回路診断方法は、論理回路における複数のフリップフロ
ップのそれぞれに診断用アドレス信号と診断用データ信
号とを入力し、かつフリップフロップのそれぞれの診断
用出力ピンとＯＲ論理との間に付加される論理積回路に
フリップフロップの診断用出力信号と診断用アドレス信
号のインバート信号とを入力して、診断用アドレス信号
と診断用データ信号との論理的な組み合わせにより複数
のフリップフロップの故障箇所を絞り込むものである。
【００１１】
【作用】前記した半導体集積回路装置およびその論理回
路診断方法によれば、フリップフロップの診断回路の出
力系である全てのフリップフロップの診断用出力ピンの
ＯＲ論理の縦続接続中に論理積回路が付加されることに
より、フリップフロップの診断用出力ピンの何れか１本
でも“１”固定となる不良が起きても、全てのフリップ
フロップの診断用出力ピンから診断用出力エッジピンま
での系が“１”固定の等価故障とならず、よって単一故
障として複数のフリップフロップの故障箇所を絞り込む
ことができる。
路診断方法によれば、フリップフロップの診断回路の出
力系である全てのフリップフロップの診断用出力ピンの
ＯＲ論理の縦続接続中に論理積回路が付加されることに
より、フリップフロップの診断用出力ピンの何れか１本
でも“１”固定となる不良が起きても、全てのフリップ
フロップの診断用出力ピンから診断用出力エッジピンま
での系が“１”固定の等価故障とならず、よって単一故
障として複数のフリップフロップの故障箇所を絞り込む
ことができる。
【００１２】これにより、フリップフロップから構成さ
れる論理回路を有する半導体集積回路装置、特にＬＳＩ
以上の高集積度の半導体集積回路装置の論理回路診断に
おいて、故障位置を指摘する場合の的中率を向上させ、
かつこの論理回路の不良解析時間の短縮を図ることがで
きる。
れる論理回路を有する半導体集積回路装置、特にＬＳＩ
以上の高集積度の半導体集積回路装置の論理回路診断に
おいて、故障位置を指摘する場合の的中率を向上させ、
かつこの論理回路の不良解析時間の短縮を図ることがで
きる。
【００１３】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１４】図１は本発明の一実施例である半導体集積
回路装置の一例を示す機能ブロック図、図２は本実施例
の半導体集積回路装置における論理回路を構成するフリ
ップフロップの診断回路を示す回路図、図３は本実施例
と比較した従来技術における論理回路を構成するフリッ
プフロップの診断回路を示す回路図である。
回路装置の一例を示す機能ブロック図、図２は本実施例
の半導体集積回路装置における論理回路を構成するフリ
ップフロップの診断回路を示す回路図、図３は本実施例
と比較した従来技術における論理回路を構成するフリッ
プフロップの診断回路を示す回路図である。
【００１５】まず、図１により本実施例の半導体集積回
路装置の構成を説明する。
路装置の構成を説明する。
【００１６】本実施例の半導体集積回路装置は、たとえ
ば少なくともフリップフロップから構成される論理回路
を有する半導体集積回路装置とされ、入力エッジピンか
ら入力される２つのデータを加算演算する複数の加算器
ＡＤＤと、これらの加算器ＡＤＤによる加算結果を入力
データとしてオン／オフ状態が相反して双安定動作する
複数のフリップフロップＦＦと、これらのフリップフロ
ップＦＦからの出力データを記憶するメモリＲＡＭとか
ら構成され、これらは１枚の半導体基板上に形成されて
いる。
ば少なくともフリップフロップから構成される論理回路
を有する半導体集積回路装置とされ、入力エッジピンか
ら入力される２つのデータを加算演算する複数の加算器
ＡＤＤと、これらの加算器ＡＤＤによる加算結果を入力
データとしてオン／オフ状態が相反して双安定動作する
複数のフリップフロップＦＦと、これらのフリップフロ
ップＦＦからの出力データを記憶するメモリＲＡＭとか
ら構成され、これらは１枚の半導体基板上に形成されて
いる。
【００１７】これらのフリップフロップＦＦのそれぞれ
には、図２に示すように一般論理回路系の入力ピンＤお
よび出力ピンＱ，／Ｑとは別にフリップフロップＦＦを
診断するために、フリップフロップＦＦを選択するため
の診断用アドレス信号を入力する診断用アドレス入力ピ
ンＴＡと、診断用データ入力信号を入力する診断用デー
タ入力ピンＴＤと、診断用出力信号を出力する診断用出
力ピンＴＯとが設けられている。
には、図２に示すように一般論理回路系の入力ピンＤお
よび出力ピンＱ，／Ｑとは別にフリップフロップＦＦを
診断するために、フリップフロップＦＦを選択するため
の診断用アドレス信号を入力する診断用アドレス入力ピ
ンＴＡと、診断用データ入力信号を入力する診断用デー
タ入力ピンＴＤと、診断用出力信号を出力する診断用出
力ピンＴＯとが設けられている。
【００１８】さらに、これらのフリップフロップＦＦの
診断回路系として、フリップフロップＦＦからの診断用
出力信号、およびフリップフロップＦＦを選択するため
の診断用アドレス信号をインバータＮＯＴを介して反転
したインバート信号を入力としてＡＮＤ論理演算する複
数の論理積回路ＡＮＤと、これらの論理積回路ＡＮＤの
演算結果を入力として縦続により複数段でＯＲ論理演算
する論理和回路ＯＲとが設けられ、この論理和回路ＯＲ
からの出力データは診断用出力エッジピンから出力され
る。
診断回路系として、フリップフロップＦＦからの診断用
出力信号、およびフリップフロップＦＦを選択するため
の診断用アドレス信号をインバータＮＯＴを介して反転
したインバート信号を入力としてＡＮＤ論理演算する複
数の論理積回路ＡＮＤと、これらの論理積回路ＡＮＤの
演算結果を入力として縦続により複数段でＯＲ論理演算
する論理和回路ＯＲとが設けられ、この論理和回路ＯＲ
からの出力データは診断用出力エッジピンから出力され
る。
【００１９】すなわち、本実施例のフリップフロップＦ
Ｆの診断回路系においては、図３に示すような従来技術
で採用しているフリップフロップＦＦの論理値を診断用
出力ピンから全てのフリップフロップＦＦの診断用出力
ピンのＯＲ論理を取って診断用出力エッジピンへ出力し
て判定している回路系に、診断用アドレス信号のインバ
ート信号とＡＮＤ論理を取るように論理積回路ＡＮＤが
付加された構成となっている。
Ｆの診断回路系においては、図３に示すような従来技術
で採用しているフリップフロップＦＦの論理値を診断用
出力ピンから全てのフリップフロップＦＦの診断用出力
ピンのＯＲ論理を取って診断用出力エッジピンへ出力し
て判定している回路系に、診断用アドレス信号のインバ
ート信号とＡＮＤ論理を取るように論理積回路ＡＮＤが
付加された構成となっている。
【００２０】次に、本実施例の作用について、実際にフ
リップフロップＦＦの故障診断を行う場合の動作を説明
する。
リップフロップＦＦの故障診断を行う場合の動作を説明
する。
【００２１】始めに、論理回路を構成する何れかのフリ
ップフロップＦＦに故障が発生し、その故障診断に際し
ては、まず選択を可能とする論理値“０”の診断用アド
レス信号で特定のフリップフロップＦＦを選択し、この
選択されたフリップフロップＦＦに論理値“１”または
論理値“０”の診断用データ入力信号を入力して書き込
む。
ップフロップＦＦに故障が発生し、その故障診断に際し
ては、まず選択を可能とする論理値“０”の診断用アド
レス信号で特定のフリップフロップＦＦを選択し、この
選択されたフリップフロップＦＦに論理値“１”または
論理値“０”の診断用データ入力信号を入力して書き込
む。
【００２２】たとえば、図２において、第１のフリップ
フロップＦＦ１に故障がある場合を想定し、この第１の
フリップフロップＦＦ１を論理値“０”の診断用アドレ
ス信号で選択し、さらに論理値“０”の診断用データ入
力信号を入力すると、第１のフリップフロップＦＦ１の
診断用出力ピンの出力は“１”固定となる。
フロップＦＦ１に故障がある場合を想定し、この第１の
フリップフロップＦＦ１を論理値“０”の診断用アドレ
ス信号で選択し、さらに論理値“０”の診断用データ入
力信号を入力すると、第１のフリップフロップＦＦ１の
診断用出力ピンの出力は“１”固定となる。
【００２３】さらに、この第１のフリップフロップＦＦ
１の論理積回路ＡＮＤ１においては、第１のフリップフ
ロップＦＦ１からの“１”固定の診断用出力信号と、論
理値“０”の診断用アドレス信号のインバート信号であ
る論理値“１”の信号とを入力とすることにより、論理
積回路ＡＮＤ１からの出力が論理値“１”となる。
１の論理積回路ＡＮＤ１においては、第１のフリップフ
ロップＦＦ１からの“１”固定の診断用出力信号と、論
理値“０”の診断用アドレス信号のインバート信号であ
る論理値“１”の信号とを入力とすることにより、論理
積回路ＡＮＤ１からの出力が論理値“１”となる。
【００２４】この場合に、他のフリップフロップＦＦ２
〜ＦＦｎにおいては、論理値“０”の診断用アドレス信
号を入力して選択状態とし、さらに論理値“０”の診断
用データ入力信号を入力した場合でも、他のフリップフ
ロップＦＦ２〜ＦＦｎには故障がないためにそれぞれの
フリップフロップＦＦ２〜ＦＦｎの診断用出力ピンの出
力は“０”固定となり、よって他のフリップフロップＦ
Ｆ２〜ＦＦｎの論理積回路ＡＮＤ２〜ＡＮＤｎからの出
力は論理値“０”となる。
〜ＦＦｎにおいては、論理値“０”の診断用アドレス信
号を入力して選択状態とし、さらに論理値“０”の診断
用データ入力信号を入力した場合でも、他のフリップフ
ロップＦＦ２〜ＦＦｎには故障がないためにそれぞれの
フリップフロップＦＦ２〜ＦＦｎの診断用出力ピンの出
力は“０”固定となり、よって他のフリップフロップＦ
Ｆ２〜ＦＦｎの論理積回路ＡＮＤ２〜ＡＮＤｎからの出
力は論理値“０”となる。
【００２５】すなわち、第１のフリップフロップＦＦ１
が選択され、かつこの第１のフリップフロップＦＦ１が
故障の場合に論理積回路ＡＮＤ１からの出力信号が論理
値“１”となり、よって出力信号が論理値“１”となっ
た論理積回路ＡＮＤ１からの出力信号により第１のフリ
ップフロップＦＦ１が“１”固定の故障であることを判
断することができる。
が選択され、かつこの第１のフリップフロップＦＦ１が
故障の場合に論理積回路ＡＮＤ１からの出力信号が論理
値“１”となり、よって出力信号が論理値“１”となっ
た論理積回路ＡＮＤ１からの出力信号により第１のフリ
ップフロップＦＦ１が“１”固定の故障であることを判
断することができる。
【００２６】また、他のフリップフロップＦＦ２〜ＦＦ
ｎに故障が発生している場合にも同様に、論理値“０”
の診断用アドレス信号で任意のフリップフロップＦＦ２
〜ＦＦｎを選択することによって、故障が発生している
フリップフロップＦＦ２〜ＦＦｎに対応する論理積回路
ＡＮＤ２〜ＡＮＤｎからの出力信号が論理値“１”とな
ることによって、何れかのフリップフロップＦＦ２〜Ｆ
Ｆｎが“１”固定の故障であることが判断できる。
ｎに故障が発生している場合にも同様に、論理値“０”
の診断用アドレス信号で任意のフリップフロップＦＦ２
〜ＦＦｎを選択することによって、故障が発生している
フリップフロップＦＦ２〜ＦＦｎに対応する論理積回路
ＡＮＤ２〜ＡＮＤｎからの出力信号が論理値“１”とな
ることによって、何れかのフリップフロップＦＦ２〜Ｆ
Ｆｎが“１”固定の故障であることが判断できる。
【００２７】これにより、フリップフロップＦＦの診断
用出力ピンの何れか１本でも“１”固定となる不良が起
きても、全てのフリップフロップＦＦの診断用出力ピン
から診断用出力エッジピンまでの系が“１”固定の等価
故障とならず、フリップフロップＦＦのそれぞれの論理
積回路ＡＮＤからの出力信号によりフリップフロップＦ
Ｆの故障箇所を絞り込むことができる。
用出力ピンの何れか１本でも“１”固定となる不良が起
きても、全てのフリップフロップＦＦの診断用出力ピン
から診断用出力エッジピンまでの系が“１”固定の等価
故障とならず、フリップフロップＦＦのそれぞれの論理
積回路ＡＮＤからの出力信号によりフリップフロップＦ
Ｆの故障箇所を絞り込むことができる。
【００２８】従って、本実施例の半導体集積回路装置に
よれば、論理回路におけるフリップフロップＦＦの診断
回路の出力系において、フリップフロップＦＦと縦続に
よる論理和回路ＯＲとの間に、それぞれのフリップフロ
ップＦＦの診断用出力ピンに論理積回路ＡＮＤを付加す
ることにより、ＯＲ論理中の“１”固定の等価故障であ
ったものを単一故障として絞り込み、故障位置指摘の的
中率を向上させ、かつ不良解析時間の短縮を図ることが
できる。
よれば、論理回路におけるフリップフロップＦＦの診断
回路の出力系において、フリップフロップＦＦと縦続に
よる論理和回路ＯＲとの間に、それぞれのフリップフロ
ップＦＦの診断用出力ピンに論理積回路ＡＮＤを付加す
ることにより、ＯＲ論理中の“１”固定の等価故障であ
ったものを単一故障として絞り込み、故障位置指摘の的
中率を向上させ、かつ不良解析時間の短縮を図ることが
できる。
【００２９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００３０】たとえば、本実施例の半導体集積回路装置
については、複数の加算器ＡＤＤ、複数のフリップフロ
ップＦＦおよびメモリＲＡＭから構成される場合につい
て説明したが、本発明は前記実施例に限定されるもので
はなく、少なくともフリップフロップから構成される論
理回路を有する他の半導体集積回路装置についても広く
適用可能であり、特にＬＳＩ以上の高集積度の半導体集
積回路装置の故障解析に用いた場合に不良解析効率およ
び品質の面において大きな効果を得ることができる。
については、複数の加算器ＡＤＤ、複数のフリップフロ
ップＦＦおよびメモリＲＡＭから構成される場合につい
て説明したが、本発明は前記実施例に限定されるもので
はなく、少なくともフリップフロップから構成される論
理回路を有する他の半導体集積回路装置についても広く
適用可能であり、特にＬＳＩ以上の高集積度の半導体集
積回路装置の故障解析に用いた場合に不良解析効率およ
び品質の面において大きな効果を得ることができる。
【００３１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００３２】すなわち、論理回路におけるフリップフロ
ップの診断回路の出力系、たとえば全ての複数のフリッ
プフロップの診断用出力ピンをＯＲ論理の縦続で診断用
出力エッジピンへ配線している回路において、複数のフ
リップフロップのそれぞれの診断用出力ピンとＯＲ論理
との間に論理積回路を付加し、フリップフロップに診断
用アドレス信号と診断用データ信号とを入力し、かつ論
理積回路にフリップフロップの診断用出力信号と診断用
アドレス信号のインバート信号とを入力することによ
り、フリップフロップの診断用出力ピンの何れか１本で
も“１”固定となる不良が起きても、全てのフリップフ
ロップの診断用出力ピンから診断用出力エッジピンまで
の系が“１”固定の等価故障とならず、よって単一故障
として複数のフリップフロップの故障箇所を絞り込むこ
とができる。
ップの診断回路の出力系、たとえば全ての複数のフリッ
プフロップの診断用出力ピンをＯＲ論理の縦続で診断用
出力エッジピンへ配線している回路において、複数のフ
リップフロップのそれぞれの診断用出力ピンとＯＲ論理
との間に論理積回路を付加し、フリップフロップに診断
用アドレス信号と診断用データ信号とを入力し、かつ論
理積回路にフリップフロップの診断用出力信号と診断用
アドレス信号のインバート信号とを入力することによ
り、フリップフロップの診断用出力ピンの何れか１本で
も“１”固定となる不良が起きても、全てのフリップフ
ロップの診断用出力ピンから診断用出力エッジピンまで
の系が“１”固定の等価故障とならず、よって単一故障
として複数のフリップフロップの故障箇所を絞り込むこ
とができる。
【００３３】この結果、ＯＲ論理中の“１”固定の等価
故障であったものを単一故障として絞り込むことができ
るので、フリップフロップから構成される論理回路の故
障位置指摘の的中率を向上させ、かつ不良解析時間の短
縮を図ることができ、特にＬＳＩ以上の高集積度の半導
体集積回路装置の論理回路診断において、不良解析の効
率向上と品質向上が可能となる。
故障であったものを単一故障として絞り込むことができ
るので、フリップフロップから構成される論理回路の故
障位置指摘の的中率を向上させ、かつ不良解析時間の短
縮を図ることができ、特にＬＳＩ以上の高集積度の半導
体集積回路装置の論理回路診断において、不良解析の効
率向上と品質向上が可能となる。
【図１】本発明の一実施例である半導体集積回路装置の
一例を示す機能ブロック図である。
一例を示す機能ブロック図である。
【図２】本実施例の半導体集積回路装置における論理回
路を構成するフリップフロップの診断回路を示す回路図
である。
路を構成するフリップフロップの診断回路を示す回路図
である。
【図３】本実施例と比較した従来技術における論理回路
を構成するフリップフロップの診断回路を示す回路図で
ある。
を構成するフリップフロップの診断回路を示す回路図で
ある。
ＡＤＤ 加算器 ＦＦ，ＦＦ１〜ＦＦｎ フリップフロップ ＲＡＭ メモリ ＮＯＴ インバータ ＡＮＤ，ＡＮＤ１〜ＡＮＤｎ 論理積回路 ＯＲ 論理和回路
Claims (5)
- 【請求項１】 少なくともフリップフロップから構成さ
れる論理回路を有する半導体集積回路装置であって、前
記論理回路におけるフリップフロップの診断回路の出力
系に論理積回路が付加されていることを特徴とする半導
体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置であ
って、前記診断回路の出力系が、全ての複数のフリップ
フロップの診断用出力端子を論理和の縦続で外部出力端
子へ配線しており、前記複数のフリップフロップのそれ
ぞれの診断用出力端子と前記論理和との間に前記論理積
回路が付加されていることを特徴とする半導体集積回路
装置。 - 【請求項３】 請求項１または２記載の半導体集積回路
装置であって、前記論理積回路に、前記フリップフロッ
プの診断用出力信号と、前記フリップフロップを選択す
るための診断用アドレス信号の反転信号とを入力するこ
とを特徴とする半導体集積回路装置。 - 【請求項４】 請求項１、２または３記載の半導体集積
回路装置であって、前記論理回路を、ＬＳＩ以上の高集
積度の半導体集積回路装置を構成する集積回路とするこ
とを特徴とする半導体集積回路装置。 - 【請求項５】 少なくともフリップフロップから構成さ
れる論理回路を有し、前記論理回路におけるフリップフ
ロップの診断回路の出力系が全ての複数のフリップフロ
ップの診断用出力端子を論理和の縦続で外部出力端子へ
配線している半導体集積回路装置の論理回路診断方法で
あって、前記論理回路における複数のフリップフロップ
のそれぞれに診断用アドレス信号と診断用データ信号と
を入力し、かつ前記複数のフリップフロップのそれぞれ
の診断用出力端子と前記論理和との間に付加される論理
積回路に前記フリップフロップの診断用出力信号と前記
診断用アドレス信号の反転信号とを入力して、前記診断
用アドレス信号と前記診断用データ信号との論理的な組
み合わせにより前記複数のフリップフロップの故障箇所
を絞り込むことを特徴とする半導体集積回路装置の論理
回路診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7062411A JPH08262110A (ja) | 1995-03-22 | 1995-03-22 | 半導体集積回路装置およびその論理回路診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7062411A JPH08262110A (ja) | 1995-03-22 | 1995-03-22 | 半導体集積回路装置およびその論理回路診断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08262110A true JPH08262110A (ja) | 1996-10-11 |
Family
ID=13199388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7062411A Pending JPH08262110A (ja) | 1995-03-22 | 1995-03-22 | 半導体集積回路装置およびその論理回路診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08262110A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374645B1 (ko) * | 2001-02-28 | 2003-03-03 | 삼성전자주식회사 | 에러 발생위치를 검출할 수 있는 에러검출회로 |
-
1995
- 1995-03-22 JP JP7062411A patent/JPH08262110A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374645B1 (ko) * | 2001-02-28 | 2003-03-03 | 삼성전자주식회사 | 에러 발생위치를 검출할 수 있는 에러검출회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0394183A (ja) | 半導体集積回路の試験方法及び回路 | |
| US9791507B2 (en) | Customer-transparent logic redundancy for improved yield | |
| JPH08262110A (ja) | 半導体集積回路装置およびその論理回路診断方法 | |
| JPS60239836A (ja) | 論理回路の故障診断方式 | |
| JP2001021618A (ja) | 故障伝搬経路推定方法、故障伝搬経路推定装置及び記録媒体 | |
| US6445205B1 (en) | Method of testing integrated circuits | |
| JPH05119122A (ja) | スキヤン回路のテストパターン生成方法 | |
| US6691271B1 (en) | Built-in self-test apparatus | |
| KR100396096B1 (ko) | 반도체 집적 회로의 테스트 회로 | |
| JP2000304829A (ja) | 半導体検査方法 | |
| JP3275952B2 (ja) | ディジタル論理回路のテスト回路 | |
| JPH0432349B2 (ja) | ||
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| JPH07294604A (ja) | Ｌｓｉテスト回路 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JPH0784817A (ja) | 組合せ回路のテストパターン生成方法 | |
| JPH0391038A (ja) | 集積回路 | |
| JPH05302959A (ja) | 論理回路診断用回路、診断方式及び装置スキャン方式 | |
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| JP2002156416A (ja) | アドレスデータバステスト方法 | |
| JPH0252265A (ja) | 論理回路のテストパターン生成装置 | |
| JPH05346451A (ja) | ショート試験回路 | |
| JPH06242983A (ja) | 演算回路の診断方式 | |
| JPH05322994A (ja) | 半導体装置 |