JPH04231885A - デジタル・アナログ混在のｌｓｉ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、デジタル・アナログ混在のＬＳＩに関し、特
にデジタル回路及びアナログ回路それぞれのテストを可
能にしたＬＳＩに関するものである。

従来の技術 各種電子機器に半導体デバイスが広く用いられるように
なってきた。そのため半導体デバイスの機能としても、
デジタル或はアナログのいずれか一方の信号方式を処理
し得るだけでは満足できず、同一半導体基板内でデジタ
ル及びアナログの両信号を処理することが望まれ、混在
のＬＳＩが提供されている。特に画像信号処理用のＬＳ
Ｉにはデジタル・アナログ混在回路が必要とされる。

このようなＬＳＩにおいても製造後所望の機能を果し得
るか否かのテストが実施されるが、従来のデジタル・ア
ナログ混在のＬＳＩにおいて、デジタル回路とアナログ
回路を別々にテストしようとする場合、次のような方式
が採られている。

■同一半導体基板に内蔵されたデジタル回路とアナログ
回路の間に設置されたインターフェイス部において、デ
ジタル回路の出力がアナログ回路の入力になっている場
合に、特別なテスト方式としてシフトレジスタを設けな
い場合には、上記インターフェイス部のデジタル出力信
号でアナログ回路部を動作させて、アナログ出力端子の
動作としてテストする。

■デジタル回路とアナログ回路のインターフェイスにシ
リアル出力可能なシフトレジスタを設けて、デジタル回
路のテスト時には、デジタル回路からのインターフェイ
ス出力信号をシフトレジスタによりシリアルに出力して
デジタルテストし、アナログ回路のテスト時にはアナロ
グ回路へのインターフェイス入力信号をシフトレジスタ
によりシリアル入力してアナログテストする。

上記いずれかの方式によってデジタル回路とアナログ回
路を別々にテストしている。

発明が解決しようとする問題点 上記従来のテスト方式では、次のような問題がある。

■シフトレジスタを用いない場合、デジタル回路自身の
テストでありながらアナログ部を動作させた経由のアナ
ログ出力信号でデジタル回路部分を評価しなければなら
ず、必ずしも適切な評価が下せないだけでなく、テスト
が複雑になる。

上記問題点に対して、デジタル部のインターフェイス出
力信号を、テストのために外部へ直接出力することも考
えられるが、この場合には、出力信号数に相当する端子
が必要になり、端子数が多くなる。またこのように外部
へ直接出力すれば、同信号をアナログ信号端子にマルチ
プレクスして出力できない。更にアナログ部に不良があ
れば、デジタル部がテストできない。

■シフトレジスタを用いる場合、実際に回路を構成する
ためには、シフトレジスタに加えてデータを保持するた
めにさらにラッチが必要なため、テスト回路が複雑で大
きくなる。

またアナログ部をテストする場合、シフトレジスタにア
ナログ部インターフェイス信号をシリアルで外部より入
力するため、テスト時間が長くなる等の問題がある。

本発明は、上記問題点を解決するためになされたもので
、デジタル回路部とアナログ回路部とをそれぞれ独立に
テストすることができるＬＳＩを提供する。

問題点を解決するための手段 デジタル回路とアナログ回路を同一半導体基板に形成し
た集積回路において、デジタル・アナログインターフェ
イス部に、マルチプレクサ回路及びシリアル出力専用の
シフトレジスタを設けて構成する。

作用 集積回路に内蔵されたデジタル回路部のみのテスト時に
は、デジタル回路部で処理された出力信号をインターフ
ェイス出力信号としてシフトレジスタから外部へ出力す
る。一方マルチプレクサ回路により、インターフェイス
信号とデジタル入力端子からのテスト入力信号との切換
を実行し、アナログ回路部のテスト時には、デジタル回
路で処理することなくデジタル入力端子より直接アナロ
グ回路部インターフェイス入力信号を与えてアナログ回
路を動作させる。

実施例 図面を用いて実施例を詳細に説明する。

本実施例のＬＳＩ１は、同一半導体基板にデジタル回路
２とアナログ回路３を混在させて形成されている。この
ようなＬＳＩ１において、ＬＳＩをデジタル回路部２と
アナログ回路部３に大きく分類し、デジタル回路部２と
アナログ回路部３間にインターフェイス部として、マル
チプレクサ５（Ｍ１、Ｍ２…Ｍｎ）及びシリアル入力／
シリアル出力を備えたシフトレジスタ４を設ける。上記
インターフェイス部は、デジタル回路部２におけるテス
トの処理を経た信号を出力するとともに、アナログ回路
部３へテストのための信号をデジタル入力６からデジタ
ル回路での信号処理を経由することなく入力するための
機能を果たす。

デジタル回路部２を単独にテストする場合には、デジタ
ル入力６に与えられたテスト信号をデジタル回路２に入
力して所定の処理を施しデジタル出力７を形成し、デジ
タル回路をテストする。同時にデジタル回路２の上記出
力はインターフエイス信号１１〜１ｎを介してシフトレ
ジスタ４の入力２１〜２ｎとなり、更にシフトレジスタ
４により、シリアルデータ２９となってテスト端子９へ
出力される。このテスト端子９の出力によりインターフ
ェイス信号Ｉ１〜Ｉｎのテストが可能になる。

またアナログ回路部３を単独テストする際には、マルチ
プレクサ５によりデジタル入力６より入力された入力信
号３１〜３ｎがアナログインターフェイス信号２〜２ｎ
となり、デジタル入力６及びアナログ入力８によって直
接アナログ回路部を動作させることが可能となり、アナ
ログ回路３が出力１０によってテストできる。

なお上記実施例は、アナログ回路部３からデジタル回路
部２への入力は、信号１１で示すように直接デジタル回
路部２へ入力し、アナログ動作をデジタル部の出力７か
ら出力される信号でテストする構成とした。

しかしアナログ回路部３からデジタル回路部２への入力
に対しても、前記実施例と同様に、アナログ回路部３の
入力部にマルチプレクサを設け、シフトレジスタ４によ
りシリアル出力またはマルチプレクサにより外部端子９
に出力し、テストすることも可能である。

発明の効果 以上本発明によれば、デジタル・アナログ混在ＬＳＩに
おいて、デジタル回路とアナログ回路が独立にテスト可
能になり、アナログ回路の動作をデジタル入力に与えら
れるデジタル信号で直接制御でき、ＬＳＩのテスト効率
が高まり、また不良部分の追跡が容易になる。更にアナ
ログインターフェイス信号を外部よりシリアル入力して
テストする場合よりも、シフトレジスタによりアナログ
インターフェイス信号を直接パラレルに入力できるため
、テスト時間を短縮でき、インターフェイス信号の数が
増えるほど、大幅にテスト時間の短縮が可能になる、等
の優れた効果を奏する。

【図面の簡単な説明】

図は本発明の一実施例を説明するためのＬＳＩの要部ブ
ロック図である。 １：ＬＳＩ２：デジタル回路部 ３：アナログ回路部４：シフトレジスタ５：マルチプレ
クサ 代理人　弁理士　梅田勝（他２名）

Claims (1)

【特許請求の範囲】
1. 【請求項１】デジタル回路とアナログ回路が同一半導体
   基 板に集積されたＬＳＩにおいて、 デジタル回路とアナログ回路のインターフェイス部に、
   デジタル回路の出力信号とアナログ回路をテストするた
   めの信号との導通を制御する手段と、該導通制御手段を
   介した信号が入力されたシフトレジスタを設けてなり、
   デジタル回路及びアナログ回路をそれぞれ単独でテスト
   可能にしたことを特徴とするデジタル・アナログ混在の
   ＬＳＩ。