JPS6375680A - アナログ・デイジタル混載ｌｓｉ内部試験回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 アナログ回路部とディジタル回路部との境界にインタフ
ェース部を設け、通常時は互に一方の回路部の出力を他
方の回路部の入力に接続して通常の動作を行い得るよう
にするとともに、試験時は一方の回路部の入力に接続さ
れたインタフェース回路を経て試験用入力を与えるとと
もに、その回路部の出力に接続されたインタフェース回
路を経て試験用出力を取り出すことによって、それぞれ
の回路部の個別試験を可能にする。

〔産業上の利用分野〕

本発明はＬＳＩ内部試験回路に係り、特にアナログ回路
とディジタル回路とを混載したＬＳＩにおいて、アナロ
グ回路とディジタル回路との個別試験を簡単に行うこと
ができるようにした、アナログ・ディジタル混載ＬＳＩ
内部試験回路に関するものである。

回路構成上の要求によって、アナログ回路とディジタル
回路とを同−ＬＳＩ上に搭載する必要が生じる場合があ
シ、製造技術の進歩に伴ってこのようなアナログ・ディ
ジタル混載ＬＳＩが製造されるようになった。

この場合、アナログ回路とディジタル回路とでは回路の
性格が異なり信号の種類も異なっているので、同時に試
験を行うことはできず、両回路を個別に試験しなければ
ならないが、このようなアナログ回路とディジタル回路
の個別試験を簡単に行うことができるＬＳＩ内部試験回
路が要望されている。

〔従来の技術〕

従来、アナログ・ディジタル混載ＬＳＩにおいてアナロ
グ回路とディジタル回路とを個別に試験するためには、
両回路を外部からそれぞれ独立に取り扱うことができる
ようにするため、両回路にそれぞれテスト信号入出力端
子を設け、これらの端子を利用して個別に試験を行う方
法が用いられている。

〔発明が解決しようとする問題点〕

従来のアナログ・ディジタル混載ＬＳＩにおけるアナロ
グ回路とディジタル回路の個別試験方法では、両回路の
テスト信号入出力用の外部端子を必要とし、従ってＬＳ
Ｉの外部ビンが増加してＬＳＩパッケージを大型化しな
ければならなくなυ、取り付はスペースおよび価格上不
都合を生じるという問題があった。

〔問題点を解決するための手段〕

本発明はこのような従来技術の問題点を解決しイジタル
回路部１とを有するＬＳＩにおいて、インタフェース回
路４，５を具えたものである。

各インタフェース回路４，５は、第１のセレクタ１１と
、フリップフロップ１３と、第２のセレクタルとを具え
ている。

第１のセレクタ１１は、上記両回路部のうち一方の出力
と、試験用入力とを切り替えてフリップフロップ１３に
入力する。

フリップフロップ１３は、第才のセレクタ１１の出力を
ラッチして試験用出力を生じる。

第２のセレクタ１２は、一方の回路部の出力と７リツプ
フロツプ１３の出力とを切り替えてもう一方の回路部に
入力として与える。

インタフェース回路４．５はその一方の試験用出力を他
方の試験用入力として接続されている。

〔作　用〕

通常時はそれぞれのインタフェース回路において第２の
セレクタ１２が互に一方の回路部の出力を他方の回路部
の入力に接続するので、それぞれの回路部における通常
の機能が実行される。

試験時は、一方の回路部の入力に接続されたインタフェ
ース回路において、試験用入力が第１のセレクタ１１を
経てフリップフロップ１３においてラッチされ、その出
力が第２のセレクタ１２を経てその回路部に加えられる
とともに、その回路部の出力に接続されたインタフェー
ス回路において、その回路部の出力が第１のセレクタ１
１を経てフリップフロップ１３においてラッチされ、試
験用出力として取り出されるので、この出力と試験用入
力とを照合することによって、その回路部の良否を試験
することができる。

〔実施例〕

第２図は本発明の一実施例を示したものであって、ディ
ジタル部１とアナログ部２およびインタフェース部３か
らなる全体構成を示している。ディジタル部１は任意の
構成からなるディジタル回路を含み、アナログ部２は任
意の構成からなるアナログ回路を含んでいる。インタフ
ェース部３は、ディジタル部１の出力ｏＤ１　ｋ外部に
取り出し、またはディジタル部１の出力。Ｄ１″＆たけ
テスト入力ＳＩをアナログ部２の入力１Ａ１として入力
する機能を行うインタフェース回路４と、アナログ部２
の出力ｏＡ１　’ｔテスト出力ＳＯに取り出し、または
アナログ部２の出力。Ａ１または入力Ｓ１をディジタル
部１の入力＋ＤＩとして入力する機能を行うインタフェ
ース回路５とからなっている。アナログ部２は入力側に
ディジタルアナログ（Ｄ／Ａ　）変換器６を有し、出力
側にアナログディジタル（Ａ／Ｄ　）変換器７を有して
いる。８は信号反転用インバータである。

第３図はインタフェース回路の具体的構成例を示し、１
１　、１２はセレクタ、１３はフリップフロップ（ＦＦ
）、　１４　、１５はインバータ、１６はオア回路、１
７はアンド回路でおる。

第４図は第２図および第３図の実施例に示された回路に
おける試験手順を示すタイムチャートでちって、（＆）
はディジタル部の試験を示し、（ｂ）はアナログ部の試
験を示している。

以下、第２図ないし第４図に基づいて、本発明のアナロ
グ・ディジタル混載ＬＳＩ内部試験回路の動作を説明す
る。

ＴＭ、　ＳＭ、　Ｄ／Ａは外部から与えられる制御信号
であって、ＴＭはテストモード指示信号でおフ、ＴＭ＝
“１′はＬＳＩが通常の動作状態となる動作モードを、
ＴＭ＝“０＃はＬＳＩが試験状態となる試験モードをそ
れぞれ指示する。ＳＭはシリアルモード指示信号であっ
て、ＳＭ＝＠１″はＬＳＩが通常の動作状態となる動作
モードを、Ｓ　Ｍ　＝−０’はインタフェース回路３，
４がシフトレジスタとしてデータのシリアル転送を行う
シリアルモードを指示する。Ｄ／Ａはディジタル・アナ
ログ切替指示信号であって、Ｄ／Ａ＝−１′はディジタ
ル部１の試験状態を、Ｄ／Ａ＝”０″はアナログ部２の
試験状態を指示する。またＳＣＫは各インタフェース回
路におけるフリップフロップ１３の動作タイミングを指
定するクロックである。Ｓｌはインタフェース回路に対
するテスト入力、Ｓｏはインタフェース回路から出力さ
れるテスト出力である。指示信号Ｄ／Ａはそのママオよ
びインバータ８を経て反転されて、インタフェース回路
４の端子ＴＡ、ＴＢに接続されるとともに、インタフェ
ース回路５の端子ＴＢ、ＴＡにそれぞれ接続されている
。

各インタフェース回路において、インバータ１５゜オア
回路１６．アンド回路１７は端子ＴＡ、　ＴＢの信号状
態に応じてセレクタ１１　、１２の選択人力ＳＡ、　Ｓ
Ｂを発生する。セレクタ１．１　、１２は選択入力ＳＡ
＝’１″。

ＳＢ＝“Ｏ“のとき信号人力Ａを出力Ｘに接続し、ＳＡ
−“Ｏ”　、　８Ｂ＝”１″のとき信号入力Ｂを出力Ｘ
に接続する。また各インタフェース回路においてｉｎは
信号入力、　ＯＴは信号出力である。

（１）通常動作時 信号ＴＭ＝’ｌ”のとき各インタフェース回路において
、オア回路１６．インバータ１５．アンド回路１７を経
てセレクタ１２の端子ＳＡに１’　、　５Ｂ＝−０”が
与えられてセレクタ１２は信号端子Ａを選択し、従って
ディジタル部ｌのディジタル出力。Ｄｌはインタフェー
ス回路４を経てアナログ部２に入力＋Ａ１として与えら
れる。アナログ部２は信号入力側にディジタルアナログ
変換器６を有し入力信号＋Ａ１をアナログ信号に変換し
て、この入力に基づいて回路構成によって定まる所定の
動作を行う。

またアナログ部２のアナログ出力は出力側におけるアナ
ログディジタル変換器７を経てディジタル信号ｏＤ１に
変換されて、インタフェース回路５を経てディジタル部
１に入力ｉＤ１として与えられる。

ディジタル部１はこの入力に基づいて回路構成によって
定まる所定の動作を行なって、ディジタル出力、Ｄｌを
発生する。

（２）試験動作時 信号ＴＭ−“Ｏ“のとき試験モードとなシ、各インタフ
ェース回路の接続は信号Ｄ／Ａによって定まる端子ＴＡ
　、　ＴＢの状態によって決定される。

（２−１）ディジタル部試験時（第４図（ａ））信号Ｄ
／Ａ　＝　’　１″によってインタフェース回路５にお
いてセレクタ１２は端子Ｂを選択し、フリップフロップ
１３のＱ出力が端子ＯＴを経てディジタル部１の入力ｌ
Ｄ１に接続される。この状態で信号ＳＭ＝＝０１になる
とインタフェース回路３，４においてセレクタ１１は端
子Ａを選択し、第１回目のクロックＳＣＫの立上シでイ
ンタフェース部３に対するテスト入力Ｓｌがインタフェ
ース回路４のフリップフロップ１３に書き込まれ、さら
に第２回目ツクロックＳＣＫの立上シでインタフェース
回路５の７リツプフロツプ１３に転送され、その出力が
ディジタル部１の入力＋Ｄ１に与えられる。

次に信号ＳＭ＝１１”になったとき、図示されない試験
装置からディジタル部端子に例えば電源が与えられてデ
ィジタル部１のみが動作状態となシ、入力端子ｚＤ１の
入力データによって所定の動作を行う。ディジタル部１
の動作終了時クロックＳＣＫが与えられて、ディジタル
部１の出力、Ｄｌはインタフェース回路４のフリップフ
ロップ１３にラッチされる。

次に再び信号ＳＭ＝”０’になったときクロックＳＣＫ
が１回与えられて、インク７工−ス回路４にラッチされ
たデータがインタフェース回路５のフリップフロップ１
３を経てインタフェース部３の出力端子ＳＯに出力され
る。従って出力端子ＳＯのデータと入力端子ＳＸのデー
タとを照合することによって、ディジタル部１の動作の
良否を判定することができる。

（２−２）アナログ部試験時（第４図（ｂ））信号Ｄ／
Ａ　＝″″Ｏ”によって、インタフェース回路４におい
てセレクタ１２は端子Ｂを選択し、フリップフロップ１
３の０出力がディジタル部１の入力＋Ｄ１に接続される
。この状態で信号ＳＭ＝＠Ｏ”になるとインタフェース
回路３，４においてセレクタ１１は端子Ａを選択し、ク
ロックＳＣＫの立上９でインタフェース部３の入力端子
Ｓｔのテスト入力がインタフェース回路４のフリップフ
ロップ１３に書き込まれ、セレクタ１２を経てアナログ
部２の入力＋ＡＩに与えられる。

次に信号ＳＭ　＝　−１”となったとき、アナログ部２
のみが動作状態となシ、入力端子＋Ａ１の入力データに
よって所定の動作を行う。アナログ部２の動作終了時ク
ロックＳＣＫが与えられて、アナログ部２の出力ｏＡ１
はインタフェース部５のフリップフロップ１３にラッチ
され、インタフェース部３の出力端子Ｓｏに出力される
。

〔発明の効果〕

以上説明したように本発明によれば、アナログ回路部と
ディジタル回路部の境界にインタフェース部を設けて、
一方の回路部の入力に接続されたインタフェース回路を
経て試験用入力を与え、その回路部の出力に接続された
インタフェース回路を経て試験用出力を取り出すように
したので、アナログ回路部とディジタル回路部とを混載
したＬＳＩにおいて、それぞれの回路部の個別試験を容
易に行うことができるとともに、試験用信号入出力のた
めにＬＳＩの外部ビンを多数設ける必要がない０

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例の構成を示す図、第３図はインタフェース回
路の構成例を示す図、第４図は試験手項を示すタイムチ
ャートである。 ｌ・・・ディジタル部 ２・・・アナログ部 ３・・・インタフェース部 ４．５・・・インタフェース回路 ６・・・ディジタルアナログ（Ｄ／Ａ　）変換器７・・
・アナログディジタル（Ａ／Ｄ　）変換器８・・・イン
バータ １１．１２・・・セレクタ １３・・・フリップフロップ（ＦＦ） １４　、１５・・・インバータ １６・・・オア回路 １７・・・アンド回路

Claims (1)

1. 【特許請求の範囲】 アナログ回路部（２）とディジタル回路部（１）とを有
   するＬＳＩにおいて、 一方の回路部の出力と試験用入力とを切り替えて出力す
   る第１のセレクタ（１１）と、該第１のセレクタ（１１
   ）の出力をラッチして試験用出力を発生するフリップフ
   ロップ（１３）と、前記一方の回路部の出力とフリップ
   フロップ（１３）の出力とを切り替えて他方の回路部に
   入力する第２のセレクタ（１２）とを有するインタフェ
   ース回路（４、５）を一方の回路部の出力と他方の回路
   部の入力との間にそれぞれ具えるとともに、一方のイン
   タフェース回路の試験用出力を他方のインタフェース回
   路の試験用入力に接続し、 常時は第２のセレクタ（１２）を経て一方の回路部の出
   力を他方の回路部の入力に接続するとともに、試験時は
   試験用入力を一方の回路部の入力に接続されたインタフ
   ェース回路のフリップフロップ（１３）を経て該回路部
   に加え、該回路部の出力に接続されたインタフェース回
   路のフリップフロップ（１３）を経て該回路部の出力を
   取り出すようにしたことを特徴とするアナログ・ディジ
   タル混載ＬＳＩ内部試験回路。