JPH01191966A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH01191966A JPH01191966A JP1791188A JP1791188A JPH01191966A JP H01191966 A JPH01191966 A JP H01191966A JP 1791188 A JP1791188 A JP 1791188A JP 1791188 A JP1791188 A JP 1791188A JP H01191966 A JPH01191966 A JP H01191966A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- output
- input
- transfer mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、出力装置と入力装置が共通バスに接続されて
、前記出力装置から前記入力装置へデータが転送される
データ処理システムに関する。
、前記出力装置から前記入力装置へデータが転送される
データ処理システムに関する。
この種、の共通バスにはディスク装置のようにバス転送
速度に高速性を要求される装置と、回線制御装置のよう
にバス転送速度に高速性を要求されない装置が接続され
る。従来はバスの高速化のためにデータバスのビット幅
を広げていたが、高速性を必要としない装置にとっては
、有用ではないことである。
速度に高速性を要求される装置と、回線制御装置のよう
にバス転送速度に高速性を要求されない装置が接続され
る。従来はバスの高速化のためにデータバスのビット幅
を広げていたが、高速性を必要としない装置にとっては
、有用ではないことである。
（発明が解決しようとする課題）
上述した従来のデータ処理システムにおいては、高速化
のためにデータバスのビット幅が広げられていたので、
高速性が要求されない装置にも、必要としないビット幅
が与えられ、その分データレジスタ等の情報操作回路が
必要となるという欠点がある。
のためにデータバスのビット幅が広げられていたので、
高速性が要求されない装置にも、必要としないビット幅
が与えられ、その分データレジスタ等の情報操作回路が
必要となるという欠点がある。
（課題が解決するための手段〕
本発明のデータ処理システムは、
共通バスのデータバスが、いずれもビット幅が前記出力
装置から前記入力装置に転送される１データのビット数
に等しい第１、第２のデータバスからなり、さらに前記
共通バスにはデータ転送モードを転送するための制御線
が設けられ、前記出力装置には、内部メモリから読出さ
れたデータを保持する第１、第２の出力データレジスタ
と、第１、第２の出力データレジスタに保持されている
データをそれぞれ第１、第２のデータバスに出力する第
１、第２のバスドライバと、データ転送モードを設定す
るデータ転送モード設定手段と、設定されたデータ転送
モードを前記制御線に出力する第３のバスドライバと、
第１のデータ転送モードのとき、開いて、第２の出力デ
ータレジスタに保持されているデータを第２のバスドラ
イバに出力する第１の出力ゲートと、第２のデータ転送
モードのとき、開いて、第１の出力データレジスタから
第１のバイドライバに入力されたデータを入力し、第２
のバスドライバに出力する第２の出力ゲートが設けられ
、 入力装置には、第１、第２の入力データレジスタと、第
１、第２のデータバス上のデータを入力しそれぞれ第１
、第２の入力データレジスタに出力する第１、第２のバ
スレシーバと、前記制御線上のデータ転送モードを入力
する第３のバスレシーバと、第３のバスレシーバに入力
されたデータ転送モードが第１のデータ転送モードのと
き、開いて、第２のデータバスから第２のバスレシーバ
に入力されたデータを入力し、第２の入力データレジス
タに出力する入力ゲートと、エラーインディケータと、
第３のバスレシーバに入力されたデータ転送モードが第
２のデータ転送モードのとき、動作して、第１、第２の
バスレシーバから出力されたデータを比較し、データが
一致しない場合、エラーインディケータにエラーを表示
する比較回路が設けられている。
装置から前記入力装置に転送される１データのビット数
に等しい第１、第２のデータバスからなり、さらに前記
共通バスにはデータ転送モードを転送するための制御線
が設けられ、前記出力装置には、内部メモリから読出さ
れたデータを保持する第１、第２の出力データレジスタ
と、第１、第２の出力データレジスタに保持されている
データをそれぞれ第１、第２のデータバスに出力する第
１、第２のバスドライバと、データ転送モードを設定す
るデータ転送モード設定手段と、設定されたデータ転送
モードを前記制御線に出力する第３のバスドライバと、
第１のデータ転送モードのとき、開いて、第２の出力デ
ータレジスタに保持されているデータを第２のバスドラ
イバに出力する第１の出力ゲートと、第２のデータ転送
モードのとき、開いて、第１の出力データレジスタから
第１のバイドライバに入力されたデータを入力し、第２
のバスドライバに出力する第２の出力ゲートが設けられ
、 入力装置には、第１、第２の入力データレジスタと、第
１、第２のデータバス上のデータを入力しそれぞれ第１
、第２の入力データレジスタに出力する第１、第２のバ
スレシーバと、前記制御線上のデータ転送モードを入力
する第３のバスレシーバと、第３のバスレシーバに入力
されたデータ転送モードが第１のデータ転送モードのと
き、開いて、第２のデータバスから第２のバスレシーバ
に入力されたデータを入力し、第２の入力データレジス
タに出力する入力ゲートと、エラーインディケータと、
第３のバスレシーバに入力されたデータ転送モードが第
２のデータ転送モードのとき、動作して、第１、第２の
バスレシーバから出力されたデータを比較し、データが
一致しない場合、エラーインディケータにエラーを表示
する比較回路が設けられている。
データ転送モードが第１のデータ転送モードのときには
、１回のデータ転送で２つのデータが出力装置から入力
装置に転送されて、高速なデータ転送を行なうことがで
き、データ転送モードが第２のデータ転送モードのとき
には、第１、第２のデータバスには出力装置から同一の
データが出力され、入力装置で両データを比較し、一致
しない場合、エラーインディケータにその旨が表示され
るので、信頼性の高いデータ転送を行なうことができる
。
、１回のデータ転送で２つのデータが出力装置から入力
装置に転送されて、高速なデータ転送を行なうことがで
き、データ転送モードが第２のデータ転送モードのとき
には、第１、第２のデータバスには出力装置から同一の
データが出力され、入力装置で両データを比較し、一致
しない場合、エラーインディケータにその旨が表示され
るので、信頼性の高いデータ転送を行なうことができる
。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のデータ処理システムの一実施例のブロ
ック図、第２図は第１図の共通バスＩＯのフォーマット
を示す図である。
ック図、第２図は第１図の共通バスＩＯのフォーマット
を示す図である。
本実施例のデータ処理システムは共通バス１０と、共通
バスｌＯに接続された出力装置２０と入力装置３０とか
ら構成されている。なあ、本実施例において出力装置２
０から入力装置３０に転送される１データのビット数は
１６である。
バスｌＯに接続された出力装置２０と入力装置３０とか
ら構成されている。なあ、本実施例において出力装置２
０から入力装置３０に転送される１データのビット数は
１６である。
共通バスＩＯは、いずれも１６ビツト幅のデータバス１
１．１２と、アドレスバス１３と、Ｆビットライン１４
、Ｒビットライン１５と、その他の図示しない制御ライ
ンとからなっている。したがって、共通バスｌＯのデー
タフォーマットは第２図に示すようにアドレス情報ＡＤ
、データＤｉ、Ｄ２、Ｆビット、Ｒビット、その他の制
御情報からなっている。
１．１２と、アドレスバス１３と、Ｆビットライン１４
、Ｒビットライン１５と、その他の図示しない制御ライ
ンとからなっている。したがって、共通バスｌＯのデー
タフォーマットは第２図に示すようにアドレス情報ＡＤ
、データＤｉ、Ｄ２、Ｆビット、Ｒビット、その他の制
御情報からなっている。
出力装置２０は、出力メモリ２！と、出力メモリ２１か
ら読出されたデータを保持する出力データレジスタ２２
． 、２２２と、第１のデータ転送モードのとき”１”
、第２のデータ転送モードのとき”０″に設定されるＦ
ビットライン２８と、第１のデータ転送モードのときに
”０”、第２のデータ転送モードのとき′ｍ１′″に設
定されるＲビットライン２９と、出力データレジスタ２
２． 、２２２に保持されているデータをそれぞれ７１
ｇ１、第２のデータバス１１、１２に出力するバスドラ
イバ２３． 、２３２と、Ｆビットライン２８、Ｒビッ
トライン２９の設定値をそれぞれＦビットライン１４、
Ｒビットライン１５に出力するバスドライバ２３３と、
Ｆビットライン２８とＲビットライン２９の反転入力の
アンドをとるアンドゲート２６と、Ｆビットライン２８
の反転入力とＲビットライン２９のアンドをとるアンド
ゲート２７と、出力データレジスタ２２２とバスドライ
バ２３２の間のデータバスに設けられ、アンドゲート２
６の出力が”ビのとき開く出力ゲート２４と、出力デー
タレジスタ２２．とバスドライバ２３１の間のデータバ
スと出力ゲート２４とバスドライバ２３．の間のデータ
バスに接続され、アンドゲート２７の出力が”ｌ”のと
き開く出力ゲート２５を含んでいる。
ら読出されたデータを保持する出力データレジスタ２２
． 、２２２と、第１のデータ転送モードのとき”１”
、第２のデータ転送モードのとき”０″に設定されるＦ
ビットライン２８と、第１のデータ転送モードのときに
”０”、第２のデータ転送モードのとき′ｍ１′″に設
定されるＲビットライン２９と、出力データレジスタ２
２． 、２２２に保持されているデータをそれぞれ７１
ｇ１、第２のデータバス１１、１２に出力するバスドラ
イバ２３． 、２３２と、Ｆビットライン２８、Ｒビッ
トライン２９の設定値をそれぞれＦビットライン１４、
Ｒビットライン１５に出力するバスドライバ２３３と、
Ｆビットライン２８とＲビットライン２９の反転入力の
アンドをとるアンドゲート２６と、Ｆビットライン２８
の反転入力とＲビットライン２９のアンドをとるアンド
ゲート２７と、出力データレジスタ２２２とバスドライ
バ２３２の間のデータバスに設けられ、アンドゲート２
６の出力が”ビのとき開く出力ゲート２４と、出力デー
タレジスタ２２．とバスドライバ２３１の間のデータバ
スと出力ゲート２４とバスドライバ２３．の間のデータ
バスに接続され、アンドゲート２７の出力が”ｌ”のと
き開く出力ゲート２５を含んでいる。
入力装置３０は、入力データレジスタ３１＋ 、 ３１
２と、それぞれデータバス１１．１２からデータを取込
み、入力データレジスタ３１． 、３１２に出力するノ
（スレシーバ３２ｓ 、 ３２２と、Ｆビットライン１
４、Ｒビットライン１５からＦビット、Ｒビットの値を
取り込むバスレシーバ３２３と、ハスレシーバ３２３に
取り込まれたＦビットとＲビットの反転値を入力するア
ンドゲート３４と、バスレシーバ３２３に取り込まれた
Ｆビットの反転値とＲビットを入力とするアンドゲート
３５と、バスレシーバ３２２と入力データレジスタ３１
２の間のデータバスに設けられ、アンドゲート３４の出
力が”１゛のとき開く入力ゲート３３と、エラーインデ
ィケータ３６と、アンドゲート３５の出力が”ｌ”のと
き動作し、バスレシーバ３２． 、３２２に取り込まし
たデータを比較し、不一致のときエラーインディケータ
３６に”１”を書込む比較回路３７とを含んでいる。
２と、それぞれデータバス１１．１２からデータを取込
み、入力データレジスタ３１． 、３１２に出力するノ
（スレシーバ３２ｓ 、 ３２２と、Ｆビットライン１
４、Ｒビットライン１５からＦビット、Ｒビットの値を
取り込むバスレシーバ３２３と、ハスレシーバ３２３に
取り込まれたＦビットとＲビットの反転値を入力するア
ンドゲート３４と、バスレシーバ３２３に取り込まれた
Ｆビットの反転値とＲビットを入力とするアンドゲート
３５と、バスレシーバ３２２と入力データレジスタ３１
２の間のデータバスに設けられ、アンドゲート３４の出
力が”１゛のとき開く入力ゲート３３と、エラーインデ
ィケータ３６と、アンドゲート３５の出力が”ｌ”のと
き動作し、バスレシーバ３２． 、３２２に取り込まし
たデータを比較し、不一致のときエラーインディケータ
３６に”１”を書込む比較回路３７とを含んでいる。
次に、本実施例の動作を説明する。
（１）第１のデータ転送モードのとき
この場合、Ｆビットライン２８は１”、Ｒビライン２９
は”０″であり、このＦビット、Ｒビットの値が出力装
置２０のバスドライバ２３３により共通バスｌＯのＦビ
ットライン１４、Ｒビットライン１５に出力され、入力
装置３０のバスレシーバ３２３に取り込まれる。この後
、出力メモリ２１からデータか読出されて出力データレ
ジスタ２２．に保持され、次のデータが読出されて出力
データレジスタ２２２に保持される。このとき出力ゲー
ト２４はアンドゲート２６の出力が”１”であるので開
き、出力ゲート２５はアンドゲート２５の出力が”０”
であるので閉じているので、出力データレジスタ２２．
、２２２に保持されているデータはそれぞれバスドラ
イバ２３＋ 、 ２３．により共通バスＩＯのデータバ
ス１１．１２に出力される。入力装置３０では、データ
バス１１゜１２に出力されたデータがそれぞれバスレシ
ーバ３２、 、３２２により取り込まれる。このとき、
アンドゲート３４の出力は”１”、アンドゲート３５の
出力は”０”であるので、入力ゲート３３は開き、比較
回路３７は動作しない。したがって、バスレシーバ３２
． 、３２２に取り込まれたデータはそれぞれ入力デー
タレジスタ３１． 、３１２に出力される。次に、出力
メモリ２１からデータが読出され、同様の動作か繰り返
される。
は”０″であり、このＦビット、Ｒビットの値が出力装
置２０のバスドライバ２３３により共通バスｌＯのＦビ
ットライン１４、Ｒビットライン１５に出力され、入力
装置３０のバスレシーバ３２３に取り込まれる。この後
、出力メモリ２１からデータか読出されて出力データレ
ジスタ２２．に保持され、次のデータが読出されて出力
データレジスタ２２２に保持される。このとき出力ゲー
ト２４はアンドゲート２６の出力が”１”であるので開
き、出力ゲート２５はアンドゲート２５の出力が”０”
であるので閉じているので、出力データレジスタ２２．
、２２２に保持されているデータはそれぞれバスドラ
イバ２３＋ 、 ２３．により共通バスＩＯのデータバ
ス１１．１２に出力される。入力装置３０では、データ
バス１１゜１２に出力されたデータがそれぞれバスレシ
ーバ３２、 、３２２により取り込まれる。このとき、
アンドゲート３４の出力は”１”、アンドゲート３５の
出力は”０”であるので、入力ゲート３３は開き、比較
回路３７は動作しない。したがって、バスレシーバ３２
． 、３２２に取り込まれたデータはそれぞれ入力デー
タレジスタ３１． 、３１２に出力される。次に、出力
メモリ２１からデータが読出され、同様の動作か繰り返
される。
（２）第２のデータ転送モードのとき
このとき、Ｆビットライン２８は ０”、Ｒビットライ
ン２９は “１“であり、このＦビット、Ｒビットの値
が出力装置２０のバスドライバ２３３により共通バスｌ
ＯのＦビットライン１４、Ｒビットライン１５に出力さ
れ、入力装置３０のバスレシーバ３２３に取り込まれる
。この後、出力メモリ２１からデータが読出されヤ出力
データレジスタ２２．に保持され、次のデータが出力デ
ータレジスタ２２２に保持される。このとき、出力ゲー
ト２４はアンドゲート２６の出力が”０”であるので閉
じ、出力ゲート２５はアンドゲート２７の出力が”１”
であるので開いているので、出力データレジスタ２２薯
に保持されているデータがバスドライバ２３１と２３２
により共通バスＩＯのデータバス１１．１２に出力され
る。入力装置３０では、データバス１１．１２に出力さ
れたデータがそれぞれバスレシーバ３２． 、３２２に
より取り込まれる。このとき、アンドゲート３４の出力
は”０”、アンドゲート３５の出力は”１”であるので
、入力ゲート３３は閉じ比較回路３７が動作し、バスレ
シーバ３２． 、３２２に保持されているデータが比較
される。比較の結果、不一致の場合、エラーインディケ
ータ３６に”１”がセットされ、エラーが表示される。
ン２９は “１“であり、このＦビット、Ｒビットの値
が出力装置２０のバスドライバ２３３により共通バスｌ
ＯのＦビットライン１４、Ｒビットライン１５に出力さ
れ、入力装置３０のバスレシーバ３２３に取り込まれる
。この後、出力メモリ２１からデータが読出されヤ出力
データレジスタ２２．に保持され、次のデータが出力デ
ータレジスタ２２２に保持される。このとき、出力ゲー
ト２４はアンドゲート２６の出力が”０”であるので閉
じ、出力ゲート２５はアンドゲート２７の出力が”１”
であるので開いているので、出力データレジスタ２２薯
に保持されているデータがバスドライバ２３１と２３２
により共通バスＩＯのデータバス１１．１２に出力され
る。入力装置３０では、データバス１１．１２に出力さ
れたデータがそれぞれバスレシーバ３２． 、３２２に
より取り込まれる。このとき、アンドゲート３４の出力
は”０”、アンドゲート３５の出力は”１”であるので
、入力ゲート３３は閉じ比較回路３７が動作し、バスレ
シーバ３２． 、３２２に保持されているデータが比較
される。比較の結果、不一致の場合、エラーインディケ
ータ３６に”１”がセットされ、エラーが表示される。
このように、第１のデータ転送モードのとき、−回のデ
ータ転送で２つのデータが転送されるので、高速なデー
タ転送を実現することができ、第２のデータ転送モード
のときは、同じデータが出力装置から入力装置へ転送さ
れ、両データが比較されて、データ転送時、何らの原因
でデータが破壊されたか否か検出されるので、信頼性の
あるデータ転送を行なうことができる。
ータ転送で２つのデータが転送されるので、高速なデー
タ転送を実現することができ、第２のデータ転送モード
のときは、同じデータが出力装置から入力装置へ転送さ
れ、両データが比較されて、データ転送時、何らの原因
でデータが破壊されたか否か検出されるので、信頼性の
あるデータ転送を行なうことができる。
以上説明したように本発明は、共通バスのデータバスを
二重化し、出力装置に高速性または信頼性のデータ転送
モードを設定するデータ転送モード設定手段を設けて、
２種のデータを二重化されたデータバスで転送する高速
性のデータ処理または同一のデータを二重化されたデー
タバスで転送し、これらのデータを比較する信頼性のデ
ータ処理を選択できるようにしたことにより、データバ
スの属性を換え、共通バスを有効に活用できる効果があ
る。
二重化し、出力装置に高速性または信頼性のデータ転送
モードを設定するデータ転送モード設定手段を設けて、
２種のデータを二重化されたデータバスで転送する高速
性のデータ処理または同一のデータを二重化されたデー
タバスで転送し、これらのデータを比較する信頼性のデ
ータ処理を選択できるようにしたことにより、データバ
スの属性を換え、共通バスを有効に活用できる効果があ
る。
第１図は本発明のデータ処理システムの一実施例のブロ
ック図、第２図は第１図における共通バスｌＯのフォー
マット図である。 ＩＯ・・・共通バス、 １１．１２・・・データ
バス、＋ ３−・・アドレスバス、 １４、２８−Ｆビットライン、 １５、２９−Ｒビットライン、 ２０−−−−−・・出力装置、 ２１・・・・・・出力メモリ ２２、 、２２．・・・出力データレジスタ、２３、
、２３２．２３３−・・バスドライバ、２４、２５−・
・出力ゲート、 ２Ｂ、 ２７．３４．３５−・・・・・アンドゲート、
３０−−−−−・入力装置、 ３１、 、３１２−・・入力データレジスタ、３２、
、３２□、３２３・・・バスレシーバ、３３・・・・・
・入力ゲート、 ３６・・・・・・エラーインディケータ、３７・・・・
・・比較回路。
ック図、第２図は第１図における共通バスｌＯのフォー
マット図である。 ＩＯ・・・共通バス、 １１．１２・・・データ
バス、＋ ３−・・アドレスバス、 １４、２８−Ｆビットライン、 １５、２９−Ｒビットライン、 ２０−−−−−・・出力装置、 ２１・・・・・・出力メモリ ２２、 、２２．・・・出力データレジスタ、２３、
、２３２．２３３−・・バスドライバ、２４、２５−・
・出力ゲート、 ２Ｂ、 ２７．３４．３５−・・・・・アンドゲート、
３０−−−−−・入力装置、 ３１、 、３１２−・・入力データレジスタ、３２、
、３２□、３２３・・・バスレシーバ、３３・・・・・
・入力ゲート、 ３６・・・・・・エラーインディケータ、３７・・・・
・・比較回路。
Claims (1)
- 【特許請求の範囲】 出力装置と入力装置が共通バスに接続されて、前記出力
装置から前記入力装置へデータが転送されるデータ処理
システムにおいて、 前記共通バスのデータバスが、いずれもビット幅が前記
出力装置から前記入力装置に転送される１データのビッ
ト数に等しい第１、第２のデータバスからなり、さらに
前記共通バスにはデータ転送モードを転送するための制
御線が設けられ、前記出力装置には、内部メモリから読
出されたデータを保持する第１、第２の出力データレジ
スタと、第１、第２の出力データレジスタに保持されて
いるデータをそれぞれ第１、第２のデータバスに出力す
る第１、第２のバスドライバと、データ転送モードを設
定するデータ転送モード設定手段と、設定されたデータ
転送モードを前記制御線に出力する第３のバスドライバ
と、第１のデータ転送モードのとき、開いて、第２の出
力データレジスタに保持されているデータを第２のバス
ドライバに出力する第１の出力ゲートと、第２のデータ
転送モードのとき、開いて、第１の出力データレジスタ
から第１のバイドライバに入力されたデータを入力し、
第２のバスドライバに出力する第２の出力ゲートが設け
られ、 入力装置には、第１、第２の入力データレジスタと、第
１、第２のデータバス上のデータを入力しそれぞれ第１
、第２の入力データレジスタに出力する第１、第２のバ
スレシーバと、前記制御線上のデータ転送モードを入力
する第３のバスレシーバと、第３のバスレシーバに入力
されたデータ転送モードが第１のデータ転送モードのと
き、開いて、第２のデータバスから第２のバスレシーバ
に入力されたデータを入力し、第２の入力データレジス
タに出力する入力ゲートと、エラーインディケータと、
第３のバスレシーバに入力されたデータ転送モードが第
２のデータ転送モードのとき、動作して、第１、第２の
バスレシーバから出力されたデータを比較し、データが
一致しない場合、エラーインディケータにエラーを表示
する比較回路が設けられていることを特徴とするデータ
処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1791188A JPH01191966A (ja) | 1988-01-27 | 1988-01-27 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1791188A JPH01191966A (ja) | 1988-01-27 | 1988-01-27 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01191966A true JPH01191966A (ja) | 1989-08-02 |
Family
ID=11956935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1791188A Pending JPH01191966A (ja) | 1988-01-27 | 1988-01-27 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01191966A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4871679A (en) * | 1986-07-15 | 1989-10-03 | Fuji Photo Film Co., Ltd. | Integral multilayer analytical element for determining calcium and its use |
| WO2012032653A1 (ja) * | 2010-09-10 | 2012-03-15 | 富士通株式会社 | 処理システム，通信装置および処理装置 |
-
1988
- 1988-01-27 JP JP1791188A patent/JPH01191966A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4871679A (en) * | 1986-07-15 | 1989-10-03 | Fuji Photo Film Co., Ltd. | Integral multilayer analytical element for determining calcium and its use |
| WO2012032653A1 (ja) * | 2010-09-10 | 2012-03-15 | 富士通株式会社 | 処理システム，通信装置および処理装置 |
| JP5365747B2 (ja) * | 2010-09-10 | 2013-12-11 | 富士通株式会社 | 処理システム，通信装置および処理装置 |
| US8972619B2 (en) | 2010-09-10 | 2015-03-03 | Fujitsu Limited | Processing system, communication apparatus, and processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293381A (en) | Byte tracking system and method | |
| US5125011A (en) | Apparatus for masking data bits | |
| JP2008198218A (ja) | コンピュータシステム及びデータ転送方法 | |
| JPH01191966A (ja) | データ処理システム | |
| JPS6162961A (ja) | 入出力機器 | |
| JP2953169B2 (ja) | データ処理装置 | |
| JPH07104795B2 (ja) | エラ−検出方式 | |
| JP3304107B2 (ja) | データバスの制御方式 | |
| JPH09319863A (ja) | 画像処理装置における設定データ変更装置 | |
| JPH0424741B2 (ja) | ||
| JPH06124257A (ja) | シリアル入出力制御回路 | |
| JPH04333954A (ja) | 情報処理装置 | |
| JPS61217847A (ja) | ロ−カルメモリエラ−検出方式 | |
| JPS63201810A (ja) | 情報処理システムの時刻方式 | |
| JPS616746A (ja) | 部分書込み制御方式 | |
| JPH038016A (ja) | ラッチデータビット操作回路 | |
| JPS62175041A (ja) | ブロツク転送方式 | |
| JPH04160458A (ja) | Ｄｍａコントローラ周辺回路 | |
| JPS60123956A (ja) | メモリ書込装置 | |
| JPH03144842A (ja) | データ転送制御装置 | |
| JPS5824813B2 (ja) | デ−タ処理装置 | |
| JPH02244369A (ja) | フアームウエア間通信方式 | |
| JPH04190445A (ja) | バスインターフェイス装置 | |
| JPS6054051A (ja) | 多重系割込処理装置 | |
| JPH0366247A (ja) | データモニタ装置 |