JPS6054051A

JPS6054051A - 多重系割込処理装置

Info

Publication number: JPS6054051A
Application number: JP16199683A
Authority: JP
Inventors: Itaru Tanimoto; 谷本　至
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-09-05
Filing date: 1983-09-05
Publication date: 1985-03-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野〕本発明は、多重系において、同一の入出力装置あるいは
周辺装置からの割込要求に対して、それぞれの処理装置
が割込処理を行なう多重系割込処理装置に関するもので
ある。

特にデュアル・システムにおいて、同一の割込要求に対
して、２つの処理装置が、同じ割込処理を漏れなく行な
うことのできる多重系割込装置に関するものである。

〔発明の技術的背景とその問題点〕

第１図に割込処理における処理装置と、入出力装置ある
いは周辺装置とのインターフェイス関係を示す。

入出力装置あるいは周辺装置２０にある事象が起こると
、入出力装置あるいは周辺装置２ｏは割込要求信号３０
を処理装置１０１こ出力する。

処理装置１０は、この割込要求信号３０を受取ると現在
の処理を中断し、入出力装置あるいは周辺装置２０へ、
割込応答信号４ｏを出方する。

入出力装置あるいは周辺装置２ｏは、この割込応答信号
４０を受け取ると、割込情報データ５゜を処理装置１０
１こ出力し、割込要求信号３ｏをリセットする。

処理装置１０は、この割込情報データ５ｏを受け取り、
これに基づいて割込処理を行なう。

近年、システムの信頼性を高めるため、装置の信頼性を
高めたり制御の信頼性を高めることを目的として、多重
系を構成することが多くなってきた。

このような場合、入出力装置あるいは周辺装置は共用と
し、処理装置を多重化する方法が一般的に行なわれてい
る。

ここで処理装置と、入出力装置あるいは周辺装置との間
のインターフェイスとしては、読出し処理、書込み処理
割込処理の３つがある。

従来、この様な構成の多重系においては、入出力装置あ
るいは周辺装置に対して、読出し処理および書込み処理
は、それぞれの処理装置から時分割で行なうことができ
た。

しかし、割込処理に関しては、多重系では処理できない
場合が多かった。

寸だ、割込処理を行なう場合でも、割込処理を行なう処
理装置が−一つに決っていたり、人出カ装安不ｒダルー
フ分けしたり布、グループごとにそ、のグループからの
割込要求を処理する処理装置を決めたりしていた。

さらには、グループ分けはしないが、入出力装置あるい
は周辺装置がらの割込要求に対して、これを一番先に受
付けた処理装置が割込処理をするものもあった。

このような多重系で、読出し処理および書込み処理だけ
でなく、割込処理も含めてデュアルシステムを構成する
ことはできながった。

すなわち、デュアルシステムでは２台の処理装置が、割
込処理も含めて全く同一の処理をしなければならないか
らである。

〔発明の目的〕

本発明は、上記従来装置の欠点を克服し、多重系におい
て、同一の入出力装置あるいは周辺装置から出された割
込要求を、それぞれの処理装置で割込処理を可能とし、
システムの信頼性を向上させる多重系割込処理装置を提
供することを目的とする。

〔発明の概要〕

本発明は上記目的を達成するために、入出力装置あるい
は周辺装置から出された割込要求に対して、複数の処理
装置がそれぞれ割込処理を行なう多重系割込処理装置に
おいて、前記処理装置と、前記入出力装置あるいは周辺
装置の間に割込情報を保持するスタックを設け、一つの
処理装置が先に割込処理を行ない、前記入出力装置ある
いは周辺装置からの割込要求をリセットをした後は、他
の処理装置は前記スタックに保持された割込情報を用い
て割込処理を行い、システムの信頼性を向上させる多重
系割込処理装置である。

し発明の実施例〕第２図は本発明による多重系割込処理装置の一実施例を
示した構成図である。

本発明においては、処理装置１１．１２と、入出力装置
あるいは周辺装置２０の間に割込処理回路６０を設ける
。

セしてこの割込処理回路６０が、それぞれの処理袋＋ａ
　１１　＋　１２に対して割込処理のためのインターフ
ェイスを行う。

入出力装置あるいは周辺装置２０が割込要求信号３０を
出力すると、割込処理回路６０はそれぞれの処理装置１
１．１２に対して割込要求信号３１゜３２を出力する。

それぞれの処理装置１１．１２は、割込要求信号３１．
３２を受け取ると、割込応答信号４１．４２を割込処理
回路６０へ出力する。割込処理回路６０は、それぞれの
割込応答信号４１．４２に対して、先に出力されたもの
を検出し、他方の処理を待たせる。この先取り優先回路
は割込処理に限らず、読出し処理や書込み処理と同一で
あるから、ここでは説明を省略する。ここで、処：［ｌ
装置１１からの割込応答信号４１が先に受付けられたと
する。

割込処理回路６０は、入出力装置あるいは周辺装置２０
に対して割込応答信号４０を出力する。

そして、割込応答信号４（Ｈこ対応１−で入出力装置あ
るいは周辺装置２０より出力された割込情報データ５０
を、処理装置１１へ割込情報データ５１として出力する
と同時に、内部のファースト・イン・ファースト・アウ
ト型のスタックに割込情報データ５０をブツシュ（書き
込み）する。

以上の処理により、入出力装置あるいは周辺装置δ２０
からの割込要求３０はリセットされてしまうので、割込
処理回路６０で、割込要求信号３２を作成して、処理装
置１２へ出力する。

次に処理装置１２からの割込応答信号４２に対しては、
これを入出力装置あるいは周辺装置２０へ出力はせずに
、割込処理回路６０で処理し、前記スタックをポツプ（
読み出し）して、このデータを割込情報データ５２とし
て処理装置１２へ出力し、割込処理回路６０から出力し
ている割込要求信号３２をリセットする。

また、逆に処理装置１２からの割込応答信号４２が先に
費付けられた場合も同様で、割込処理回路６０は、入出
力装置あるいは周辺装置２０より割込情報データ５０を
受取り、これを処理装置１２へ出力すると同時に、前記
スタックへブツシュする。処理装置１１からの割込応答
信号４１に対しては、割込処理回路６０で処理し、スタ
ックをポツプして、ポツプしたデータを割込情報データ
５１として処理装置１１へ出力する。

以上の様に、本発明による多重系割込処理装置では、入
出力装置あるいは周辺装置からの割込要求を、全ての処
理装置へ出力し、それぞれの処理装置で漏れなく割込処
理を行なわせることができる。

第３図は第２図中の割込処理回路６０の詳細を示した回
路図で、デュアルシステムにおける多重割込処理装置の
例である。割込処理回路６０は、論理和ゲート７０〜７
２、論理積ゲート８０〜８５，３ステートのバッファゲ
ート９０〜９３およびＰＴＦＯスタック１．００，１０
１から構成される。

ＦＩＦＯスタック１００〜１０１のピット中（ビット数
）は割込情報データ５０のピット中によって決１す、深
さくワード数）は割込要求信号３０の頻度及び処理装置
１１．１２の処理速度等によって決定される。１だＦＩ
ＦＯスタック１００，１０１は、入力端子Ｄ１出力端子
Ｑ１スタックが空であるととを示すＥＭＰ’ｌ’Ｙ端子
、データを立上りでブツシュ（書き込み）するＰ　Ｕ　
Ｓ　Ｈ端子および、データを立上りでポツプ（読み出し
）するｐｏｐ端子を持っている。

尚、０印は信号の反転（インバータ）を示す。

次に割込処理回路６０の動作を説明する。初期状態とし
てＦＩＦＯスタック１００，１０１はともに空であると
する。入出力装置あるいは周辺装置２０から割込要求信
号３０が出力されると、割込処理回路６０は論理和ゲー
ト７０．７１を通じて、処理装置１１　、１２へ割込要
求信号３１．３２を出力する。

ここで、処理装置１１が先に割込要求信号３１を受付け
て割込応答信号４１を出力したとする。

割込処理回路６０では、この割込応答信号４１は、′Ｆ
ＩＦＯスタック１００が空であるから論理積ゲート８２
を通過して、論理和ゲート７２を通じて、入出力装置あ
るいは周辺装置２０へ出力される。

この論理積ゲート８２を通過した割込応答信号はＦＩＦ
Ｏスタック１０１のＰＵＳＨ端子にも導びかれている。

まだ、Ｆ■ＦＯスタック１００は空であるから、割込応
答信号４工は論理積ゲート８０は通過せず、バッファゲ
ート９０は高インピーダンス状態となる。一方論理枳ゲ
ート８１は通過してバッファゲート９１は導通状態とな
る。　応入出力装置あるいは周辺装置２０から、割込応答信号４
０に対応して出力された割込情報データ５０は、このバ
ッファゲート９１を通じて、処理装置１１へ出力される
とともに、ＦＩＦＯスタック１０１の入力端子りにも導
ひかれ、割込応答信号４１の後縁でＦＩＦＯスタック１
０１ヘプッシュされる。

以上の処理で、入出力装置あるいは周辺装置２０からの
割込要求信号３０はリセットされ、論理和ゲート７０を
通じた処理装置１１に対する割込要求信号３１もリセッ
トされる。しかし、処理装置１２に対しては、ＦＩＦＯ
スタック１０１に割込情報データがブツシュされて空で
はなくなったので、論理和ゲート７１を通じて割込要求
信号３２は出力されたままとなる。

次に処理装置１２が割込要求信号３２を受伺けて、−割
込応答信号４２を出力する。

割込処理回路６０では、この割込応答信号４２は、ＦＩ
ＦＯスタック１０１が空ではないので論理積ゲート８５
により、論理和ゲート７２を通じて入出力装置あるいは
周辺装置への割込応答信号４０の出力は禁ＩＦされる。

この割込応答信号４２は、ＦＩＦＯスタック１０１のＰ
ＯＰ端子にも導びかれている。寸だＦＩＦＯスタック１
０１は空でないので、割込応答信号４２は論理積ゲート
８３を通過し、バッファゲート９２を導通状態とする。

これにより、ＦＩＦＯスタック１０１にブツシュされた
割込情報データがバッファゲート９２を通じて処理装置
１２へ割込情報データ５２として出力される。一方論理
積ゲート８４は通過せず、バッファゲート９３は高イン
ピーダンス状態となる。

そ゛して割込応答信号４２の後縁でＦＩＦＯスタック１
０１がポツプされ、Ｆ’ＩＦＯスタック１０１は空とな
（ハ論理和ゲート７１を通じて、処理装置１２へ出力さ
れていたｊ１込要求信号３２はリセットされる。

以上の処理においてＦＩＦＯスタック１００　、１０１
はオーバーフローしないだけの十分な深さを持ち、空の
状態でｐｏｐ端子に信号が供給されても何もしない様に
構成する。

また逆に処理装置１２が先に割込要求信号３２を受付け
た場合も同様である。

この様に、本実施例においては、デュアルシステムにお
いて不可欠である２つの処理装置の処理の同一性が、割
込処理に対しても可能となる。

捷だ本発明の一実施例としてデュアルシステムで説明し
たが、これは、３重系以上の多重系に対しても容易に拡
張することができる。

〔発明の効果〕

以上の様に本発明の多重系割込処理装置を用いれば、従
来の多重系ｔこおいて実現できなかった、入出力装置あ
るいは周辺装置から出力された同一の割込要求を、複数
台の処理装置に並列に供給しそれぞれの処理装置で漏れ
なく割込処理を行なうということが可能となった。

特にデュアルシステムにおいて、２台の処理装置が同一
の処理を行なうということが、従来の様に読出し処理お
よび書込み処理に限らず、割込処理に対しても可能とな
り、完全なデュアルシステムを構成することが可能とな
り、システムの信頼性を一段と向上させることができる
。

【図面の簡単な説明】

第１図は、一般の処理装置と、入出力装置あるいは周辺
装置との間の割込処理に関するインターフェイスを示す
図、第２図は本発明の多重系割込処理装置によるデュア
ルシステムの実施例を示す構成図、第３図は第２図中の
割込処理回路６０の詳細を示した回路図である。１０・・・処理装置　２０・・・入出力装置又は周辺装
置３α・・割込要求信号　１１．１２・・・処理装置２
０・・・入出力装置又は周辺装置３０〜３２・・・割込要求信号　３０〜３２・・・割込
要求信号４０・・割込応答信号　５０・・・割込情報デ
ータ４０〜４２・・・割込応答信号５０〜５２・・・割込情報データ６α・・割込処理回路　３０〜３２・・・割込要求信号
４０〜４２・・・割込応答信号　５０〜５２・・・割込
情報データ７０〜７２・・・論理和ゲート８０〜８５・
・・論理積ゲート９０〜９３・・・バッファゲート　１
００　、１０１・・・ＦＩＦＯスタック第１図第２図

Claims

【特許請求の範囲】

入出力装置あるいは周辺装置から出された割込要求に対
して、複数の処理装置がそれぞれ割込処理を行なう多重
系割込処理装置において、前記処理装置と、前記入出力
装置あるいは周辺装置の間に割込情報を保持するスタッ
クを設け、一つの処理装置が先に割込処理を行い、前記
入出力装置あるいは周辺装置からの割込要求をリセット
をした後は“、他の処理装置は前記スタックに保持され
た割込情報を用いて割込処理をすることを％〆とする多
重系割込処理装置。