JPS63153629A - デ−タフオ−マツト変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要） −のデータフォーマットで表記されたデータを他のデー
タフォーマットに変換するデータフォーマット変換装置
を、入力データセット信号によりセットされ入力データ
を保持するデータレジスタを有するデータ入力部と、こ
の入力部からの入力データのデータフォーマットを変更
するデータフォーマット変換部と、このデータフォーマ
ット変換部が変換したデータを出力するデータ出力部と
で構成して、データフォーマットの変換を高速で実行す
ることを可能にした。

（産業上の利用分野） 本発明はデータフォーマット変換装置に係り、特に−の
データフォーマットで表記されたデータを他のデータフ
ォーマットに高速に変換することかできるデータフォー
マット変換装置に関する。

（従来の技術） 一般に、異なったデータフォーマットを採用した情報処
理装置間においてデータのやりとりをする場合がある。

例えばＩ　ＥＥＥ形式のデータフォーマットを採用する
ワークステーションから、これと異ったデータフォーマ
ットを採用するホストコンピュータに画像データを転送
し、これに座標変換等の処理を施して再びワークステー
ジョンに転送して表示するような場合には、データフォ
ーマットを変換して夫々の装置に適合したデータフォー
マットとして転送するようにしている。

従来において、このようなデータフォーマットの変換は
このデータを所定のソフトウェアによって演算処理をし
て実行するようにしている。

〔発明が解決しようとする問題点〕

ところで、上述のようなソフトウェアを利用するように
したデータフォーマットの変換にあっては、演算処理速
度に限りがあり、上述のような画像データのデータフォ
ーマットの変換を行なうのには処理速度が遅く実用的で
ないという問題がある。

〔問題点を解決するための手段〕

本発明において上記の問題点を解決するための手段は、
第１図に示すようにデータフォーマット変換装置を入カ
データセッ゛ト信号によりセットされ入力データを保持
するデータレジスタ２を有するデータ入力部１と、この
データ入力部１からの入力データのデータフォーマット
を変更するデータフォーマット変換部３と、このデータ
フォーマット変換部３が変換したデータを出力するデー
タ出力部４とから構成したことである。

（作用） 本発明によればデータフォーマットの変換はソフトウェ
アによる演算によって実行されるのではなく、ハードウ
ェアによって実行することとなるので、高速に行なうこ
とができる。

（実施例） 以下本発明に係るデータフォーマット変換装置の実施例
を図面に基づいて説明する。

第２図乃至第４図は本発明に係るデータフォーマド変換
装置の実施例を示すものである。

本実施例においてデータフォーマット変換装置１２は、
第２図に示すように−の情報処理装置としてＩ　ＥＥＥ
形式のデータフォーマットを採用するワークステーショ
ンｌＯから、これと異ったデータフォーマットを採用す
るホストコンピュータ１１に画像データを転送して、こ
れに座標変換の処理を施して再びワークステーション１
０に転送して表示するような場合に、ワークステーショ
ン１０とホストコンピュータ１１との間に設けられ、一
方の装置から出力したデータを他の装置か採用するデー
タフォーマットに変換して他の装置に転送するものであ
る。

本実施例において、データフォーマット変換装置１２は
第３図に示すように、コントロール部１３と、データバ
スからデータか入力されるデータ入力部１４と、このデ
ータ入力部１４に接続したデータフォーマット変換部１
５と、データフォーマット変換部１５に接続したデータ
出力部１６と、データフォーマット変換部１５とデータ
出力部１６とに接続したステータス部１７と、上記のコ
ントロール部１３とステータス部１７とに接続した割込
発生部１８とからなる。

コントロール部１３は、コントロールレジスタセット信
号によりセットされ１割込有効／無効ビット、変換形式
ビット、入力データ及び出力データの精度ビットを有す
るコントロールレジスタ１９を内蔵しておりエラー発生
時の割込発生部１８の割込有効／無効、及びデータフォ
ーマット変換部１５の変換形式、入力データ及び出力デ
ータの精度を制御する。

データ入力部１４は、入力データセット信号によりセッ
トされるデータレジスタ２０を有し、情報処理装置、即
ちワークステーション１０及びホストコンピュタ−１１
からのデータを保持する。

データフォーマット変換部１５はコントロールレジスタ
１９からの情報に基づいてデータ入力部１４か保持して
いる入力データのフォーマットの変換を実行し、変換後
のデータをデータ出力部１６に転送する。

また、このデータフォーマット変換部１５は、データフ
ォーマット変換のエラーか発生したときには、このエラ
ーのチェックを行ない、その結果をステータス部１７及
び割込発生部１８に送出する。

データ出力部１６はステータス部１７のステータスレジ
スタ２１、データ入力部１４のデータレジスタ２０及び
データフォーマット変換部１５の各出力を選択信号に基
づいて選択して出力する。

ステータス部１７はステータスレジスタ２１を有し、変
換エラーを保持してデータ出力部１６にエラーステータ
スを送出する。

また、割込発生部１８はコントロールレジスタ１９の割
込有効／無効ビットの状態（“０”／“ｌ”）により、
変換エラーが発生すると割込を制御して、割込有効（“
ｌ”）の場合には割込を発生して、また割込無効（“０
”）の場合には変換エラーが発生しても割込を発生させ
ない。

更に、本実施例において、このデータフォーマット変換
装置１２はデータレジスタ２０、コントロールレジスタ
１９、データ出力部１６にコントロール信号等を入力す
るようにして制御するようにしている。

この実施例においては、第４図に示すような制御回路３
０を設けてコントロール信号等を発生するようにしてい
る。この制御回路３０は情報処理装置、例えばワークス
テーションのＭＰＵが発生するアドレス信号、ファンク
ション信号、リード／ライト信号を受けて各レジスタに
信号を発生する。この制御回路はアドレス信号を受けて
データ出力部に選択信号を出力する第１のデコード回路
３１と、ＭＰＵが出力するファンクションコート（メモ
リから読み取った情報がデータか否かを表示するコード
）が入力される第２のデコード回路３２と、第１のデコ
ード回路３１の出力と第２のデコート回路３２の出力と
ＭＰＵのリード／ライト信号とを入力しメモリのデータ
を選択するアントゲート３３と、上記のリート／ライト
信号がインバータ３４で反転して入力する入力データレ
ジスタ選択アンドゲート３５とこの両アンドゲート３３
．３５の出力が入力されて入力データレジスタセット信
号を発生するオアゲート３６と、上記の反転したリード
／ライト信号と上記の第１のデコード回路３１からの信
号が入力され、コントロールレジスタセット信号を出力
するコントロールレジスタ選択アンドゲート３７とで構
成している。

従って、この制御回路３０によればコントロールレジス
タによって変換形式、入出力データの精度を設定するこ
とができ、また浮動少数点データのデータフォーマット
を変換する場合の４コントロールレジスタの割込有効／
無効ビットを有効とすることにより正しくＭＰＵＩ、：
割込を発生することかできるほか、ＭＰＵかメモリのデ
ータを読みこむ時と同時にデータをデータフォーマット
変換装置に入力し、データフォーマット変換後にデータ
出力部選択信号により変換後のデータを読み出すことが
できる。

〔発明の効果〕

以上説明したように、本発明によれば、データフォーマ
ットの変換装置を入力データセット信号によりセットさ
れ入力データを保持するデータレジスタを有するデータ
入力部と、この入力部からの入力データのデータフォー
マットを変更するデータフォーマット変換部と、このデ
ータフォーマット変換部が変換したデータを出力するデ
ータ出力部とで構成するようにした為、データフォーマ
ットの変換を高速に実行することができるという効果が
ある。

【図面の簡単な説明】

第１図は本発明に係るデータフォーマット変換装置の原
理図、第２図は本発明に係るデータフオマット変換装置
の配置される位置を示すブロック図、第３図は本発明に
係るデータフォーマット変換装置の実施例を示すブロッ
ク図、第４図は第２図に示したデータフォーマット変換
装置の制御回路を示す回路図である。 ｌ・・・データ入力部 ２・・・データレジスタ ３・・・データフォーマット変換部 ４・・・データ出力部 ゛にり′ １Ｌ号６０月の力層硬固 第１図 第２図 １１尺（ｇ−５ 欠例蒐イテＪの）口、７２図 第３図

Claims (1)

【特許請求の範囲】
1. 入力データセット信号によりセットされ入力データを保
   持するデータレジスタを有するデータ入力部と、この入
   力部からの入力データのデータフォーマットを変更する
   データフォーマット変換部と、このデータフォーマット
   変換部が変換したデータを出力するデータ出力部とから
   なることを特徴とするデータフォーマット変換装置。