JPS5833764A - 時間監視方式 - Google Patents
時間監視方式Info
- Publication number
- JPS5833764A JPS5833764A JP56130561A JP13056181A JPS5833764A JP S5833764 A JPS5833764 A JP S5833764A JP 56130561 A JP56130561 A JP 56130561A JP 13056181 A JP13056181 A JP 13056181A JP S5833764 A JPS5833764 A JP S5833764A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- address
- register
- subtraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は時間監視方式、特に通信制御に於いて外部処理
装置によって制御される時間監視方式に関する。
装置によって制御される時間監視方式に関する。
第１図は従来のこの種の時間監視方式のブ勘ツタ図で、
８！Ｊに於いてｌは書込データ設定レジスタ、２は書込
アドレス設定レジスタ、３はメモリ、４はアドレスカウ
ンタ、５は終了アドレスレジスタ、６は減算カウンタ、
７は減算終了信号作成回路、９は減算制御信号作成回路
、１０．１１はセレクタである。
８！Ｊに於いてｌは書込データ設定レジスタ、２は書込
アドレス設定レジスタ、３はメモリ、４はアドレスカウ
ンタ、５は終了アドレスレジスタ、６は減算カウンタ、
７は減算終了信号作成回路、９は減算制御信号作成回路
、１０．１１はセレクタである。
外部の処理装置から指定されたデータを指定されたメモ
リアドレスへ書き込み、アドレスカウンタ４０周期でメ
モリへアクセスし、該アドレスカウンタ４の値を１つづ
つ減算してゆき、０になった時に減算終了信号作成回路
７から減算終了を知らせる信号島を外部へ一出力すると
同時に、その時のアドレスｂを終了アドレスレジスタ５
かも外部へ出力していた。従って設定するデータの種類
を１つ以上にし、種類によって減算終了後の処理装置の
処理の優先度を設定する事が出来ないという欠点があっ
た。
リアドレスへ書き込み、アドレスカウンタ４０周期でメ
モリへアクセスし、該アドレスカウンタ４の値を１つづ
つ減算してゆき、０になった時に減算終了信号作成回路
７から減算終了を知らせる信号島を外部へ一出力すると
同時に、その時のアドレスｂを終了アドレスレジスタ５
かも外部へ出力していた。従って設定するデータの種類
を１つ以上にし、種類によって減算終了後の処理装置の
処理の優先度を設定する事が出来ないという欠点があっ
た。
本発明はメモリへ書き込むデータに、処理優先度を設定
するビットを付加する事により上記欠点を除夫し、設定
するデータの種類によって減算終了信号を優先度別に出
力することができる時間監視方式を提供するものである
。
するビットを付加する事により上記欠点を除夫し、設定
するデータの種類によって減算終了信号を優先度別に出
力することができる時間監視方式を提供するものである
。
本発明によるとメモリと、カウンタと、レジスタとによ
うて構成され、外部処理装置により設定された値を設定
されたメモリアドレスへ書き込み、書き込まれた値を一
定周期で１つづつ減算しその値がＯＫなった時に処理装
置に対して減算終了を通知する信号を発生し、同時にそ
のアドレスを外部へ出力する事によつて時間監視を行う
回路において、前記メモリに設定するデータに優先度を
設定するビットを付加し優先度別の減算終了通知を発生
することを特徴とする時間監視方式が得られる。
うて構成され、外部処理装置により設定された値を設定
されたメモリアドレスへ書き込み、書き込まれた値を一
定周期で１つづつ減算しその値がＯＫなった時に処理装
置に対して減算終了を通知する信号を発生し、同時にそ
のアドレスを外部へ出力する事によつて時間監視を行う
回路において、前記メモリに設定するデータに優先度を
設定するビットを付加し優先度別の減算終了通知を発生
することを特徴とする時間監視方式が得られる。
次に本発明を図面について詳細に説明する。第２図は本
発明の一実施例のプロッタ図で、第２図に示すものはメ
モリ３と、外部処理装置よりメモリアドレスを設定する
書込アドレス設定レジスタ２と、データを設定する書込
データ設定レジスタ息 ｌと周期的なメモリアドレス作成するアドレスカウンタ
４と、メモリ３から読み出したデータを設定し、−１の
減算を行ない、減算結果が００時信号Ｂを発生する減算
カウンタ６と、メモリ３から読み出した優先指定ビット
を設定する優先度指定ピットレジスタ８と、該レジスタ
８の値をデコードする゛デコーダ１２と、前記信号Ｂと
デコード結果な組合わせ優先度別の減算終了信号ａ＠、
ａ□ａｌｅａ、を作成する減算終了信号作成回路７とよ
り構成される。
発明の一実施例のプロッタ図で、第２図に示すものはメ
モリ３と、外部処理装置よりメモリアドレスを設定する
書込アドレス設定レジスタ２と、データを設定する書込
データ設定レジスタ息 ｌと周期的なメモリアドレス作成するアドレスカウンタ
４と、メモリ３から読み出したデータを設定し、−１の
減算を行ない、減算結果が００時信号Ｂを発生する減算
カウンタ６と、メモリ３から読み出した優先指定ビット
を設定する優先度指定ピットレジスタ８と、該レジスタ
８の値をデコードする゛デコーダ１２と、前記信号Ｂと
デコード結果な組合わせ優先度別の減算終了信号ａ＠、
ａ□ａｌｅａ、を作成する減算終了信号作成回路７とよ
り構成される。
まず外部処理装置は、データ線を通じて書込データ設定
レジスタ１と書込アドレス設定レジスタ２にメモ９３の
アドレスとデータを設定する。この時従来であれば第３
１のように減算される初期値Ｄ・〜Ｄ、のみをデータと
して設定したが１本発明では、−例として第４ｇｌのよ
うに初期値Ｄ６〜Ｄ、の上位に２ピツ）Ｄ、、Ｄ、を優
先度指定ビットとして付加する。従って４種類の優先度
を指定できる事になる。書込データ股走レジスタ１．に
設定されたデータはセレクタ１１を通じてメモ９３へ書
き込まれる。
レジスタ１と書込アドレス設定レジスタ２にメモ９３の
アドレスとデータを設定する。この時従来であれば第３
１のように減算される初期値Ｄ・〜Ｄ、のみをデータと
して設定したが１本発明では、−例として第４ｇｌのよ
うに初期値Ｄ６〜Ｄ、の上位に２ピツ）Ｄ、、Ｄ、を優
先度指定ビットとして付加する。従って４種類の優先度
を指定できる事になる。書込データ股走レジスタ１．に
設定されたデータはセレクタ１１を通じてメモ９３へ書
き込まれる。
メモリ３へ書き込まれたデータの減算動作は次の如く行
われる。アドレスカウンタ４０発生したアドレスでメモ
リ３からデータを読み出し、減算カウンタ６に設定する
と同時に優先度指定ピットをレジスタ８に設定する。減
算カウンタ６に設定された値は減算制御信号作成回路９
から送出されるクロックによって−１の減算を行ない、
演算結果は優先度指定ピッ）Ａと共にセレクタ１１を通
じて同じアドレスへ書き込まれる。この時演算結果が０
であれば信号Ｂが発生し、同時にアドレスカウンタ４の
値が終了アドレスレジスタ５に設定され外部へ出力すさ
れる。信号Ｂを受信した減算終了信号作成回路７はレジ
スタ８のデコード結果と信号Ｂを組み合わせて指定され
た優先度に従った減算終了信号ａ、〜ａ、を出力する。
われる。アドレスカウンタ４０発生したアドレスでメモ
リ３からデータを読み出し、減算カウンタ６に設定する
と同時に優先度指定ピットをレジスタ８に設定する。減
算カウンタ６に設定された値は減算制御信号作成回路９
から送出されるクロックによって−１の減算を行ない、
演算結果は優先度指定ピッ）Ａと共にセレクタ１１を通
じて同じアドレスへ書き込まれる。この時演算結果が０
であれば信号Ｂが発生し、同時にアドレスカウンタ４の
値が終了アドレスレジスタ５に設定され外部へ出力すさ
れる。信号Ｂを受信した減算終了信号作成回路７はレジ
スタ８のデコード結果と信号Ｂを組み合わせて指定され
た優先度に従った減算終了信号ａ、〜ａ、を出力する。
処理装置が蓄積プシグラム制御方式の割込機能を持つ処
理装置であれば減算終了信号ａ、〜ａ、は割込レベルに
対応させる事も出来る。
理装置であれば減算終了信号ａ、〜ａ、は割込レベルに
対応させる事も出来る。
本発明は以上説明したように、メモリに設定するデータ
に優先度を設定するビットを付加する事により優先度別
の減算終了信号を出力し、処理装置側で優先度に従った
処理を行なう事を可能にするＯ
に優先度を設定するビットを付加する事により優先度別
の減算終了信号を出力し、処理装置側で優先度に従った
処理を行なう事を可能にするＯ
第１′ｖ！Ｊは従来の時間監視方式のブロック図、第２
図は本発明の一実施例のブロック図、第３図は従来のメ
モリ設定データ図、第４［は本発明に於Ｗｌｔ島３ けるメモリ設定データの一例を示ｉ ｌ・・・書込データ設定レジスタ、２・・・書込アドレ
ス設定レジスタ、３°°・メモリ、４軸・アドレスカウ
ンタ、５°°°終Ｔアドレスレジスタ、６°・°減算カ
ウンタ、７・・・減算終了信号作成回路、８・・・優先
度指定ビツシレジス＃％９・−・減算終了信号作ｌｌ４
ｗ１路、１０．１１・−セレクタ、１２・・・デコーダ
。
図は本発明の一実施例のブロック図、第３図は従来のメ
モリ設定データ図、第４［は本発明に於Ｗｌｔ島３ けるメモリ設定データの一例を示ｉ ｌ・・・書込データ設定レジスタ、２・・・書込アドレ
ス設定レジスタ、３°°・メモリ、４軸・アドレスカウ
ンタ、５°°°終Ｔアドレスレジスタ、６°・°減算カ
ウンタ、７・・・減算終了信号作成回路、８・・・優先
度指定ビツシレジス＃％９・−・減算終了信号作ｌｌ４
ｗ１路、１０．１１・−セレクタ、１２・・・デコーダ
。
Claims (1)
- メモリと、カウンタと、レジスタとによって構成され、
外部処理装置により設定された値を設定されたメモリア
ドレスへ書き込み、書き込まれた値を一定周期で１つづ
つ減算しその値が０になった時に処理装置に対して減算
終了を通知する信号を発生し、同時にそのアドレスを外
部へ出力する事によって時間監視を行う回路において、
前記メモリに設定するデータに優先度を設定するビット
を付加し優先度側の減算終了通知を発生することを特徴
とする時間監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130561A JPS5833764A (ja) | 1981-08-20 | 1981-08-20 | 時間監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130561A JPS5833764A (ja) | 1981-08-20 | 1981-08-20 | 時間監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5833764A true JPS5833764A (ja) | 1983-02-28 |
Family
ID=15037191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56130561A Pending JPS5833764A (ja) | 1981-08-20 | 1981-08-20 | 時間監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833764A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59206967A (ja) * | 1983-05-11 | 1984-11-22 | Hitachi Ltd | 機能回路ブロツク |
| JPH0588942A (ja) * | 1991-09-25 | 1993-04-09 | Tokyo Electric Co Ltd | 駆動系制御装置 |
| JP2009237987A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | タイマ制御装置、タイマ制御システム、タイマ制御方法およびタイマ制御プログラム |
-
1981
- 1981-08-20 JP JP56130561A patent/JPS5833764A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59206967A (ja) * | 1983-05-11 | 1984-11-22 | Hitachi Ltd | 機能回路ブロツク |
| JPH0580031B2 (ja) * | 1983-05-11 | 1993-11-05 | Hitachi Ltd | |
| JPH0588942A (ja) * | 1991-09-25 | 1993-04-09 | Tokyo Electric Co Ltd | 駆動系制御装置 |
| JP2009237987A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | タイマ制御装置、タイマ制御システム、タイマ制御方法およびタイマ制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60238944A (ja) | トレ−ス用記憶装置 | |
| JPS5833764A (ja) | 時間監視方式 | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| JPH023853A (ja) | Ｃｐｕのインタフェース方法 | |
| JPH0137019B2 (ja) | ||
| JPH0250740A (ja) | アドレストレーサ | |
| JPH0435957Y2 (ja) | ||
| JPS62241044A (ja) | 履歴情報収集装置 | |
| JPS6219945A (ja) | 記憶装置 | |
| JPH1049489A (ja) | 信号発生装置 | |
| JPS60198939A (ja) | 分割デ−タの転送方式 | |
| JPH01121965A (ja) | マイクロプロセッサ | |
| JPS5557962A (en) | Error detection system | |
| JPS6121541A (ja) | 記憶回路 | |
| JPS60123956A (ja) | メモリ書込装置 | |
| JPH04243434A (ja) | アドレストレーサ | |
| JPH0363776B2 (ja) | ||
| JPH01154259A (ja) | データトレース方式 | |
| JPS63165940A (ja) | デ−タ処理装置 | |
| JPS6353576B2 (ja) | ||
| JPS626270B2 (ja) | ||
| JPH0358240A (ja) | レジスタアクセス記録回路 | |
| JPH02224539A (ja) | アラーム信号発生方式 | |
| JPH01166144A (ja) | ファームウェア・プログラムのデバッグ方式 | |
| JPH04345224A (ja) | 警報信号検出回路 |