JPH01154259A - データトレース方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １皿欠１ 本発明はデータトレース方式に関し、特にデータ処理装
置における内部状態のトレース方式に関する。

良米亘韮 従来、データ処理装置における内部状態のトレース方式
は、トレース用の記憶部を設けておき、各種の内部状態
を適当なサンプルタイミング毎にこのトレース用の記憶
部に順次格納するものである。

上述した従来のトレース方式は限られたビット幅の記憶
部に対して多くの種類の状態情報を格納することができ
い、特にビット幅の広いレジスタ類の情報を記憶部に格
納することは容量の問題で困難となっている。しかし、
障害の調査のためトレースデータを解析する際に、直前
のレジスタ類のデータが上書きされてしまい、重要な情
報が得られない場合があるという欠点を有する。

発明の目的 本発明の目的は、障害調査のための履歴データを有効に
得ることができるデータトレース方式を提供することで
ある。

及Ｊヱリ１底 本発明によれば、演算処理用のメモリと、データ処理装
置の内部状態のトレースを行うトレーサとを有するデー
タ処理装置におけるデータトレース方式であって、前記
メモリの所定範囲のアドレスを順次歩進しつつサイクリ
ックに指示するアドレス指示手段と、前記メモリが前記
演算処理用に使用されていないときに、前記アドレス指
示手段によりアドレスを指示しつつ前記メモリの所定範
囲にトレースすべきデータを書込む制御手段とを設け、
前記トレーサのデータと前記メモリのトレースデータと
を対応づけて夫々書込む様にしたことを特徴とするデー
タトレース方式が得られる。

実施例 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の実施例のブロック図である。

トレーサ１はデータ処理装置の状態情報をトレースする
トレーサである。制御記憶２はデータ処理装置を制御す
るマイクロプログラムを格納する制御記憶であり、マイ
クロコマンドアドレスレジスタ３は制御記憶２のマイク
ロコマンドを示すアドレスを保持するレジスタである。

データ処理装置には、演算処理用のデータを一時蓄える
ためにスクラッチパッドメモリ４が設けられている。

書込みレジスタ５はスクラッチパッドメモリ４への書込
みデータを保持するレジスタ、データセレクタ６はスク
ラッチパッドメモリ４及びレシジスタＡ７の読出しデー
タを選択するセレクタ、読出しレジスタ８はデータセレ
クタ６の出力を保持するレジスタである。

アドレスレジスタ９はスクラッチパッドメモリ４の格納
データのアドレスを示すレジスタ、トレースアドレスレ
ジスタ１０は、スクラッチパッドメモリ４の領域のうち
使用目的が特殊で通常動作では使用されない領域を示し
、その範囲内でサイクルツクに＋１カウントする機能を
有するレジスタ、アドレスセレクタ１１はアドレスレジ
スタ９及びトレースアドレスレジスタ１０のアドレスデ
ータを選択するセレクタである。

制御記憶２に格納されているマイクロコマンドブタ−の
うちの一部は以下のフラグ及びレジスタに保持される。

有効フラグ１２はスクラッチパッドメモリ４内のトレー
スアドレスレジスタ１０で示される領域がトレースデー
タ領域として使用可能か否かを示すフラグであり、マイ
クロコマンドによりセット／リセットされる。書込みフ
ラグ１３はスクラッチパッドメモリ４にマイクロコマン
ドにより書込みレジスタ５のデータを書込む際にセット
されるフラグである。また、読出し制御レジスタ１４は
スクラッチパッドメモリ４及びレジスタＡ７のいずれか
をデータセレクタ６で選択し読出しレジスタ８へ読出す
制御を行う制御レジスタである。

アンド回路１５は書込みフラグ１３がマイクロコマンド
によるスクラッチパッドメモリ４の書込み指示でなく、
読出し制御レジスタ１４がスクラッチパッドメモリ４の
読出し指示でなく、有効フラグ１２が“１”　（有効）
のとき、“１”を出力するアンド回路である。オア回路
１６は書込みフラグ１３がマイクロコマンドによるスク
ラッチパッドメモリ４の書込み指示であるか、アンド回
路１５の出力が“１”のとき“１”を出力し、スクラッ
チパッドメモリ４へ書込み指示を行うオア回路である。

尚、読出し制御レジスタ１４は２ビツトのレジスタであ
り、この２ビツト出力を２人力とするナンド回路１７の
出力が３人カアンド回路１５の１人力とされている。

次に、本実施例の動作について説明する。始めにマイク
ロコマンドによるスクラッチパッドメモリ４への書込み
及びマイクロコマンドによるスクラッチパッドメモリ４
からの読出し制御について説明する。

書込みのときは書込みレジスタ５へ書込みデータが、ア
ドレスレジスタ９にスクラッチパッドメモリ４のデータ
書込みアドレスがセットされ、書込みフラグに“１″が
セットされる。書込みフラグ１３の出力はオア回路１６
を介しスクラッチパッドメモリ４に送られる。アドレス
セレクタ１１は通常アドレスレジスタ９を選択しており
、従ってアドレスレジスタ９により示されたアドレスへ
の書込みが行われる。

読出しのときは読出し制御レジスタ１４に“１１”のデ
ータが、アドレスレジスタ９にスクラッチパッドメモリ
４の読出しアドレスが夫々セットされる。読出し制御レ
ジスタ１４からはデータセレクタ６にスクラッチパッド
メモリを選択する信号が、また読出しレジスタ８にはデ
ータセレクタ６の出力データをセットする信号が送られ
る。

次に、マイクロコマンドによるスクラッチパッドメモリ
４への書込みあるいは読出し指示がない場合の動作につ
いて説明する。このとき書込みフラグ１３は“０パ、読
出し制御レジスタ１４は００”あるいは“１０″となっ
ているものとする。

ここで、有効フラグ１２が“１”であれば、アンド回路
１５の出力は“１”となり、この信号はオア回路１６を
介してスクラッチパッドメモリ４へ書込み指示を行うと
共に、アドレスセレクタ１１にトレースアドレスレジス
タ１０を選択する指示を行い、スクラッチパッドメモリ
４のトレースデータ領域への書込みデータの書込みが行
われる。

さらに、アンド回路１５の出力はトレースアドレスレジ
スタ１０の十１カウントを指示する。

有効フラグ１２の出力が“０”　（無効）のときは、ア
ンド回路１５の出力は０”となり、スクラッチパッドメ
モリ４のトレースデータ領域への書込みは実行されない
。

有効フラグ１２、アンド回路１５及びマイクロコマンド
アドレスレジスタ３の各出力はトレーサ１へ送られトレ
ースデータとして夫々蓄えられる。

第２図はトレースデータの一例である。トレースアドレ
スはｔｏ　、　ｔｌ　、・・・・・・ｔｏと更新され、
マイクロコマンドアドレス、アンド回路１５、有効フラ
グ１２を含むデータ処理装置の状態情報が順に格納され
ていく。ここで、マイクロコマンドアドレスａ２までは
有効フラグ１２が“０”になっており、このアドレスま
ではスクラッチパッドメモリ４のトレースデータ領域は
マイクロプログラムで使用されており、トレースデータ
領域としては使用できなかったことを示している。

マイクロコマンドアドレスａ３から有効フラグが“１”
になり、トレースデータ領域の使用が可能となる。マイ
クロコマンドアドレスａ４　、　ａ５　。

ａ８でアンド回路１５が“１”となっており、ここでは
マイクロコマンドによるスクラッチパッドメモリ４の書
込み及び読出しは行われておらず、トレースデータの書
込みが可能でスクラッチパッドメモリ４のトレースデー
タ領域にはＳｏ　、　Ｓｌ・・・・・・の順に書込みレ
ジスタに保持されているデータが格納されることになる
。

１匪立憇】 以上説明したように、本発明によれば、演算処理部に有
するスクラッチパッドメモリの中で特殊処理でしか使用
せず通常は使用されない領域をブタ−トレース用に用い
トレーサのデータと対応させる手段を設けることにより
、障害調査のための有効な履歴データが得られるという
効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図はトレー
サとスクラッチパッドメモリとの対応関係を示す図であ
る。 主要部分の符号の説明 １・・・・・・トレーサ ２・・・・・・制御記憶 ３・・・・・・マイクロコマンドアドレスレジスタ４・
・・・・・スクラッチパッドメモリ５・・・・・・書込
みレジスタ １０・・・・・・トレースアドレスレジスタ１２・・・
・・・有効フラグ １３・・・・・・書込みフラグ １４・・・・・・読出し制御レジスタ

Claims (1)

【特許請求の範囲】
1. 演算処理用のメモリと、データ処理装置の内部状態のト
   レースを行うトレーサとを有するデータ処理装置におけ
   るデータトレース方式であって、前記メモリの所定範囲
   のアドレスを順次歩進しつつサイクリックに指示するア
   ドレス指示手段と、前記メモリが前記演算処理用に使用
   されていないときに、前記アドレス指示手段によりアド
   レスを指示しつつ前記メモリの所定範囲にトレースすべ
   きデータを書込む制御手段とを設け、前記トレーサのデ
   ータと前記メモリのトレースデータとを対応づけて夫々
   書込む様にしたことを特徴とするデータトレース方式。