JPH0363776B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、例えばブザー音等の断続制御対象
を効果的に駆動制御するマイクロコンピユータに
関する。

〔発明の背景技術〕

従来、マイクロコンピユータを用いてブザー等
の警報音を発生制御するには、マイクロコンピユ
ータから警報音を発生する指令信号が出力される
状態となつた時に、このマイクロコンピユータに
対して接続設定される外部発振回路に対して上記
警報発生指令信号を結合させる。そして、この発
振回路からの警報音発生用の発振信号をブザーに
対して駆動信号として供給し、このブザーを吹鳴
させるものである。あるいは、CTC（counter／
time unit）等を利用して、割込み処理等を実行
させる複雑なハード構成、さらにプログラム処理
を必要としているようになつているものである。

〔発明の目的〕

この発明は上記のような点に鑑みなされたもの
で、特に複雑なハード構成、さらにプログラム処
理を実行する必要がなく、また外部に対して特別
の発振回路等の外部装置を設けることなく、内部
に存在する構成を効果的に利用して、ブザー音発
生駆動信号等の断続信号が発生制御されるように
するマイクロコンピユータを提供しようとするも
のである。

〔発明の概要〕

すなわち、この発明に係るマイクロコンピユー
タは、順次アドレス制御されるそれぞれ１ワード
のプログラムデータが記憶設定され、ループ制御
されるプログラムメモリ、クロツク信号を計数し
てその計数値に対応したアドレスデータを出力
し、このアドレスデータをプログラムメモリに供
給するプログラムカウンタ、さらにこのプログラ
ムカウンタの特定されるアドレス計数値を検出し
て断続発振信号を出力する手段とを備えて構成さ
れる。

〔発明の実施例〕

以下、図面を参照してこの発明の一実施例を説
明する。第１図はマイクロコンピユータの概略的
な構成を示しているもので、このマイクロコンピ
ユータにあつては第１および第２のデータバス１
１および１２を備えている。第１のデータバスは
１ビツト構成のデータバスであつて、この第１の
データバス１１に対しては、ビツト単位の論理演
算を実行する論理ユニツト１３が接続設定されて
いる。また、第２のデータバス１２は、複数ビツ
ト例えば８ビツトで構成されているもので、この
第２のデータバス１２に対しては、例えば８ビツ
ト構成のデータに対して算術演算を実行する算術
演算ユニツト１４を接続設定する。

このような第１および第２のデータバス１１お
よび１２に対しては、共通となる状態で入出力ポ
ート１５が接続設定され、またデータメモリ１６
が接続設定されているものである。

そして、クロツク発生回路１７で発生されたシ
ステムクロツク信号によつて、プログラムカウン
タ１８を動作させるようにするものであり、この
カウンタ１８の計数出力によつてプログラムメモ
リ１９のアドレスを指定する。このアドレス指定
されたプログラムメモリ１９は、そのアドレスに
対応したデータを出力するもので、この出力デー
タは命令デコーダ２０によつて解読されるように
なる。

この命令デコーダ２０は上記第１のデータバス
１１あるいは第２のデータバス１２に対して命令
出力を供給するようになるものであり、上記命令
デコーダ２０によつて解読された命令が、ビツト
単位の論理演算命令で論理ユニツト１３において
実行可能な命令である場合には、第１のデータバ
ス１１を選択して、上記論理ユニツト１３、さら
に入出力ポート１５およびデータメモリ１６をア
クセスするようになる。

また、命令デコーダ２０によつて解読された命
令が、複数ビツトに対する算術演算命令であつた
場合には、複数ビツト構成の第２のデータバス１
２が選択されるもので、算術演算ユニツト１４、
さらに入出力ポート１５およびデータメモリ１６
をアクセスするようになる。

第２図は上記のように構成されるマイクロコン
ピユータの特にプログラムカウンタ１８および入
出力ポート１５部分を取り出して示すもので、プ
ログラムカウンタ１８の特定される計数値Qnに
対応する出力信号が入出力ポート１５に対して結
合されるようになつている。

上記入出力ポート１５に対しては、例えば１ビ
ツト構成の論理演算を実行させる外部出力命令
Ａ、およびブザー吹鳴命令となる外部出力命令Ｂ
が結合されているもので、この外部出力命令Ａお
よびＢはそれぞれ例えばフリツプフロツプ回路に
よつて構成される第１および第２のラツチ回路２
１および２２に対して書込みクロツク信号として
供給されるようになつている。そして、このラツ
チ回路２１および２２に対しては、それぞれデー
タバス１１からの信号が書込みデータとして供給
設定されている。

また、上記外部出力命令ＡおよびＢは、それぞ
れフリツプフロツプ回路２３に対してセツトおよ
びリセツト指令として供給するもので、このフリ
ツプフロツプ回路２３のセツト時およびリセツト
時のそれぞれ出力信号は、それぞれアンド回路２
４および２５に対してゲート信号として供給す
る。そして、このアンド回路２４および２５に対
しては、それぞれ上記第１および第２ラツチ回路
２１および２２からの読み出し出力データ信号が
結合されているもので、このアンド回路２４およ
び２５からの出力信号は、オア回路２６に供給
し、このオア回路２６から出力信号が取り出され
るようになるものである。

第３図は、上記マイクロコンピユータにおい
て、使用されているプログラムメモリ１９の構成
を説明するもので、このメモリ１９はOOHから
始まるアドレス番地に対して、それぞれ１ワード
のプログラムデータが記憶設定されている。そし
て、この各番地のプログラムデータは、プログラ
ムカウンタ１８の計数値に対応して順次アドレス
指定され、ループ読み出し制御されるようになつ
ている。この場合、プログラムカウンタ１８はそ
の計数値がプリセツト制御されることがなく、ク
ロツク発生回路１７からのクロツク信号によつて
常時計数動作されるものであり、プログラムメモ
リ１９はその１ループ所要時間の周期が一定とな
る状態で、プログラムデータの読み出し制御が実
行されるようになつている。

すなわち、上記のように構成されるマイクロコ
ンピユータにおいて、外部出力命令によつてＡが
ハイレベル「１」の状態となると、ラツチ回路２
１に対して信号が与えられ、このラツチ回路２１
はデータバス１１に対して伝送されるデータ内容
を保持設定するようになる。したがつて、このラ
ツチ回路２１の保持するデータはアンド回路２４
に対して供給されるようになる。この場合上記信
号Ａが「１」の状態にあるため、フリツプフロツ
プ回路２３の出力で上記アンド回路２４に対して
ゲート信号が与えられているものであり、上記ラ
ツチ回路２１の保持するデータ信号は、アンド回
路２４およびオア回路２６を介して出力データ信
号として取り出されるようになるもので、通常の
出力ポートとして作用するようになる。

これに対して、外部出力命令で信号Ｂがハイレ
ベル「１」の状態となると、第２のラツチ回路２
２に対して書込み指令の信号が供給設定されるよ
うになり、ラツチ回路２２がデータバス１１の内
容を保持するようになる。このラツチ回路２２の
出力信号はアンド回路２５に対して供給されるも
のであるが、このアンド回路２５に対しては、上
記信号Ｂの「１」の状態に対応してフリツプフロ
ツプ回路２３から「１」の信号が与えられ、また
プログラムカウンタ１８の計数値Qnの信号が与
えられている。したがつて、データバス１１から
このラツチ回路２２に対して結合され、ラツチ記
憶保持しているデータが「１」の時はプログラム
カウンタ１８の内容がアンド回路２５から出力さ
れ、オア回路２６を介して出力信号として取り出
されるようになる。

すなわち、このときのオア回路２６からの出力
信号は、連続的に且つ繰返し計数駆動されるプロ
グラムカウンタ１８の計数値Qnに対応して出力
信号が発生されるものであり、このカウンタ１８
の計数繰返し周期に対応した信号が発振される状
態となる。

この場合、第３図で説明したようにプログラム
メモリ１９はループ制御されるものであり、プロ
グラムカウンタ１８は途中でプリセツト制御され
ることはない。したがつて、上記信号Ｂが「１」
とされる状態では、プログラムカウンタ１８の１
ループ所要時間に対応する一定周期で安定する発
振出力が得られるもので、例えばブザーを吹鳴さ
せるための駆動信号が、このマイクロコンピユー
タから直接的に発生されるようになるものであ
る。

〔発明の効果〕

以上のようにこの発明によれば、例えばマイク
ロコンピユータの演算処理出力に対応してブザー
等を吹鳴させるような動作を実行させる場合に、
このブザー吹鳴のために特別の構成を必要とする
ものでなく、またそのための特別のプログラム処
理を実行する必要もないものである。すなわち、
通常にマイクロコンピユータにおいて存在するプ
ログラムカウンタを利用して、ブザー駆動等の振
動周期信号が発生制御されるものであり、マイク
ロコンピユータを利用した各種制御装置等の構
成、および制御処理動作が充分に簡易化されるよ
うになるものである。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るマイクロコ
ンピユータの概略的な状態を説明する構成図、第
２図は上記マイクロコンピユータの入出力回路部
分をさらに詳細にして示す構成図、第３図は同じ
くプログラムメモリの状態を説明する図である。 １１，１２……データバス、１３……論理ユニ
ツト、１４……算術演算ユニツト、１５……入出
力ポート、１６……データメモリ、１７……クロ
ツク発生回路、１８……プログラムカウンタ、１
９……プログラムメモリ。

Claims (1)

1. 【特許請求の範囲】 １ それぞれ１ワードのプログラムデータが記憶
   設定され、順次アドレス番地が指定されてループ
   制御されるプログラムメモリと、 クロツク信号を計数し、その計数値に対応した
   アドレスデータを出力するプログラムカウンタ
   と、 外部出力命令に応じて、前記プログラムカウン
   タの特定アドレス計数値の状態を検出する検出手
   段と、 この検出手段で検出された前記特定アドレス計
   数値の状態に対応する信号を断続発振信号として
   出力する出力手段と、 を具備したことを特徴とするマイクロコンピユー
   タ。