JPS62241044A - 履歴情報収集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、履歴情報収集装置に関し、特に情報処理装置
の内部状態のトレースを行うためのａ層情報収集装置に
関する。

〔従来の技術〕

従来情報処理装置のトレーサメモリにおいて、内部情報
ゼトレースする条件としては、１種類のもの（たとえば
毎タロツク）、とか、複数の条件をあらかじめ選択指定
（たとえば毎クロック、一定時間毎）できる工うになっ
ていた。

〔発明が解決しょうとする問題点〕

上述し友情報処理装置の内部情報のトレースについては
、トレースが行なわれるケースに工り種々の要求があシ
、その条件は、ますます複雑になってきている６％に、
装置の特定の内部状態に着目して、時間的に、その近辺
の情報が取りたい場合で、かつ、この状態がくり返し、
時間間隔ケあけて発生する場合、通常のトレース装置で
ハ、トレーススパンが長くなりすぎｔす、トレース単位
時間が長くなっ九りして、細い情報がとれないという欠
点がありｔ。

〔問題点を解決するための手段〕

本発明の履歴情報収集装置に情報処理システムにおける
内部状態の履歴情報を行うための、内部の状態情報を保
持するトレースメモリと、該トレースメモリに書込むた
めに装置の内部情報を一時的に保持するトレースバッフ
ァレジスタと、前記トレースメモリの書込みアドレスを
保持するトレースアドレスレジスタと、該トレースアド
レスレジスタの内容を歩進するインクリメンタと、内部
状態に従ったトレース条件を指示するトレース条件レジ
スタと、１ケース毎のクロック数を指定するトレースカ
ウントレジスタと、該トレースカウントレジスタの内容
を受けて、−１Ｌ、′Ｏ−検出を行うデクリメンタと、
前記トレース条件レジスタと内部状態との一致検出器と
、前記一致検出器とデクリメンタの出力信号により、前
記トレースアドレスレジスタの歩進を制御する回路と、
前記トレース条件レジスタと、トレースカウントレジス
タに取込まれるデータを保持するトレース条件メモリと
、該トレース条件メモリから、前記トレース条件レジス
タ、トレースカウントレジスタへの読出しを制御するト
レース条件メモリ制御回路を有している。

〔実施例〕

次に本発明の実施例について、図面を参照して説明する
。

第１図は本発明の一実施例を示す、第１図において、本
実施例はトレースメモリ１１と、このトレースメモリ１
１に接続されるトレースバッファレジスタ１２お工びト
レースアドレスレジスタ１３と、トレースアドレスレジ
スタ１３に接続されるインクリメンタ１４と、トレース
条件レジスタ１５と、トレースカウントレジスタ１６と
、トレースカウンタレジスタ１６を含むデクリメンタ１
７と、トレースバッファレジスタ１２とトレース条件レ
ジスタ１５とに接続される一致検出器１８と、デクリメ
ンタ１７と一致検出器１８＆Ｃ接続されるアドレスレジ
スタ歩進回路１９とトレース条件レジスタ１５とトレー
スカウンタレジスタ１６に出力するトレース条件メモリ
２０と、トレース条件メモリ２０に接続されるトレース
条件メモリ読出し制御回路２１とを含む。

第２図に本実施例におけるトレースが行なわれていると
きの状態金示す、第２図を参照して動作を説明すると％
装置が動作しているとき、トレースバッファレジスタ１
２に受けられｔ装置の内部状態が、順次トレースメモリ
１１に書込まれ、情報が蓄積される。そのトレースメモ
リ１１のアドレスと、トレースアドレスレジスタ１３に
工す指示されるが、トレースアドレスレジスタ１３の制
御を行うことにより、トレースしない場合は、アドレス
を更新しないでトレースすることにより、無駄なトレー
スを除くことができる。

本実施例におけるトレースアドレスレジスタの歩進条件
ハ、トレース条件レジスタ１５の内容と、トレースバッ
ファレジスタ１２の内容が一致しｔ時で、かつ、トレー
スカウントレジスタ１６の出力信号がオールＯにない時
に、トレースアドレスレジスタ１３の更新が行なわれる
トレースカウントレジスタ１６に、デクリメンタ１７に
より０になる迄デクリメントされ、Ｏの検出が行なわれ
る。

デクリメントの開始は、一致検出器１８が一致を検出し
た時とする。アドレスレジスタ歩道回路１９は、一致検
出器１８の出力で一致が検出した時から、デクリメンタ
１７の出力で、オールＯが検出される迄の間、インクリ
メンタ１４へ、インクリメントの指示を行う。

更にトレース条件レジスタ１５と、トレースカウントレ
ジスタ１６への設定は、トレース条件メモリ２０から行
なわれる。設定は、デクリメンタ１７の出力が０になり
几時点とする。ｔた、トレース条件メモリ２１の読出し
アドレスｔ！、）ｌｚ−ス条件メモリ制御回路２１にＬ
カ指示されるが。

トレース条件メモリのアドレス更新は、デクリメンタ１
７がオール０１検出しｔ時点である。

このように本実施例においては、内部状態に応じたトレ
ースを行うトレース条件レジスタを保持するとともに、
該トレース条件が発生した時点から、指定されｔ時間の
連続トレースを行うためのトレースカウントレジスタを
設けることにニジ、第２図に示すような時間のトレース
が可能となる。

〔発明の効果〕

以上説明しｔように１本発明に、装置内のデータのトレ
ース条件を内部状態と、一定時間の２つの条件で制御す
ることによシ、きめの細いトレース条件が指示できると
いう効果があシ、更に、トレース条件メモリを設けるこ
とにより、トレース条件、トレースカラン）ｌ複数個設
定できるため、複雑なトレース条件の指定ができるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明の一実施例におけるトレースが行なわれる時間的
な状態を示す図である。 １１・・・・・・トレースメモＩＪ、１２・・・・・・
トレースバッファレジスタ、１３・・・・・・トレース
７　トｖ　Ｘ　Ｌ／　’）スタ、１４・・・・・・イン
クリメンタ、１５・・・・・・トレース条件レジスタ、
１６・・・・・・トレースカウントレジスタ、１７・・
・・・・デクリメンタ、１８・・・・−−一致検出器、
１９・・・・・・アドレスレジスタ歩進回路％　２０・
・・・・・トレース条件メモリ、２１・・・・・・トレ
ース条件メモリ読出し制御回路。 、パへ

Claims (1)

【特許請求の範囲】
1. 情報処理システムにおける内部状態の履歴情報収集を行
   うための、内部の状態情報を保持するトレースメモリと
   、該トレースメモリに書込むために装置の内部情報を一
   時的に保持するトレースバッファレジスタと、前記トレ
   ースメモリの書込みアドレスを保持するトレースアドレ
   スレジスタと、該トレースアドレスレジスタの内容を歩
   進するインクリメンタと、内部状態に従ったトレース条
   件を指示するトレース条件レジスタと、１トレース毎の
   クロック数を指定するトレースカウントレジスタと、該
   トレースカウントレジスタの内容を受けて、−１し、“
   ０”検出を行うデクリメンタと、前記トレース条件レジ
   スタと内部状態との一致検出器と、前記一致検出器とデ
   クリメンタの出力信号により、前記トレースアドレスレ
   ジスタの歩進を制御する回路と、前記トレース条件レジ
   スタと、トレースカウントレジスタに取込まれるデータ
   を保持するトレース条件メモリと、該トレース条件メモ
   リから、前記トレース条件レジスタ、トレースカウント
   レジスタへの読出しを制御するトレース条件メモリ制御
   回路とを含むことを特徴とする履歴情報収集装置。