JPS59189435A - デ−タ転送制御装置 - Google Patents
デ−タ転送制御装置Info
- Publication number
- JPS59189435A JPS59189435A JP6477283A JP6477283A JPS59189435A JP S59189435 A JPS59189435 A JP S59189435A JP 6477283 A JP6477283 A JP 6477283A JP 6477283 A JP6477283 A JP 6477283A JP S59189435 A JPS59189435 A JP S59189435A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- memory
- data transfer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、データ転送制御装置に関する。
一般に、マイクロプロセッサやマイクロコンピュータ（
以下マイコンという）でダイナミック表示を行なう場合
は、次に表示すべきデータを予め表示バッファに転送し
ておき、現在の表示データの表示期間の終了時に表示バ
ッファから表示レジスタに表示データを転送し、次の表
示期間に移る。
以下マイコンという）でダイナミック表示を行なう場合
は、次に表示すべきデータを予め表示バッファに転送し
ておき、現在の表示データの表示期間の終了時に表示バ
ッファから表示レジスタに表示データを転送し、次の表
示期間に移る。
そしてマイコンは、また次に表示すべき表示データを表
示データを記憶しているメモリから読出して表示バッフ
ァに転送し、表示を続ける。従ってダイナミック表示を
続ける限シ、マイコンは常に次に表示するデータを表示
バッファに転送することを続ける必要がある。また、表
示する情報を表示デバイスに対応した表示パターンに変
換した表示データを作成しなければならず、マイコンは
この変換の仕事とデータ転送とを併せて、行なわ欧けれ
ばならない。また、マイコンは他にも種々の演算や制御
を行なっている場合がほとんどである。
示データを記憶しているメモリから読出して表示バッフ
ァに転送し、表示を続ける。従ってダイナミック表示を
続ける限シ、マイコンは常に次に表示するデータを表示
バッファに転送することを続ける必要がある。また、表
示する情報を表示デバイスに対応した表示パターンに変
換した表示データを作成しなければならず、マイコンは
この変換の仕事とデータ転送とを併せて、行なわ欧けれ
ばならない。また、マイコンは他にも種々の演算や制御
を行なっている場合がほとんどである。
近来、表示デバイスが大型化し、表示情報が多くなる傾
向にあ遵、表示情報が多くなるに従い、１回の表示期間
内に表示バッファに転送する表示データの量が多くなり
、マイコンが表示データ転送に要する時間が多くガって
くる。その結果として、表示データ転送以外のマイコン
の仕事の割合が少々くなるので、前記、従来の方法では
、マイコンの表示データ転送以外の演算能力が落ちるた
め、大型の表示デバイス駆動には適さ々い欠点がある。
向にあ遵、表示情報が多くなるに従い、１回の表示期間
内に表示バッファに転送する表示データの量が多くなり
、マイコンが表示データ転送に要する時間が多くガって
くる。その結果として、表示データ転送以外のマイコン
の仕事の割合が少々くなるので、前記、従来の方法では
、マイコンの表示データ転送以外の演算能力が落ちるた
め、大型の表示デバイス駆動には適さ々い欠点がある。
また、表示データを記憶しているメモリと表示バッファ
を結ぶデータバスは、通常システムデータバスが使われ
る。データ転送を行なう命令の実行は、データ転送以外
に命令の取込み、解釈等によって構成され、実際のデー
タ転送動作よシ長い時間が必要になシ、その間システム
データバスが占有されてしまい、システムデータバスの
使用効率が低下する欠点もある。
を結ぶデータバスは、通常システムデータバスが使われ
る。データ転送を行なう命令の実行は、データ転送以外
に命令の取込み、解釈等によって構成され、実際のデー
タ転送動作よシ長い時間が必要になシ、その間システム
データバスが占有されてしまい、システムデータバスの
使用効率が低下する欠点もある。
本発明の目的は、上記欠点を除去し、連続してデータ転
送を行う場合にシステムバスを共用する転送系のシステ
ムバスのアクセスに影響を与えず、システムデータバス
の使用効率を向上させ、転送速度を高め、転送データ量
が増加したとしても１回のデータ転送時間を最適化する
ことによ）対処していくととが可能なデータ転送制御装
置を提供することにある。
送を行う場合にシステムバスを共用する転送系のシステ
ムバスのアクセスに影響を与えず、システムデータバス
の使用効率を向上させ、転送速度を高め、転送データ量
が増加したとしても１回のデータ転送時間を最適化する
ことによ）対処していくととが可能なデータ転送制御装
置を提供することにある。
本発明のデータ転送制御装置は、データ転送開始命令に
よシ付勢される第１の記憶装置と、転送データを記憶し
ているメモリの番地を指定する転送ポインタと、データ
転送の回数を計数するカウンタと、転送ポインタの内容
を１回のデータ転送ごとに更新する更新装置と、前記第
１の記憶装置が付勢されている間データ転送を連続して
行ないカウンタの内容が所定の内容に更新された時に第
１の記憶装置の付勢をやめデータ転送を停止させるデー
タ転送制御回路と、メモリ参照命令によシ付勢され、１
回のメモリ参照終了時に付勢されなくなる第２の記憶装
置と、メモリのデータ参照番地を指定するメモリ参照ポ
インタと、前記第２の記憶装置が付勢されるとデータ転
送制御装置に作用し、連続したデータ転送動作を中断す
ると共にメモリ参照ポインタがメモリを指定するように
制御するメモリ参照制御装置とを含んで構成される。
よシ付勢される第１の記憶装置と、転送データを記憶し
ているメモリの番地を指定する転送ポインタと、データ
転送の回数を計数するカウンタと、転送ポインタの内容
を１回のデータ転送ごとに更新する更新装置と、前記第
１の記憶装置が付勢されている間データ転送を連続して
行ないカウンタの内容が所定の内容に更新された時に第
１の記憶装置の付勢をやめデータ転送を停止させるデー
タ転送制御回路と、メモリ参照命令によシ付勢され、１
回のメモリ参照終了時に付勢されなくなる第２の記憶装
置と、メモリのデータ参照番地を指定するメモリ参照ポ
インタと、前記第２の記憶装置が付勢されるとデータ転
送制御装置に作用し、連続したデータ転送動作を中断す
ると共にメモリ参照ポインタがメモリを指定するように
制御するメモリ参照制御装置とを含んで構成される。
次に、本発明の実施例について図面を用いて説明する。
第１図は本発明の一実施例のブロック図である。
この実施例は、データ転送開始命令によυ付勢される第
１の記憶装置としてのフリップフロップ１と、転送デー
タを記憶しているメモリの番地を指定する転送ポインタ
７と、データ転送の回数を計数するカウンタ１０と、イ
ンクリメンタ８とデクリメンタ９とから成シ転送ポイン
タの内容を１回のデータ転送ごとに更新する更新装置と
、アンド回路１７，１８．２０とから成シフリツフ゛フ
ロツフ。
１の記憶装置としてのフリップフロップ１と、転送デー
タを記憶しているメモリの番地を指定する転送ポインタ
７と、データ転送の回数を計数するカウンタ１０と、イ
ンクリメンタ８とデクリメンタ９とから成シ転送ポイン
タの内容を１回のデータ転送ごとに更新する更新装置と
、アンド回路１７，１８．２０とから成シフリツフ゛フ
ロツフ。
１が付勢されている間データ転送を連続して行ないカウ
ンタ１０の内容が所定の内容に更新された時（例えはボ
ローが出た時）にフリップフロップ。
ンタ１０の内容が所定の内容に更新された時（例えはボ
ローが出た時）にフリップフロップ。
１の付勢をやめデータ転送を停止させるデータ転送制御
回路と、メモリ参照命令によυ付勢され、１回のメモリ
参照終了時に付勢され々くなる第２の記憶装置としての
７リツプフロツプ３と、メモリのデータ参照番地を指定
するメモＩＪ ｇ＝照ポインタ６と、アンド回路１１，
１２，２０から成シフ１ノツプフロップ３が付勢される
とデータ転送制御回路１７、［３，２０に作用し、連続
したデータ転送動作を中断すると共にメモリ参照ポイン
タ６がメモ１）を指定するように制御するメモリ参照＄
制御装置とを含んで構成される。
回路と、メモリ参照命令によυ付勢され、１回のメモリ
参照終了時に付勢され々くなる第２の記憶装置としての
７リツプフロツプ３と、メモリのデータ参照番地を指定
するメモＩＪ ｇ＝照ポインタ６と、アンド回路１１，
１２，２０から成シフ１ノツプフロップ３が付勢される
とデータ転送制御回路１７、［３，２０に作用し、連続
したデータ転送動作を中断すると共にメモリ参照ポイン
タ６がメモ１）を指定するように制御するメモリ参照＄
制御装置とを含んで構成される。
更に詳しく説明すると、フリップフロップ１はデータ転
送命令によってセットされることにより出力が１″とカ
る。タイミング発生器２はＴＯ，Ｔ、。
送命令によってセットされることにより出力が１″とカ
る。タイミング発生器２はＴＯ，Ｔ、。
Ｔｚ 、Ｔ３ 、Ｔ４ 、ＴＳの各信号を出力する。ラ
ッチ回路４は、マイコンがデータをメモリから入力する
メモリ参照命令の実行時にセットされ′１″により、そ
れ以外はリセットされて”ｏＨになっている。フリップ
フロップ３はメモリ参照命令によってセットされると、
その出力が６１″となり、メモリ参照命令の実用の最後
にタイミング発生器２から出力される出力Ｔ、によシア
ンド回路１３の出力が１ｎとなシ、リセットされ出力が
０となる。更新装置の一構成要素であるインクリメンタ
８は１回のデータ転送ごとにアンド回路２ｏの出力が１
”になるタイミングで転送ポインタ７の内容を１だけ増
加させる動作をする。カウンタ１ｏは更新装置の他の一
つの構成要素であるデクリメ／り９と共に１回のデータ
転送ごとにカウンタ１ｏの内容をアンド回路２０の出力
が６１”になるタイミングで１だけ減小させる。そして
デクリメンタ９がカウンタ１０の内容を１減じて、雪の
結果ボローが発生した場合はフリップフロップ１をリセ
ットしてｏＮにする。選択器２２はアンド鼎路１２の出
力が０のときは転塔ポインタ７を選択する・従−て転送
ポインタ７の内容がアドレスバスに出力される。
ッチ回路４は、マイコンがデータをメモリから入力する
メモリ参照命令の実行時にセットされ′１″により、そ
れ以外はリセットされて”ｏＨになっている。フリップ
フロップ３はメモリ参照命令によってセットされると、
その出力が６１″となり、メモリ参照命令の実用の最後
にタイミング発生器２から出力される出力Ｔ、によシア
ンド回路１３の出力が１ｎとなシ、リセットされ出力が
０となる。更新装置の一構成要素であるインクリメンタ
８は１回のデータ転送ごとにアンド回路２ｏの出力が１
”になるタイミングで転送ポインタ７の内容を１だけ増
加させる動作をする。カウンタ１ｏは更新装置の他の一
つの構成要素であるデクリメ／り９と共に１回のデータ
転送ごとにカウンタ１ｏの内容をアンド回路２０の出力
が６１”になるタイミングで１だけ減小させる。そして
デクリメンタ９がカウンタ１０の内容を１減じて、雪の
結果ボローが発生した場合はフリップフロップ１をリセ
ットしてｏＮにする。選択器２２はアンド鼎路１２の出
力が０のときは転塔ポインタ７を選択する・従−て転送
ポインタ７の内容がアドレスバスに出力される。
アンド回路１２の出力が１のときはメモリ参照ポインタ
６が選択され、メモリ参照ポインタ６の内容がアドレス
バスに出力される。
６が選択され、メモリ参照ポインタ６の内容がアドレス
バスに出力される。
第２図は第１図に示した一実施例を使用するマイクロコ
ンピュータのブロック図である。
ンピュータのブロック図である。
マイクロコンピュータ２３は第１図に示す一実施例を内
蔵しており、表示データメモリ２４２表示バッファ２５
に接続している。つまり、第１図のデータバス、アドレ
スバス、信号Ｉ ＯＷＲ、ＭＥＭＲＤ 。
蔵しており、表示データメモリ２４２表示バッファ２５
に接続している。つまり、第１図のデータバス、アドレ
スバス、信号Ｉ ＯＷＲ、ＭＥＭＲＤ 。
ＭＥＭＷＲは第２図のそれとは同じである。
第３図は第１図に示す一実施例を動作させるときの信号
のタイミング図である。
のタイミング図である。
第３図を用いて第１図及び第２図に示すデータ転送装置
の動作について説明する。
の動作について説明する。
メモリ参照命令を実行しないときは、フリップフロップ
３はリセットされているので、アンド回路１１，１２．
１８の出力は′０”となっている。従って選択器２２は
、転送ポインタ７の内容をアドレスバスに出力しており
、メモリへのデータの書込信号ＭＥＭＷＲは出力されな
い。
３はリセットされているので、アンド回路１１，１２．
１８の出力は′０”となっている。従って選択器２２は
、転送ポインタ７の内容をアドレスバスに出力しており
、メモリへのデータの書込信号ＭＥＭＷＲは出力されな
い。
れた場合を考□える。転送スタ゛−ト命令によって７リ
ツプフロツプ がセットされる。すると、タイミング発
生器２０発生する出力Ｔ３．Ｔ４によってメた、タイミ
ング発生器２の出力Ｔ１によ多出力が′１となるアント
ご回路２０の出力によ・て、インクリメレタ８．デクリ
メンタ９が動作し、転送ポイン」を 婆算される。なお、転送ポインタ７とカウンタ１０の内
容は予め設定されているものとする。すすると、選択器
２２の出力としての転送ポインタ７の内容出１．信号Ｍ
’ＥＭＲＤが出力されると、その□メモリアドレスの内
容がデータバスに読出される。次に表されるとデータバ
ス上のデータが表示バッファ２５に書込まれる。表示ぷ
ツファ２５はシフトレ歩スタで構成されておシ、表示バ
ッファ２５に書込まれだ転送データは、表示バッファへ
のデータ書込み信号ｌ０ＷＲの終了時にシフトされ、２
記憶される。この様子を第３図のＭｍ−１，Ｍｍマシン
サイクルを示す。第３図のように、データ転送時はアド
レスバスから、転送ポインタ７の内容がＴＰｎ−１゜Ｔ
Ｐｎのように１ずつ加算されて出力され、それに同期、
してメモリデータの読出し信号ＭＥＭＲＤが出力され、
メモリのデータＤｎ−１，Ｄｎがデータバス上に出力さ
れる。次に表示バッファへのデータ書込み信号Ｉ ０Ｗ
Ｆ４が出力され、データバス上のメモリデータＤｎ−１
，Ｄｎは表示バッファに書込まれる。
ツプフロツプ がセットされる。すると、タイミング発
生器２０発生する出力Ｔ３．Ｔ４によってメた、タイミ
ング発生器２の出力Ｔ１によ多出力が′１となるアント
ご回路２０の出力によ・て、インクリメレタ８．デクリ
メンタ９が動作し、転送ポイン」を 婆算される。なお、転送ポインタ７とカウンタ１０の内
容は予め設定されているものとする。すすると、選択器
２２の出力としての転送ポインタ７の内容出１．信号Ｍ
’ＥＭＲＤが出力されると、その□メモリアドレスの内
容がデータバスに読出される。次に表されるとデータバ
ス上のデータが表示バッファ２５に書込まれる。表示ぷ
ツファ２５はシフトレ歩スタで構成されておシ、表示バ
ッファ２５に書込まれだ転送データは、表示バッファへ
のデータ書込み信号ｌ０ＷＲの終了時にシフトされ、２
記憶される。この様子を第３図のＭｍ−１，Ｍｍマシン
サイクルを示す。第３図のように、データ転送時はアド
レスバスから、転送ポインタ７の内容がＴＰｎ−１゜Ｔ
Ｐｎのように１ずつ加算されて出力され、それに同期、
してメモリデータの読出し信号ＭＥＭＲＤが出力され、
メモリのデータＤｎ−１，Ｄｎがデータバス上に出力さ
れる。次に表示バッファへのデータ書込み信号Ｉ ０Ｗ
Ｆ４が出力され、データバス上のメモリデータＤｎ−１
，Ｄｎは表示バッファに書込まれる。
以上のようにして一度転送命令が実行されると。
その後はマイコンの動作とは無関係、にデータ転送が連
続して行われる。そしてカウンタの内容が１ずつ減算さ
れ０＃となジ、次に１が減算されると、デクリメンタ９
からボローが出力され、、フリップフロップ１をリセッ
トするのでデータ転送は終了する。
続して行われる。そしてカウンタの内容が１ずつ減算さ
れ０＃となジ、次に１が減算されると、デクリメンタ９
からボローが出力され、、フリップフロップ１をリセッ
トするのでデータ転送は終了する。
、次に、データ転送途中に内置プログラムメモリによシ
動作しているマイコンがメモリ参照命令を実行する場合
を説明する。メモリ参照命令は、第３図に示すように、
２マシンサイクル命令で、第１マシンサイクル（Ｍｍ）
に命令の取込み解釈を行ない、第２マシンサイクル（Ｍ
ｍ４− ｔ ）にメモリを参照する構成になっている。
動作しているマイコンがメモリ参照命令を実行する場合
を説明する。メモリ参照命令は、第３図に示すように、
２マシンサイクル命令で、第１マシンサイクル（Ｍｍ）
に命令の取込み解釈を行ない、第２マシンサイクル（Ｍ
ｍ４− ｔ ）にメモリを参照する構成になっている。
今、メモリにデータを薔込七〜メモリ参照命令が実行さ
れる場合を考える。メモリ参照命令が実行されると、第
２マシンサイクル（Ｍｍ＋１）の最初にノリツブフロッ
プ３がセットされる（ラッチ回路４はデータ書込みのた
めリセットされたままとなっている鬼すると、アンド回
路１２はタイミング発生器２の発生する出力Ｔ２により
、ＩＮとなるので選択器２２は、メモリ参照ポインクロ
の内容をアドレスバスに出力する。アンド回路１８も出
力Ｔ４により“１″となるのでメモリへのデータ書込み
信号ＭＢＭＶＩ信号として１１＃が出力される。また、
アンド回路１１の出力が６０”のため、アンド回路１４
もタイミング発生器２の発生する出力Ｔ４によって１１
”となる。しかし、アンド回路２０の出力は０”に固定
されているので、インクリメンタ８．デクリメンタ９は
動作しないため、転送ポインタ７とカウンタ１０の内容
は変化しない。メモリ参照命令の第２マシンサイクル（
Ｍｍ＋ｓ）において、フリップフロップ３がセットされ
ると、メモリ参照ポインタ６の内容ＤＢがアドレスバス
から出力される。すると、データバスバッファは内部バ
スからデータバスへ書込みデータＤＤＰを出力する。同
時に、メモリへのデータ書込み信号ＭＥＭＷＲを出力し
、メモリにデータを畜込む。Ｍ ｍ ＋ １マシンサイ
クルの終りに、タイミング発生器２は出力Ｔｏを出し、
アンド回路１３の出力が”工”となるので、フリップフ
ロップ３はリセットされる。
れる場合を考える。メモリ参照命令が実行されると、第
２マシンサイクル（Ｍｍ＋１）の最初にノリツブフロッ
プ３がセットされる（ラッチ回路４はデータ書込みのた
めリセットされたままとなっている鬼すると、アンド回
路１２はタイミング発生器２の発生する出力Ｔ２により
、ＩＮとなるので選択器２２は、メモリ参照ポインクロ
の内容をアドレスバスに出力する。アンド回路１８も出
力Ｔ４により“１″となるのでメモリへのデータ書込み
信号ＭＢＭＶＩ信号として１１＃が出力される。また、
アンド回路１１の出力が６０”のため、アンド回路１４
もタイミング発生器２の発生する出力Ｔ４によって１１
”となる。しかし、アンド回路２０の出力は０”に固定
されているので、インクリメンタ８．デクリメンタ９は
動作しないため、転送ポインタ７とカウンタ１０の内容
は変化しない。メモリ参照命令の第２マシンサイクル（
Ｍｍ＋ｓ）において、フリップフロップ３がセットされ
ると、メモリ参照ポインタ６の内容ＤＢがアドレスバス
から出力される。すると、データバスバッファは内部バ
スからデータバスへ書込みデータＤＤＰを出力する。同
時に、メモリへのデータ書込み信号ＭＥＭＷＲを出力し
、メモリにデータを畜込む。Ｍ ｍ ＋ １マシンサイ
クルの終りに、タイミング発生器２は出力Ｔｏを出し、
アンド回路１３の出力が”工”となるので、フリップフ
ロップ３はリセットされる。
従って、次のマシンサイクルＭｍ＋ｚは再びデータ転送
を実行する動作を行なう。このときメモリ参照命令がメ
モリのデータ読出し命令だと、Ｍｍ＋ｔマシンサイクル
の最初でラッチ回路４に１が書込れるのでアンド回路１
１の出力が１１′となり、アンド回路１５．１６の出力
がタイミング発生器２の出力Ｔ３の間、出力が１＃とな
る。故に、オア回路２１の出力ＭＥＭＲＤ信号が出力さ
れデータ量くスのデータが内部バスに入力される。し妙
）シ、アンド回路１８の出力は、ずに固定されるためＭ
ＥＭＷＲ信号は出力されない。従って、Ｍｍ＋１マシン
サイクルでは、メモリ参照ポインタ６が指定するメモリ
アドレスの内容が信号ＭＥＭＲＤ（第３図に破線で示す
ように）に同期してデータ量くスに出力され、そのデー
タバス上のデータをマイコンはデータ量（スバッファ５
を介して入力する。この間転送ポインタ７とカウンタ１
０の内容は変化しないので、続くＭｍ＋１シンサイクル
ではＭｍマシンサイクルに続く転送ポインタ７、カウン
タ１０の内容力＼らデータ転送を再開する。従って、メ
モリ参照命令の実行が連続したデータ転送の間に挿入さ
れたことになる。
を実行する動作を行なう。このときメモリ参照命令がメ
モリのデータ読出し命令だと、Ｍｍ＋ｔマシンサイクル
の最初でラッチ回路４に１が書込れるのでアンド回路１
１の出力が１１′となり、アンド回路１５．１６の出力
がタイミング発生器２の出力Ｔ３の間、出力が１＃とな
る。故に、オア回路２１の出力ＭＥＭＲＤ信号が出力さ
れデータ量くスのデータが内部バスに入力される。し妙
）シ、アンド回路１８の出力は、ずに固定されるためＭ
ＥＭＷＲ信号は出力されない。従って、Ｍｍ＋１マシン
サイクルでは、メモリ参照ポインタ６が指定するメモリ
アドレスの内容が信号ＭＥＭＲＤ（第３図に破線で示す
ように）に同期してデータ量くスに出力され、そのデー
タバス上のデータをマイコンはデータ量（スバッファ５
を介して入力する。この間転送ポインタ７とカウンタ１
０の内容は変化しないので、続くＭｍ＋１シンサイクル
ではＭｍマシンサイクルに続く転送ポインタ７、カウン
タ１０の内容力＼らデータ転送を再開する。従って、メ
モリ参照命令の実行が連続したデータ転送の間に挿入さ
れたことになる。
以上説明したように、１回の表示期間中にカウンタ１０
で指定される回数だけ表示メモリカ≧ら表示バッファに
表示データを連続して転送することができるのでマイコ
ンはデータ転送の動作力≧ら開放され、より高度な演算
をすることが町會ヒとなる従って、表示データの転送速
度は大幅に上昇し、° 表示デバイスが大型化して転
送データ量が増加したとしても１回のデータ転送時間を
最適化することにより対処していくことが可能である。
で指定される回数だけ表示メモリカ≧ら表示バッファに
表示データを連続して転送することができるのでマイコ
ンはデータ転送の動作力≧ら開放され、より高度な演算
をすることが町會ヒとなる従って、表示データの転送速
度は大幅に上昇し、° 表示デバイスが大型化して転
送データ量が増加したとしても１回のデータ転送時間を
最適化することにより対処していくことが可能である。
また、データ転送開始命令により、表示メモリから表示
バッファに、データがマイコンの動作とは無関係に連続
して転送されるが、マイコンが表示メモリを参照する場
合は、そのメモリ参照が連続したデータ転送中に挿入さ
れるため、連続したデータ転送を行なっていたとしても
マイコンの動作には全く影響を与えない。さらに、連続
してデータ量くスを使用するため、１回表示データのブ
ロックの転送のためにデータバスを占有する時間を最小
にすることができ、データバスの使用効率は上昇する。
バッファに、データがマイコンの動作とは無関係に連続
して転送されるが、マイコンが表示メモリを参照する場
合は、そのメモリ参照が連続したデータ転送中に挿入さ
れるため、連続したデータ転送を行なっていたとしても
マイコンの動作には全く影響を与えない。さらに、連続
してデータ量くスを使用するため、１回表示データのブ
ロックの転送のためにデータバスを占有する時間を最小
にすることができ、データバスの使用効率は上昇する。
上記実施例の説明では表示データの転送について述べた
が、表示データ以外の連続したデータ転送を行なう必要
がある場合でも本発明は非常に有効となる。まだ、上記
実施例では、表示メモリから表示バッファにデータを転
送しだが、転送方向０ は逆であっても、本発明の効
果は全く失なわれることはない。さらにまた、上記実施
例では転送ポインタの内容及びカウンタの内容をそれぞ
れ１ずつ増加、減小させたが、内容の更新方向が変更さ
れても本発明の効果が失なわれない。
が、表示データ以外の連続したデータ転送を行なう必要
がある場合でも本発明は非常に有効となる。まだ、上記
実施例では、表示メモリから表示バッファにデータを転
送しだが、転送方向０ は逆であっても、本発明の効
果は全く失なわれることはない。さらにまた、上記実施
例では転送ポインタの内容及びカウンタの内容をそれぞ
れ１ずつ増加、減小させたが、内容の更新方向が変更さ
れても本発明の効果が失なわれない。
以上詳細に説明したように、本発明によれば、連続して
データ転送を行う場合にシステムバスを共用する転送系
のシステムデータバスのアクセスに影響を与えずにシス
テムデータバスの使用効率を向上させ、転送データ量が
増加しても対処していくことが可能なデータ転送装置が
得られるのでその効果は大きい。
データ転送を行う場合にシステムバスを共用する転送系
のシステムデータバスのアクセスに影響を与えずにシス
テムデータバスの使用効率を向上させ、転送データ量が
増加しても対処していくことが可能なデータ転送装置が
得られるのでその効果は大きい。
第１図は本発明の一実施例のブロック図、第２図は第１
図に示した一実施例を使用するマイクロコンビエータの
ブロック図、第３図は第１図に示す一実施例を動作させ
るときの信号のタイミング図である。 １・・・・・・フリップフロップ、２・・・・・・タイ
ミング発生器、３・・・・・・フリップ７０ツブ、４・
・・・・・ラッチ回路、５・・・・・・データバスバッ
ファ、６・・・・・・データポインタ、７・・・・・・
転送ポインタ、８・・・・・・インクリメンタ、９・・
・・・・デクリメンタ、１０・・・・・・カウンタ、１
１．１２，１３，１４，１５，１６，１７，１８，１９
．２０・・・・・・アンド回路、２１・・・・・・オア
回路、２２・・・・・・選択器、２３・・・・・・マイ
クロコンピュータ、２４・・・・・・表示メモリ、２５
・・・・・・表示バッファ、２６・・・・・・表示デバ
イス。 第１図
図に示した一実施例を使用するマイクロコンビエータの
ブロック図、第３図は第１図に示す一実施例を動作させ
るときの信号のタイミング図である。 １・・・・・・フリップフロップ、２・・・・・・タイ
ミング発生器、３・・・・・・フリップ７０ツブ、４・
・・・・・ラッチ回路、５・・・・・・データバスバッ
ファ、６・・・・・・データポインタ、７・・・・・・
転送ポインタ、８・・・・・・インクリメンタ、９・・
・・・・デクリメンタ、１０・・・・・・カウンタ、１
１．１２，１３，１４，１５，１６，１７，１８，１９
．２０・・・・・・アンド回路、２１・・・・・・オア
回路、２２・・・・・・選択器、２３・・・・・・マイ
クロコンピュータ、２４・・・・・・表示メモリ、２５
・・・・・・表示バッファ、２６・・・・・・表示デバ
イス。 第１図
Claims (1)
- データ転送開始命令によシ付勢される第１の記憶装置と
、転送データを記憶しているメモリの番地を指定する転
送ポインタと、データ転送の回数を計数するカウンタと
、転送ポインタの内容を１回のデータ転送ごとに更新す
る更新装置と、前記第１の記憶装置が付勢されている間
データ転送を連続して行ない、カウンタの内容が所定の
内容に更新された時に第１の記憶装置の付勢をやめ、デ
ータ転送を停止させるデータ転送制御回路と、メモリ参
照命令によフ付勢され、１回のメモリ終了時に付勢され
なくなる第２の記憶装置と、メモリのデータ参照番地を
指定するメモリ参照ポインタと、前記第２の記憶装置が
付勢芒れるとデータ転送制御装置に作用し連続したデー
タ転送動作を中断すると共にメモリ参照ポインタがメモ
リの番地を指定するように制御するメモリ参照制御装置
とを含むことを特徴とするデータ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6477283A JPS59189435A (ja) | 1983-04-13 | 1983-04-13 | デ−タ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6477283A JPS59189435A (ja) | 1983-04-13 | 1983-04-13 | デ−タ転送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59189435A true JPS59189435A (ja) | 1984-10-27 |
| JPH0133862B2 JPH0133862B2 (ja) | 1989-07-17 |
Family
ID=13267823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6477283A Granted JPS59189435A (ja) | 1983-04-13 | 1983-04-13 | デ−タ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59189435A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02207340A (ja) * | 1989-02-08 | 1990-08-17 | Hitachi Micro Comput Eng Ltd | エミュレーションシステム及びエミュレータ |
| CN100405456C (zh) * | 2004-04-07 | 2008-07-23 | 夏普株式会社 | 显示控制电路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6856886B2 (ja) * | 2016-12-01 | 2021-04-14 | アイシン精機株式会社 | 鉄基軟磁性材料及び鉄基軟磁性コア |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54530A (en) * | 1977-06-03 | 1979-01-05 | Hitachi Ltd | Reference control unit of memory |
-
1983
- 1983-04-13 JP JP6477283A patent/JPS59189435A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54530A (en) * | 1977-06-03 | 1979-01-05 | Hitachi Ltd | Reference control unit of memory |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02207340A (ja) * | 1989-02-08 | 1990-08-17 | Hitachi Micro Comput Eng Ltd | エミュレーションシステム及びエミュレータ |
| CN100405456C (zh) * | 2004-04-07 | 2008-07-23 | 夏普株式会社 | 显示控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0133862B2 (ja) | 1989-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608881A (en) | Microcomputer system for accessing hierarchical buses | |
| EP0212636A2 (en) | Bus state control circuit | |
| EP0242879B1 (en) | Data processor with wait control allowing high speed access | |
| US4047245A (en) | Indirect memory addressing | |
| EP0649090A1 (en) | Microprocessor having register bank architecture | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPH07104830B2 (ja) | コンピュータ・システム及びコンピュータ・システムを作動させる方法 | |
| JPS59189435A (ja) | デ−タ転送制御装置 | |
| JPS6319058A (ja) | メモリ装置 | |
| JPH0143392B2 (ja) | ||
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JP2595992B2 (ja) | 電子楽器 | |
| JPH0542525Y2 (ja) | ||
| JPS6122330B2 (ja) | ||
| JP2001014214A (ja) | メモリ共有方法、およびこの方法を使用したマルチプロセッサ設備 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JP2912090B2 (ja) | タイムスロットインタチェンジ回路 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JP2567111B2 (ja) | マイクロプログラム制御装置 | |
| JP2847863B2 (ja) | マイクロプロセッサ割込み制御方式 | |
| JPS6229813B2 (ja) | ||
| JPH0218746B2 (ja) | ||
| JPS6250855B2 (ja) | ||
| JPH0432422B2 (ja) | ||
| JPH0782452B2 (ja) | 演算処理装置 |