JPH0133862B2 - - Google Patents
Info
- Publication number
- JPH0133862B2 JPH0133862B2 JP58064772A JP6477283A JPH0133862B2 JP H0133862 B2 JPH0133862 B2 JP H0133862B2 JP 58064772 A JP58064772 A JP 58064772A JP 6477283 A JP6477283 A JP 6477283A JP H0133862 B2 JPH0133862 B2 JP H0133862B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- memory
- transfer
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 4
- 239000013643 reference control Substances 0.000 claims description 3
- 239000000725 suspension Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、データ転送制御装置に関する。
一般に、マイクロプロセツサやマイクロコンピ
ユータ（以下マイコンという）でダイナミツク表
示を行なう場合は、次に表示すべきデータを予め
表示バツフアに転送しておき、現在の表示データ
の表示期間の終了時に表示バツフアから表示レジ
スタに表示データを転送し、次の表示期間に移
る。そしてマイコンは、また次に表示すべき表示
データを表示データを記憶しているメモリから読
出して表示バツフアに転送し、表示を続ける。従
つてダイナミツク表示を続ける限り、マイコンは
常に次に表示するデータを表示バツフアに転送す
ることを続ける必要がある。また、表示する情報
を表示デバイスに対応した表示パターンに変換し
た表示データを作成しなければならず、マイコン
はこの変換の仕事とデータ転送とを併せて、行な
わなければならない。また、マイコンは他にも
種々の演算や制御を行なつている場合がほとんど
である。
ユータ（以下マイコンという）でダイナミツク表
示を行なう場合は、次に表示すべきデータを予め
表示バツフアに転送しておき、現在の表示データ
の表示期間の終了時に表示バツフアから表示レジ
スタに表示データを転送し、次の表示期間に移
る。そしてマイコンは、また次に表示すべき表示
データを表示データを記憶しているメモリから読
出して表示バツフアに転送し、表示を続ける。従
つてダイナミツク表示を続ける限り、マイコンは
常に次に表示するデータを表示バツフアに転送す
ることを続ける必要がある。また、表示する情報
を表示デバイスに対応した表示パターンに変換し
た表示データを作成しなければならず、マイコン
はこの変換の仕事とデータ転送とを併せて、行な
わなければならない。また、マイコンは他にも
種々の演算や制御を行なつている場合がほとんど
である。
近来、表示デバイスが大型化し、表示情報が多
くなる傾向にあり、表示情報が多くなるに従い、
１回の表示期間内に表示バツフアに転送する表示
データの量が多なり、マイコンが表示データ転送
に要する時間が多くなつてくる。その結果とし
て、表示データ転送以外のマイコンの仕事の割合
が少なくなるので、前記、従来の方法では、マイ
コンの表示データ転送以外の演算能力が落ちるた
め、大型の表示デバイス駆動には適さない欠点が
ある。また、表示データを記憶しているメモリと
表示バツフアを結ぶデータバスは、通常システム
データバスが使われる。データ転送を行なう命令
の実行は、データ転送以外に命令の取込み、解釈
等によつて構成され、実際のデータ転送動作より
長い時間が必要になり、その間システムデータバ
スが占有されてしまい、システムデータバスの使
用効率が低下する欠点もある。
くなる傾向にあり、表示情報が多くなるに従い、
１回の表示期間内に表示バツフアに転送する表示
データの量が多なり、マイコンが表示データ転送
に要する時間が多くなつてくる。その結果とし
て、表示データ転送以外のマイコンの仕事の割合
が少なくなるので、前記、従来の方法では、マイ
コンの表示データ転送以外の演算能力が落ちるた
め、大型の表示デバイス駆動には適さない欠点が
ある。また、表示データを記憶しているメモリと
表示バツフアを結ぶデータバスは、通常システム
データバスが使われる。データ転送を行なう命令
の実行は、データ転送以外に命令の取込み、解釈
等によつて構成され、実際のデータ転送動作より
長い時間が必要になり、その間システムデータバ
スが占有されてしまい、システムデータバスの使
用効率が低下する欠点もある。
本発明の目的は、上記欠点を除去し、連続して
データ転送を行う場合にシステムバスを共用する
転送系のシステムバスのアクセスに影響を与え
ず、システムデータバスの使用効率を向上させ、
転送速度を高め、転送データ量が増加したとして
も１回のデータ転送時間を最適化することにより
対処していくことが可能なデータ転送制御装置を
提供することにある。
データ転送を行う場合にシステムバスを共用する
転送系のシステムバスのアクセスに影響を与え
ず、システムデータバスの使用効率を向上させ、
転送速度を高め、転送データ量が増加したとして
も１回のデータ転送時間を最適化することにより
対処していくことが可能なデータ転送制御装置を
提供することにある。
本発明によるデータ転送制御装置は、所定のマ
シンサイクルを規定するタイミング発生器と、デ
ータ転送開始命令により付勢される第１の記憶装
置と、転送データを記憶しているメモリの番地を
指定する転送ポインタと、データ転送の回数を計
数するカウンタと、前記転送ポインタおよび前記
カウンタの内容を１回のデータ転送ごとに更新す
る更新手段と、前記第１の記憶装置が付勢されて
いる間前記マシンサイクルと同じサイクルでデー
タ転送を連続して行ない、前記カウンタの内容が
所定の内容に更新された時に前記第１の記憶装置
の付勢をやめ、データ転送を停止させるデータ転
送制御回路と、メモリ参照命令により一つのマシ
ンサイクルの始めに付勢され、当該マシンサイク
ルの終了時に付勢されなくなる第２の記憶装置
と、メモリのデータ参照番地を指定するメモリ参
照ポインタと、前記第２の記憶装置の付勢に応答
して、前記データ転送制御回路によるデータ転送
動作を中断させると共に前記メモリ参照ポインタ
を用いてメモリ参照動作を行ない、前記第２の記
憶装置が付勢されなくなることに応答して前記デ
ータ転送制御回路によるデータ転送動作の中断を
解除するメモリ参照制御回路とを備える。
シンサイクルを規定するタイミング発生器と、デ
ータ転送開始命令により付勢される第１の記憶装
置と、転送データを記憶しているメモリの番地を
指定する転送ポインタと、データ転送の回数を計
数するカウンタと、前記転送ポインタおよび前記
カウンタの内容を１回のデータ転送ごとに更新す
る更新手段と、前記第１の記憶装置が付勢されて
いる間前記マシンサイクルと同じサイクルでデー
タ転送を連続して行ない、前記カウンタの内容が
所定の内容に更新された時に前記第１の記憶装置
の付勢をやめ、データ転送を停止させるデータ転
送制御回路と、メモリ参照命令により一つのマシ
ンサイクルの始めに付勢され、当該マシンサイク
ルの終了時に付勢されなくなる第２の記憶装置
と、メモリのデータ参照番地を指定するメモリ参
照ポインタと、前記第２の記憶装置の付勢に応答
して、前記データ転送制御回路によるデータ転送
動作を中断させると共に前記メモリ参照ポインタ
を用いてメモリ参照動作を行ない、前記第２の記
憶装置が付勢されなくなることに応答して前記デ
ータ転送制御回路によるデータ転送動作の中断を
解除するメモリ参照制御回路とを備える。
次に、本発明の実施例について図面を用いて説
明する。
明する。
第１図は本発明の一実施例のブロツク図であ
る。
る。
この実施例は、データ転送開始命令により付勢
される第１の記憶装置としてのフリツプフロツプ
１と、転送データを記憶しているメモリの番地を
指定する転送ポインタ７と、データ転送の回数を
計数するカウンタ１０と、インクリメンタ８とデ
クリメンタ９とから成り転送ポインタの内容を１
回のデータ転送ごとに更新する更新装置と、アン
ド回路１７，１８，２０とから成りフリツプフロ
ツプ１が付勢されている間データ転送を連続して
行ないカウンタ１０の内容が所定の内容に更新さ
れた時（例えばボローが出た時）にフリツプフロ
ツプ１の付勢をやめデータ転送を停止させるデー
タ転送制御回路と、メモリ参照命令により付勢さ
れ、１回のメモリ参照終了時に付勢されなくなる
第２の記憶装置としてのフリツプフロツプ３と、
メモリのデータ参照番地を指定するメモリ参照ポ
インタ６と、アンド回路１１，１２，２０から成
りフリツプフロツプ３が付勢されるとデータ転送
制御回路１７，１８，２０に作用し、連続したデ
ータ転送動作を中断すると共にメモリ参照ポイン
タ６がメモリを指定するように制御するメモリ参
照制御装置とを含んで構成される。
される第１の記憶装置としてのフリツプフロツプ
１と、転送データを記憶しているメモリの番地を
指定する転送ポインタ７と、データ転送の回数を
計数するカウンタ１０と、インクリメンタ８とデ
クリメンタ９とから成り転送ポインタの内容を１
回のデータ転送ごとに更新する更新装置と、アン
ド回路１７，１８，２０とから成りフリツプフロ
ツプ１が付勢されている間データ転送を連続して
行ないカウンタ１０の内容が所定の内容に更新さ
れた時（例えばボローが出た時）にフリツプフロ
ツプ１の付勢をやめデータ転送を停止させるデー
タ転送制御回路と、メモリ参照命令により付勢さ
れ、１回のメモリ参照終了時に付勢されなくなる
第２の記憶装置としてのフリツプフロツプ３と、
メモリのデータ参照番地を指定するメモリ参照ポ
インタ６と、アンド回路１１，１２，２０から成
りフリツプフロツプ３が付勢されるとデータ転送
制御回路１７，１８，２０に作用し、連続したデ
ータ転送動作を中断すると共にメモリ参照ポイン
タ６がメモリを指定するように制御するメモリ参
照制御装置とを含んで構成される。
更に詳しく説明すると、フリツプフロツプ１は
データ転送命令によつてセツトされることにより
出力が“１”となる。タイミング発生器２はT0、
T1、T2、T3、T4、T5の各信号を出力する。ラツ
チ回路４は、マイコンがデータをメモリから入力
するメモリ参照命令の実行時にセツトされ“１”
により、それ以外はリセツトされて“０”になつ
ている。フリツプフロツプ３はメモリ参照命令に
よつてセツトされると、その出力が“１”とな
り、メモリ参照命令の実用の最後にタイミング発
生器２から出力される出力T0によりアンド回路
１３の出力が“１”となり、リセツトされ出力が
０となる。更新装置の一構成要素であるインクリ
メンタ８は１回のデータ転送ごとにアンド回路２
０の出力が“１”になるタイミングで転送ポイン
タ７の内容を１だけ増加させる動作をする。カウ
ンタ１０は更新装置の他の一つの構成要素である
デクリメンタ９と共に１回のデータ転送ごとにカ
ウンタ１０の内容をアンド回路２０の出力が
“１”になるタイミングで１だけ減少させる。そ
してデクリメンタ９がカウンタ１０の内容を１減
じて、その結果ボローが発生した場合はフリツプ
フロツプ１をリセツトして“０”にする。選択器
２２はアンド回路１２の出力が０のときは転送ポ
インタ７を選択する、従つて転送ポインタ７の内
容がアドレスバスに出力される。アンド回路１２
の出力が１のときはメモリ参照ポインタ６が選択
され、メモリ参照ポインタ６の内容アドレスバス
に出力される。
データ転送命令によつてセツトされることにより
出力が“１”となる。タイミング発生器２はT0、
T1、T2、T3、T4、T5の各信号を出力する。ラツ
チ回路４は、マイコンがデータをメモリから入力
するメモリ参照命令の実行時にセツトされ“１”
により、それ以外はリセツトされて“０”になつ
ている。フリツプフロツプ３はメモリ参照命令に
よつてセツトされると、その出力が“１”とな
り、メモリ参照命令の実用の最後にタイミング発
生器２から出力される出力T0によりアンド回路
１３の出力が“１”となり、リセツトされ出力が
０となる。更新装置の一構成要素であるインクリ
メンタ８は１回のデータ転送ごとにアンド回路２
０の出力が“１”になるタイミングで転送ポイン
タ７の内容を１だけ増加させる動作をする。カウ
ンタ１０は更新装置の他の一つの構成要素である
デクリメンタ９と共に１回のデータ転送ごとにカ
ウンタ１０の内容をアンド回路２０の出力が
“１”になるタイミングで１だけ減少させる。そ
してデクリメンタ９がカウンタ１０の内容を１減
じて、その結果ボローが発生した場合はフリツプ
フロツプ１をリセツトして“０”にする。選択器
２２はアンド回路１２の出力が０のときは転送ポ
インタ７を選択する、従つて転送ポインタ７の内
容がアドレスバスに出力される。アンド回路１２
の出力が１のときはメモリ参照ポインタ６が選択
され、メモリ参照ポインタ６の内容アドレスバス
に出力される。
第２図は第１図に示した一実施例を使用するマ
イクロコンピユータのブロツク図である。
イクロコンピユータのブロツク図である。
マイクロコンピユータ２３は第１図に示す一実
施例を内蔵しており、表示データメモリ２４、表
示バツフア２５に接続している。つまり、第１図
のデータバス、アドレスバス、信号IOWR，
MEMRD，MEMWRは第２図のそれとは同じで
ある。
施例を内蔵しており、表示データメモリ２４、表
示バツフア２５に接続している。つまり、第１図
のデータバス、アドレスバス、信号IOWR，
MEMRD，MEMWRは第２図のそれとは同じで
ある。
第３図は第１図に示す一実施例を動作させると
きの信号のタイミング図である。
きの信号のタイミング図である。
第３図を用いて第１図及び第２図に示すデータ
転送装置の動作について説明る。
転送装置の動作について説明る。
メモリ参照命令を実行しないときは、フリツプ
フロツプ３はリセツトされているので、アンド回
路１１，１２，１８の出力は“０”となつてい
る。従つて選択器２２は、転送ポインタ７の内容
をアドレスバスに出力しており、メモリへのデー
タの書込信号MEMWRは出力されない。
フロツプ３はリセツトされているので、アンド回
路１１，１２，１８の出力は“０”となつてい
る。従つて選択器２２は、転送ポインタ７の内容
をアドレスバスに出力しており、メモリへのデー
タの書込信号MEMWRは出力されない。
今、データ転送のための転送開始命令が実行さ
れた場合を考える。転送スタート命令によつてフ
リツプフロツプ１がセツトされる。すると、タイ
ミング発生器２の発生する出力T3、T5によつて
メモリデータの読出し信号MEMRDと、表示バ
ツフアへのデータの書込み信号IOWRが出力され
る。また、タイミング発生器２の出力T1により
出力が“１”となるアンド回路２０の出力によつ
て、インクリメンタ８、デクリメンタ９が動作
し、転送ポインタ７とカウンタ１０の内容がそれ
ぞれ１だけ加算、減算される。なお、転送ポイン
タ７とカウンタ１０の内容は予め設定されている
ものとする。すると、選択器２２の出力としての
転送ポインタ７の内容がメモリのアドレスを指定
し、メモリデータの読出し信号MEMRDが出力
されると、そのメモリアドレスの内容がデータバ
スに読出される。次に表示バツフアへのデータの
書込み信号IOWRの出力されるとデータバス上の
データが表示バツフア２５に書込まれる。表示バ
ツフア２５はシフトレジスタで構成されており、
表示バツフア２５に書込まれた転送データは、表
示バツフアへのデータ書込み信号IOWRの終了時
にシフトされ、２記憶される。この様子を第３図
のMm-1、Mmマシンサイクルを示す。第３図の
ように、データ転送時はアドレスバスから、転送
ポインタ７の内容がTPn-1、TPnのように１ずつ
加算されて出力され、それに同期してメモリデー
タの読出し信号MEMRDが出力され、メモリの
データDn-1、Dnがデータバス上に出力される。
次に表示バツフアへのデータ書込み信号IOWRが
出力され、データバス上のメモリデータDn-1、
Dnは表示バツフアに書込まれる。以上のように
して一度転送命令が実行されると、その後はマイ
コンの動作とは無関係にデータ転送が連続して行
われる。そしてカウンタの内容が１ずつ減算され
“０”となり、次に１が減算されると、デクリメ
ンタ９からボローが出力され、フリツプフロツプ
１をリセツトするのでデータ転送は終了する。
れた場合を考える。転送スタート命令によつてフ
リツプフロツプ１がセツトされる。すると、タイ
ミング発生器２の発生する出力T3、T5によつて
メモリデータの読出し信号MEMRDと、表示バ
ツフアへのデータの書込み信号IOWRが出力され
る。また、タイミング発生器２の出力T1により
出力が“１”となるアンド回路２０の出力によつ
て、インクリメンタ８、デクリメンタ９が動作
し、転送ポインタ７とカウンタ１０の内容がそれ
ぞれ１だけ加算、減算される。なお、転送ポイン
タ７とカウンタ１０の内容は予め設定されている
ものとする。すると、選択器２２の出力としての
転送ポインタ７の内容がメモリのアドレスを指定
し、メモリデータの読出し信号MEMRDが出力
されると、そのメモリアドレスの内容がデータバ
スに読出される。次に表示バツフアへのデータの
書込み信号IOWRの出力されるとデータバス上の
データが表示バツフア２５に書込まれる。表示バ
ツフア２５はシフトレジスタで構成されており、
表示バツフア２５に書込まれた転送データは、表
示バツフアへのデータ書込み信号IOWRの終了時
にシフトされ、２記憶される。この様子を第３図
のMm-1、Mmマシンサイクルを示す。第３図の
ように、データ転送時はアドレスバスから、転送
ポインタ７の内容がTPn-1、TPnのように１ずつ
加算されて出力され、それに同期してメモリデー
タの読出し信号MEMRDが出力され、メモリの
データDn-1、Dnがデータバス上に出力される。
次に表示バツフアへのデータ書込み信号IOWRが
出力され、データバス上のメモリデータDn-1、
Dnは表示バツフアに書込まれる。以上のように
して一度転送命令が実行されると、その後はマイ
コンの動作とは無関係にデータ転送が連続して行
われる。そしてカウンタの内容が１ずつ減算され
“０”となり、次に１が減算されると、デクリメ
ンタ９からボローが出力され、フリツプフロツプ
１をリセツトするのでデータ転送は終了する。
次に、データ転送途中に内蔵プログラムメモリ
により動作しているマイコンがメモリ参照命令を
実行する場合を説明する。メモリ参照命令は、第
３図に示すように、２マシンサイクル命令で、第
１マシンサイクル（Mm）に命令の取込み解釈を
行ない、第２のマシンサイクル（Mm+1）にメモ
リを参照する構成になつている。
により動作しているマイコンがメモリ参照命令を
実行する場合を説明する。メモリ参照命令は、第
３図に示すように、２マシンサイクル命令で、第
１マシンサイクル（Mm）に命令の取込み解釈を
行ない、第２のマシンサイクル（Mm+1）にメモ
リを参照する構成になつている。
今、メモリにデータを書込むメモリ参照命令が
実行される場合を考える。メモリ参照命令が実行
されると、第２マシンサイクル（Mm+1）の最初
にフリツプフロツプ３がセツトされる（ラツチ回
路４はデータ書込みのためリセツトされたままと
なつている）。すると、アンド回路１２はタイミ
ング発生器２の発生する出力T2により、“１”と
なるので選択器２２は、メモリ参照ポインタ６の
内容をアドレスバスに出力する。アンド回路１８
も出力T4により“１”となるのでメモリへのデ
ータ書込み信号MEMWR信号として“１”が出
力される。また、アンド回路１１の出力が“０”
のため、アンド回路１４もタイミング発生器２の
発生する出力T4によつて“１”となる。しかし、
アンド回路２０の出力は“０”に固定されている
ので、インクリメンタ８、デクリメンタ９は動作
しないため、転送ポインタ７とカウンタ１０の内
容は変化しない。メモリ参照命令の第２のマシン
サイクル（Mm+1）において、フリツプフロツプ
３がセツトされると、メモリ参照ポインタ６の内
容DPがアドレスバスから出力される。すると、
データバスバツフアは内部バスからデータバスへ
書込みデータDDPを出力する。同時に、メモリへ
のデータ書込み信号MEMWRを出力し、メモリ
にデータを書込む。Mm+1マシンサイクルの終り
に、タイミング発生器２は出力T0を出し、アン
ド回路１３の出力が“１”となるので、フリツプ
フロツプ３はリセツトされる。従つて、次のマシ
ンサイクルMm+2は再びデータ転送を実行する動
作を行なう。このときメモリ参照命令がメモリの
データ読出し命令だと、Mm+1マシンサイクルの
最初でラツチ回路４に１が書込れるのでアンド回
路１１の出力が“１”となり、アンド回路１５，
１６の出力がタイミング発生器２の出力T3の間、
出力が“１”となる。故に、オア回路２１の出力
MEMRD信号が出力されデータバスのデータが
内部バスに入力される。しかし、アンド回路１８
の出力は、“０”に固定されるためMEMWR信号
は出力されない。従つて、Mm+1マシンサイクル
では、メモリ参照ポインタ６が指定するメモリア
ドレスの内容が信号MEMRD（第３図に破線で示
すように）に同期してデータバスに出力され、そ
のデータバス上のデータをマイコンはデータバス
バツフア５を介して入力する。この間転送ポイン
タ７とカウンタ１０の内容は変化しないので、続
くMm+2マシンサイクルではMmマシンサイクル
に続く転送ポインタ７，カウンタ１０の内容から
データ転送を再開する。従つて、メモリ参照命令
の実行が連続したデータ転送の間に挿入されたこ
とになる。
実行される場合を考える。メモリ参照命令が実行
されると、第２マシンサイクル（Mm+1）の最初
にフリツプフロツプ３がセツトされる（ラツチ回
路４はデータ書込みのためリセツトされたままと
なつている）。すると、アンド回路１２はタイミ
ング発生器２の発生する出力T2により、“１”と
なるので選択器２２は、メモリ参照ポインタ６の
内容をアドレスバスに出力する。アンド回路１８
も出力T4により“１”となるのでメモリへのデ
ータ書込み信号MEMWR信号として“１”が出
力される。また、アンド回路１１の出力が“０”
のため、アンド回路１４もタイミング発生器２の
発生する出力T4によつて“１”となる。しかし、
アンド回路２０の出力は“０”に固定されている
ので、インクリメンタ８、デクリメンタ９は動作
しないため、転送ポインタ７とカウンタ１０の内
容は変化しない。メモリ参照命令の第２のマシン
サイクル（Mm+1）において、フリツプフロツプ
３がセツトされると、メモリ参照ポインタ６の内
容DPがアドレスバスから出力される。すると、
データバスバツフアは内部バスからデータバスへ
書込みデータDDPを出力する。同時に、メモリへ
のデータ書込み信号MEMWRを出力し、メモリ
にデータを書込む。Mm+1マシンサイクルの終り
に、タイミング発生器２は出力T0を出し、アン
ド回路１３の出力が“１”となるので、フリツプ
フロツプ３はリセツトされる。従つて、次のマシ
ンサイクルMm+2は再びデータ転送を実行する動
作を行なう。このときメモリ参照命令がメモリの
データ読出し命令だと、Mm+1マシンサイクルの
最初でラツチ回路４に１が書込れるのでアンド回
路１１の出力が“１”となり、アンド回路１５，
１６の出力がタイミング発生器２の出力T3の間、
出力が“１”となる。故に、オア回路２１の出力
MEMRD信号が出力されデータバスのデータが
内部バスに入力される。しかし、アンド回路１８
の出力は、“０”に固定されるためMEMWR信号
は出力されない。従つて、Mm+1マシンサイクル
では、メモリ参照ポインタ６が指定するメモリア
ドレスの内容が信号MEMRD（第３図に破線で示
すように）に同期してデータバスに出力され、そ
のデータバス上のデータをマイコンはデータバス
バツフア５を介して入力する。この間転送ポイン
タ７とカウンタ１０の内容は変化しないので、続
くMm+2マシンサイクルではMmマシンサイクル
に続く転送ポインタ７，カウンタ１０の内容から
データ転送を再開する。従つて、メモリ参照命令
の実行が連続したデータ転送の間に挿入されたこ
とになる。
以上説明したように、１回の表示期間中にカウ
ンタ１０で指定される回数だけ表示メモリから表
示バツフアに表示データを連続して転送すること
ができるのでマイコンはデータ転送の動作から開
放され、より高度な演算をすることが可能とな
る。従つて、表示データの転送速度は大幅に上昇
し、表示デバイスが大型化して転送データ量が増
加したとしても１回のデータ転送時間を最適化す
ることにより対処していくことが可能である。ま
た、データ転送開始命令により、表示メモリから
表示バツフアに、データがマイコンの動作とは無
関係に連続して転送されるが、マイコンが表示メ
モリを参照する場合は、そのメモリ参照が連続し
たデータ転送中に挿入されるため、連続したデー
タ転送を行なつていたとしてもマイコンの動作に
は全く影響を与えない。さらに、連続してデータ
バスを使用するため、１回表示データのブロツク
の転送のためにデータバスを占有する時間を最小
にすることができ、データバスの使用効率は上昇
する。
ンタ１０で指定される回数だけ表示メモリから表
示バツフアに表示データを連続して転送すること
ができるのでマイコンはデータ転送の動作から開
放され、より高度な演算をすることが可能とな
る。従つて、表示データの転送速度は大幅に上昇
し、表示デバイスが大型化して転送データ量が増
加したとしても１回のデータ転送時間を最適化す
ることにより対処していくことが可能である。ま
た、データ転送開始命令により、表示メモリから
表示バツフアに、データがマイコンの動作とは無
関係に連続して転送されるが、マイコンが表示メ
モリを参照する場合は、そのメモリ参照が連続し
たデータ転送中に挿入されるため、連続したデー
タ転送を行なつていたとしてもマイコンの動作に
は全く影響を与えない。さらに、連続してデータ
バスを使用するため、１回表示データのブロツク
の転送のためにデータバスを占有する時間を最小
にすることができ、データバスの使用効率は上昇
する。
上記実施例の説明では表示データの転送につい
て述べたが、表示データ以外の連続したデータ転
送を行なう必要がある場合でも本発明は非常に有
効となる。また、上記実施例では、表示メモリか
ら表示バツフアにデータを転送したが、転送方向
は逆であつても、本発明の効果は全く失なわれる
ことはない。さらにまた、上記実施例では転送ポ
インタの内容及びカウンタの内容をそれぞれ１ず
つ増加、減少させたが、内容の更新方向が変更さ
れても本発明の効果が失なわれない。
て述べたが、表示データ以外の連続したデータ転
送を行なう必要がある場合でも本発明は非常に有
効となる。また、上記実施例では、表示メモリか
ら表示バツフアにデータを転送したが、転送方向
は逆であつても、本発明の効果は全く失なわれる
ことはない。さらにまた、上記実施例では転送ポ
インタの内容及びカウンタの内容をそれぞれ１ず
つ増加、減少させたが、内容の更新方向が変更さ
れても本発明の効果が失なわれない。
以上詳細に説明したように、本発明によれば、
連続してデータ転送を行う場合にシステムバスを
共用する転送系のシステムデータのアクセスに影
響を与えずにシステムデータバスの使用効率を向
上させ、転送データ量が増加しても対処していく
ことが可能なデータ転送装置が得られるのでその
効果は大きい。
連続してデータ転送を行う場合にシステムバスを
共用する転送系のシステムデータのアクセスに影
響を与えずにシステムデータバスの使用効率を向
上させ、転送データ量が増加しても対処していく
ことが可能なデータ転送装置が得られるのでその
効果は大きい。
第１図は本発明の一実施例のブロツク図、第２
図は第１図に示した一実施例を使用するマイクロ
コンピユータのブロツク図、第３図は第１図に示
す一実施例を動作させるときの信号のタイミング
図である。 １……フリツプフロツプ、２……タイミング発
生器、３……フリツプフロツプ、４……ラツチ回
路、５……データバスバツフア、６……データポ
インタ、７……転送ポインタ、８……インクリメ
ンタ、９……デクリメンタ、１０……カウンタ、
１１，１２，１３，１４，１５，１６，１７，１
８，１９，２０……アンド回路、２１……オア回
路、２２……選択器、２３……マイクロコンピユ
ータ、２４……表示メモリ、２５……表示バツフ
ア、２６……表示デバイス。
図は第１図に示した一実施例を使用するマイクロ
コンピユータのブロツク図、第３図は第１図に示
す一実施例を動作させるときの信号のタイミング
図である。 １……フリツプフロツプ、２……タイミング発
生器、３……フリツプフロツプ、４……ラツチ回
路、５……データバスバツフア、６……データポ
インタ、７……転送ポインタ、８……インクリメ
ンタ、９……デクリメンタ、１０……カウンタ、
１１，１２，１３，１４，１５，１６，１７，１
８，１９，２０……アンド回路、２１……オア回
路、２２……選択器、２３……マイクロコンピユ
ータ、２４……表示メモリ、２５……表示バツフ
ア、２６……表示デバイス。
Claims (1)
- １ 所定のマシンサイクルを規定するタイミング
発生器と、データ転送開始命令により付勢される
第１の記憶装置と、転送データを記憶しているメ
モリの番地を指定する転送ポインタと、データ転
送の回数を計数するカウンタと、前記転送ポイン
タおよび前記カウンタの内容を１回のデータ転送
ごとに更新する更新手段と、前記第１の記憶装置
が付勢されている間前記マシンサイクルと同じサ
イクルでデータ転送を連続して行ない、前記カウ
ンタの内容が所定の内容に更新された時に前記第
１の記憶装置の付勢をやめ、データ転送を停止さ
せるデータ転送制御回路と、メモリ参照命令によ
り一つのマシンサイクルの始めに付勢され、当該
マシンサイクルの終了時に付勢されなくなる第２
の記憶装置と、メモリのデータ参照番地を指定す
るメモリ参照ポインタと、前記第２の記憶装置の
付勢に応答して、前記データ転送制御回路による
データ転送動作を中断させると共に前記メモリ参
照ポインタを用いてメモリ参照動作を行ない、前
記第２の記憶装置が付勢されなくなることに応答
して前記データ転送制御回路によるデータ転送動
作の中断を解除するメモリ参照制御回路とを含
み、前記データ転送制御回路は、前記メモリ参照
命令によつて１マシンサイクルの期間データ転送
動作を中断することを特徴とするデータ転送制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6477283A JPS59189435A (ja) | 1983-04-13 | 1983-04-13 | デ−タ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6477283A JPS59189435A (ja) | 1983-04-13 | 1983-04-13 | デ−タ転送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59189435A JPS59189435A (ja) | 1984-10-27 |
| JPH0133862B2 true JPH0133862B2 (ja) | 1989-07-17 |
Family
ID=13267823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6477283A Granted JPS59189435A (ja) | 1983-04-13 | 1983-04-13 | デ−タ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59189435A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018090850A (ja) * | 2016-12-01 | 2018-06-14 | アイシン精機株式会社 | 鉄基軟磁性材料及び鉄基軟磁性コア |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2797280B2 (ja) * | 1989-02-08 | 1998-09-17 | 株式会社日立超エル・エス・アイ・システムズ | エミュレーションシステム及びエミュレータ |
| JP4044536B2 (ja) * | 2004-04-07 | 2008-02-06 | シャープ株式会社 | 表示制御用回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54530A (en) * | 1977-06-03 | 1979-01-05 | Hitachi Ltd | Reference control unit of memory |
-
1983
- 1983-04-13 JP JP6477283A patent/JPS59189435A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54530A (en) * | 1977-06-03 | 1979-01-05 | Hitachi Ltd | Reference control unit of memory |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018090850A (ja) * | 2016-12-01 | 2018-06-14 | アイシン精機株式会社 | 鉄基軟磁性材料及び鉄基軟磁性コア |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59189435A (ja) | 1984-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950004453B1 (ko) | 한 레지스터의 내용을 다른 레지스터에 카피하는 레지스터 회로 | |
| US5608881A (en) | Microcomputer system for accessing hierarchical buses | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| US4949242A (en) | Microcomputer capable of accessing continuous addresses for a short time | |
| JPH0133862B2 (ja) | ||
| JPS6319058A (ja) | メモリ装置 | |
| JP3043341B2 (ja) | マイクロコンピュータシステム | |
| JP3260399B2 (ja) | 非同期ｉ／ｏダイナミックプライオリティチェンジ方式 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JPS6122330B2 (ja) | ||
| JP2625573B2 (ja) | ダイレクトメモリアクセス制御装置 | |
| JP2716563B2 (ja) | データ書込み制御方式 | |
| JPH05210616A (ja) | コンピュータ装置 | |
| JPH0218746B2 (ja) | ||
| JPS5839364A (ja) | 図形情報処理装置 | |
| JPH01114952A (ja) | 情報処理装置におけるメモリ間転送方式 | |
| JPS5938827A (ja) | マイクロプロセツサｉｐｌ方式 | |
| JPH0261749A (ja) | データ転送装置 | |
| JPS5838876B2 (ja) | シユメモリセイギヨホウシキ | |
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| JPH0338613B2 (ja) | ||
| JPS59128621A (ja) | Ｄｍａ制御装置 |