JPS6330940A - マルチタスク処理方式 - Google Patents
マルチタスク処理方式Info
- Publication number
- JPS6330940A JPS6330940A JP17373586A JP17373586A JPS6330940A JP S6330940 A JPS6330940 A JP S6330940A JP 17373586 A JP17373586 A JP 17373586A JP 17373586 A JP17373586 A JP 17373586A JP S6330940 A JPS6330940 A JP S6330940A
- Authority
- JP
- Japan
- Prior art keywords
- task
- program
- control signal
- signal
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 11
- 230000006870 function Effects 0.000 claims description 8
- 238000003672 processing method Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 241000451208 Bitia Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタル信号処理用のストアードプログ
ラム型プロセッサであるディジタルシグナルプロセッサ
を用いたマルチタスク処理方式に関するものである。
ラム型プロセッサであるディジタルシグナルプロセッサ
を用いたマルチタスク処理方式に関するものである。
従来のディジタルシグナルプロセッサ（ＤＳＰ）で、リ
アルタイムの信号処理を実行しながら、外部からの制御
信号によりプログラムの実行シーケンスを任意に変更す
るためには、制御信号を入力。
アルタイムの信号処理を実行しながら、外部からの制御
信号によりプログラムの実行シーケンスを任意に変更す
るためには、制御信号を入力。
解析し、指定されたプログラムの部分へ分岐するといっ
た処理をプログラムにより実行することになる。
た処理をプログラムにより実行することになる。
従来のＤＳＰには、外部から直接書き込める制御信号用
レジスタはない。そのため、信号処理中に時系列データ
と独立に制御信号を入力するため、Ｉ１０ボー１−の外
部にラッチを設け、プロセッサの外部からはそのラッチ
に対して制御信号を書き込んでから、 ■ プロセッサのフラグを立て、プログラムにより周期
的にフラグ・センスを行い、フラグが立っていたときに
、入力命令を実行して制御信号を入力するか、 ■ プロセッサに割込みをかけ、信号処理中の時系列デ
ータを中断しないために、信号処理のデータの入出力の
タイミングと割込み処理のタイミングが衝突しないよう
に割込み信号を受は付け、プログラムカウンタの値が自
動的に待避されるが、その他のレジスタを必要に応じて
プログラムにより待避してから、入力命令−を実行して
制御信号を入力し、入力した制御信号とメモリ中に格納
したビットパターンとの論理演算を実行し、制御信号の
各ビットの０°′、“′１″をチェックし、その結果に
よりプログラムの分岐を行う という処理をＮピッ）・全てについて行う。
レジスタはない。そのため、信号処理中に時系列データ
と独立に制御信号を入力するため、Ｉ１０ボー１−の外
部にラッチを設け、プロセッサの外部からはそのラッチ
に対して制御信号を書き込んでから、 ■ プロセッサのフラグを立て、プログラムにより周期
的にフラグ・センスを行い、フラグが立っていたときに
、入力命令を実行して制御信号を入力するか、 ■ プロセッサに割込みをかけ、信号処理中の時系列デ
ータを中断しないために、信号処理のデータの入出力の
タイミングと割込み処理のタイミングが衝突しないよう
に割込み信号を受は付け、プログラムカウンタの値が自
動的に待避されるが、その他のレジスタを必要に応じて
プログラムにより待避してから、入力命令−を実行して
制御信号を入力し、入力した制御信号とメモリ中に格納
したビットパターンとの論理演算を実行し、制御信号の
各ビットの０°′、“′１″をチェックし、その結果に
よりプログラムの分岐を行う という処理をＮピッ）・全てについて行う。
以上のように従来のマルチタスク処理方式は、制御信号
の入力、解析、そして実行するプログラムのアドレスへ
の分岐をプログラムにより実行するため、プログラムの
実行シーケンスを外部から制御信号により変更するため
の処理時間が長くなり、リアルタイムの信号処理におい
てマルチタスク処理が非常に困難であるという欠点があ
った。
の入力、解析、そして実行するプログラムのアドレスへ
の分岐をプログラムにより実行するため、プログラムの
実行シーケンスを外部から制御信号により変更するため
の処理時間が長くなり、リアルタイムの信号処理におい
てマルチタスク処理が非常に困難であるという欠点があ
った。
この発明の目的は、プログラムの実行シーケンスの制御
に必要な処理時間を短縮し、信号処理におけるマルチタ
スク処理が容易に実行可能なディジタルシグナルプロセ
ッサを用いたマルチタスク処理方式を提供することにあ
る。
に必要な処理時間を短縮し、信号処理におけるマルチタ
スク処理が容易に実行可能なディジタルシグナルプロセ
ッサを用いたマルチタスク処理方式を提供することにあ
る。
この発明にかかるマルチタスク処理方式は、ディジタル
シグナルプロセッサ外部から、機能を選択するために設
けた信号の各ビットにタスクを対応させ、そのＩＩ Ｑ
ＩＩ 、 ＩＩ Ｉ ＩＩによ抄実行するタスクを
指定するタスク選択信号を入力し、それに応してタスク
を実行する処理方式であって、前記デ、（ンタルングナ
ルプロセッサ外部からのタスク選択信号を、実行中の信
号処理と（よ独立に、任意の時期に外部からの吉込み信
号で書込み可能な制御入力用レジスタを備え、前記タス
ク選択信号を外部から書き込んだ前記制御信号入力用レ
ジスタからビットチェック用しジスクヘ、プログラムと
は無関係に、信号処理の対象であるデータのサンプリン
グクロックに同期して転送することでプログラムから参
照されるタスク選択信号を自動的に更新し、ピッ）・チ
ェック用レジスタ内のタスク選択信号の各ビットのビッ
トチェックとその結果に応じたタスクへの分岐を１命令
サイクルで実行可能な条件分岐命令により実行タスクへ
の分岐を行うものである。
シグナルプロセッサ外部から、機能を選択するために設
けた信号の各ビットにタスクを対応させ、そのＩＩ Ｑ
ＩＩ 、 ＩＩ Ｉ ＩＩによ抄実行するタスクを
指定するタスク選択信号を入力し、それに応してタスク
を実行する処理方式であって、前記デ、（ンタルングナ
ルプロセッサ外部からのタスク選択信号を、実行中の信
号処理と（よ独立に、任意の時期に外部からの吉込み信
号で書込み可能な制御入力用レジスタを備え、前記タス
ク選択信号を外部から書き込んだ前記制御信号入力用レ
ジスタからビットチェック用しジスクヘ、プログラムと
は無関係に、信号処理の対象であるデータのサンプリン
グクロックに同期して転送することでプログラムから参
照されるタスク選択信号を自動的に更新し、ピッ）・チ
ェック用レジスタ内のタスク選択信号の各ビットのビッ
トチェックとその結果に応じたタスクへの分岐を１命令
サイクルで実行可能な条件分岐命令により実行タスクへ
の分岐を行うものである。
この発明においては、プログラムの実行シーケンスを制
御する制御信号を、外部からの書込みパルスにより、制
御信号入力用レジスタへ入力し、信号処理の対象である
時系列データのサンプリングクロックに同期して、その
制御信号を内部レジスタへ八−ドウエア的に転送しＮ
ｕＪ 御信号のビット位置を指定した情報とそのビット
のＩＩＱＩＩ、Ｉ１１°′による分岐すべきプログラム
のアドレスを指定した情報を記述した条件分岐命令に従
って、制御信号のビット位置を指定した情報は、制御信
号とハードウェハ的に論理演算を実行しビットチェック
を行い、その結果が真であれば、条件分岐命令に指定さ
れた分岐先アドレスをプログラムヵウンタヘセットシ、
ピッ１〜チエツク結果に応したプログラム分岐を実行す
る。
御する制御信号を、外部からの書込みパルスにより、制
御信号入力用レジスタへ入力し、信号処理の対象である
時系列データのサンプリングクロックに同期して、その
制御信号を内部レジスタへ八−ドウエア的に転送しＮ
ｕＪ 御信号のビット位置を指定した情報とそのビット
のＩＩＱＩＩ、Ｉ１１°′による分岐すべきプログラム
のアドレスを指定した情報を記述した条件分岐命令に従
って、制御信号のビット位置を指定した情報は、制御信
号とハードウェハ的に論理演算を実行しビットチェック
を行い、その結果が真であれば、条件分岐命令に指定さ
れた分岐先アドレスをプログラムヵウンタヘセットシ、
ピッ１〜チエツク結果に応したプログラム分岐を実行す
る。
第１図はこの発明の一実施例を示す概略ブロック図であ
って、１はプログラムメモリ、２は制御部、３はプログ
ラムカウンタ、４はスタック、５は命令中に記述された
制御信号のビットチェックすべき位置を指定する信号を
制御信号と同じピッ）・長に展開するためのデコーダ、
６はビットチェック用レジスタ、７は制御信号入力用レ
ジスタ、８はＡＮＤ回路、９はデータメモリ、１０は乗
算器、１１はＡＬＵ、１２はデータバス、１３は制御信
号書込、１４は制御信号書込みパルス、１５は制御信号
転送用パルスである。
って、１はプログラムメモリ、２は制御部、３はプログ
ラムカウンタ、４はスタック、５は命令中に記述された
制御信号のビットチェックすべき位置を指定する信号を
制御信号と同じピッ）・長に展開するためのデコーダ、
６はビットチェック用レジスタ、７は制御信号入力用レ
ジスタ、８はＡＮＤ回路、９はデータメモリ、１０は乗
算器、１１はＡＬＵ、１２はデータバス、１３は制御信
号書込、１４は制御信号書込みパルス、１５は制御信号
転送用パルスである。
プログラムメモリ１中には第２図に示すようにプログラ
ムの実行単位であるタスクがシーケンシャルに格納され
ており、プログラムカウンタ３によって順次実行されて
いく。このＤＳＰにおいて、第３図のような実行の形態
をとるマルチタスク処理を実現するため、第４図のよう
に制御信号の各ピッ１−に各タスクを対応させて外部か
らタスクの実行をコン）・ロール可能とする。
ムの実行単位であるタスクがシーケンシャルに格納され
ており、プログラムカウンタ３によって順次実行されて
いく。このＤＳＰにおいて、第３図のような実行の形態
をとるマルチタスク処理を実現するため、第４図のよう
に制御信号の各ピッ１−に各タスクを対応させて外部か
らタスクの実行をコン）・ロール可能とする。
ここで第３図、第４図について説明する。
第３図はリアルタイムの信号処理におけるマルチタスク
処理の実行形態の例を示したもので、サンプリングクロ
ック（大口矢印）毎に指定された機能を入力されるデー
タに対して実行する。すなわち、第３図では、図示のは
じめのサンプリングクロックから機能１ （タスク１＋
タスク２＋タスク３）を入力データに対し実行し、機能
の変更指定がない限りこれを続けるが、この例では次の
周期の後半で機能２（タスク３＋クスク４＋クスク５）
の指定がなされ（大黒矢印）、それが次のサンプリング
クロックから実行されろことを示している。
処理の実行形態の例を示したもので、サンプリングクロ
ック（大口矢印）毎に指定された機能を入力されるデー
タに対して実行する。すなわち、第３図では、図示のは
じめのサンプリングクロックから機能１ （タスク１＋
タスク２＋タスク３）を入力データに対し実行し、機能
の変更指定がない限りこれを続けるが、この例では次の
周期の後半で機能２（タスク３＋クスク４＋クスク５）
の指定がなされ（大黒矢印）、それが次のサンプリング
クロックから実行されろことを示している。
第４図は制御信号人力１３であるタスク選択信号のフォ
ーマツ１〜例を示した図であり、第１図の制御信号入力
用レジスタ７に格納されており、各ビットにタスク１〜
タスク１６を対応させである。
ーマツ１〜例を示した図であり、第１図の制御信号入力
用レジスタ７に格納されており、各ビットにタスク１〜
タスク１６を対応させである。
なお、あらかじめ種々のタスクを組合オ〕せて必要な機
能１，２．・・・・・が用意されている。
能１，２．・・・・・が用意されている。
次に動作について説明する。
外部からの制御信号を任意の時期に制御信号入力用レジ
スタ７へ制御信号書込みパルス１４により書き込む。制
御信号入力用レジスタ７に書き込まれた制御信号を第３
図のサンプリングクロックに同期したタイミングでビッ
トチェック用レジスタ６へ転送する。
スタ７へ制御信号書込みパルス１４により書き込む。制
御信号入力用レジスタ７に書き込まれた制御信号を第３
図のサンプリングクロックに同期したタイミングでビッ
トチェック用レジスタ６へ転送する。
デコーダ５は、例えば “ＣＡＬＬ ＢＩＴＩＡ Ｄ
ＲＳ １ ”のようにビット位置と、分岐先アドレス
を記述した分岐命令の”ＢＩＴＩ”（ビット位置）を実
際のビットパターンに展開する。この展開されたビット
パターンと先のビットチェック用レジスタ６に取り込ま
れた制御信号をＡＮＤ回路８によりビット位置（ＢＩＴ
Ｉ）のＩＱＩＺ１１１″′をチェックし、その結果が真
であった場合には、現在のプログラムカウンタの内容を
スタック４に待避してからプログラムカウンタ３に“Ａ
ＤＲ３１″′をセットシ、ＡＤＲ３Ｉへの分岐を実行す
る。
ＲＳ １ ”のようにビット位置と、分岐先アドレス
を記述した分岐命令の”ＢＩＴＩ”（ビット位置）を実
際のビットパターンに展開する。この展開されたビット
パターンと先のビットチェック用レジスタ６に取り込ま
れた制御信号をＡＮＤ回路８によりビット位置（ＢＩＴ
Ｉ）のＩＱＩＺ１１１″′をチェックし、その結果が真
であった場合には、現在のプログラムカウンタの内容を
スタック４に待避してからプログラムカウンタ３に“Ａ
ＤＲ３１″′をセットシ、ＡＤＲ３Ｉへの分岐を実行す
る。
このように従来の技術とは、プログラムの実行シーケン
スを制御する制御信号をプログラムにより入力せずに外
部からは任意の時期に書込みパルスにより書き込むこと
が可能で、かつプログラムから見た制御信号の更新は、
信号処理の対象である時系列データのサンプリングクロ
ックに同期して信号処理の流れを乱さずに行われる。ま
た、制御信号のビットチェックを行うためにビットバク
ーンデータのロードが必要でなく、さらにビットチェッ
クに続いて一命令でプログラム分岐が可能なため制御信
号によるプログラム分岐が極めて少ない処理量（ステッ
プ数）で実現可能である。
スを制御する制御信号をプログラムにより入力せずに外
部からは任意の時期に書込みパルスにより書き込むこと
が可能で、かつプログラムから見た制御信号の更新は、
信号処理の対象である時系列データのサンプリングクロ
ックに同期して信号処理の流れを乱さずに行われる。ま
た、制御信号のビットチェックを行うためにビットバク
ーンデータのロードが必要でなく、さらにビットチェッ
クに続いて一命令でプログラム分岐が可能なため制御信
号によるプログラム分岐が極めて少ない処理量（ステッ
プ数）で実現可能である。
以上説明したように、この発明は制御信号入力用レジス
タを設けたので、プログラム実行シーケンスを制御する
ための信号を外部から任意の時期に書き込むことができ
、プログラム上ではサンプリングクロックに同期して自
動的に更新されるので、制御信号の入力のための処理が
ほとんど必要がなくなり、制御処理の各ビットのビ・ソ
トチェソクとその結果に応じたプログラムの分岐が１命
令で実行できるため、信号制御によるプログラムの分岐
が非常に高速に実行でき、プロセッサ外部からの制御信
号によりプログラムの実行シーケンスを変更するマルチ
タスク処理により、単一のプロセッサにより複数の機能
をダイナミックに変更可能な形態で実現する場合のオー
バーヘッドを非常に小さくできるという利点がある。
タを設けたので、プログラム実行シーケンスを制御する
ための信号を外部から任意の時期に書き込むことができ
、プログラム上ではサンプリングクロックに同期して自
動的に更新されるので、制御信号の入力のための処理が
ほとんど必要がなくなり、制御処理の各ビットのビ・ソ
トチェソクとその結果に応じたプログラムの分岐が１命
令で実行できるため、信号制御によるプログラムの分岐
が非常に高速に実行でき、プロセッサ外部からの制御信
号によりプログラムの実行シーケンスを変更するマルチ
タスク処理により、単一のプロセッサにより複数の機能
をダイナミックに変更可能な形態で実現する場合のオー
バーヘッドを非常に小さくできるという利点がある。
第１図はこの発明におけろディジタルシグナルプロセッ
サの概略ブロック図、第２図はプログラムメモリ内のプ
ログラムの状態を説明する図、第３図はリアルタイムの
信号処理におけるマルチタスク処理の実行形態の例を示
した図、第４図は制御信号のフォーマットの例を示した
図である。 図中、１はプログラムメモリ、２は制御部、３はプログ
ラムカウンタ、４はスタック、５はデコーダ、６はビッ
トチェック用レジスタ、７は制御信号入力用レジスタ、
７８はＡＮＤ回路、９はデータメモリ、１０は乗算器、
１１はＡＬＵである。 第３図
サの概略ブロック図、第２図はプログラムメモリ内のプ
ログラムの状態を説明する図、第３図はリアルタイムの
信号処理におけるマルチタスク処理の実行形態の例を示
した図、第４図は制御信号のフォーマットの例を示した
図である。 図中、１はプログラムメモリ、２は制御部、３はプログ
ラムカウンタ、４はスタック、５はデコーダ、６はビッ
トチェック用レジスタ、７は制御信号入力用レジスタ、
７８はＡＮＤ回路、９はデータメモリ、１０は乗算器、
１１はＡＬＵである。 第３図
Claims (1)
- ディジタルシグナルプロセッサに、一定のサンプリング
クロックに同期してデータを入力し、一定周期毎に信号
処理を施し、データを出力する系において、単一のディ
ジタルシグナルプロセッサで複数の機能を複数のタスク
の組合わせによりプログラムしておき、前記ディジタル
シグナルプロセッサ外部から、機能を選択するために設
けた信号の各ビットにタスクを対応させ、その“０”、
“１”により実行するタスクを指定するタスク選択信号
を入力し、それに応じてタスクを実行する処理方式であ
って、前記ディジタルシグナルプロセッサ外部からのタ
スク選択信号を、実行中の信号処理とは独立に、任意の
時期に外部からの書込み信号で書込み可能な制御入力用
レジスタを備え、前記タスク選択信号を外部から書き込
んだ前記制御信号入力用レジスタからビットチェック用
レジスタへ、プログラムとは無関係に、信号処理の対象
であるデータのサンプリングクロックに同期して転送す
ることでプログラムから参照されるタスク選択信号を自
動的に更新し、ビットチェック用レジスタ内のタスク選
択信号の各ビットのビットチェックとその結果に応じた
タスクへの分岐を１命令サイクルで実行可能な条件分岐
命令により実行タスクへの分岐を行うことを特徴とする
マルチタスク処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17373586A JPS6330940A (ja) | 1986-07-25 | 1986-07-25 | マルチタスク処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17373586A JPS6330940A (ja) | 1986-07-25 | 1986-07-25 | マルチタスク処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6330940A true JPS6330940A (ja) | 1988-02-09 |
Family
ID=15966160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17373586A Pending JPS6330940A (ja) | 1986-07-25 | 1986-07-25 | マルチタスク処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6330940A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8932703B2 (en) | 2010-12-22 | 2015-01-13 | Yupo Corporation | Electrostatic adsorbable sheet |
| US9044916B2 (en) | 2008-06-16 | 2015-06-02 | Yupo Corporation | Electrostatic adsorbable sheet |
-
1986
- 1986-07-25 JP JP17373586A patent/JPS6330940A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9044916B2 (en) | 2008-06-16 | 2015-06-02 | Yupo Corporation | Electrostatic adsorbable sheet |
| US8932703B2 (en) | 2010-12-22 | 2015-01-13 | Yupo Corporation | Electrostatic adsorbable sheet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628436A (en) | Digital controller | |
| KR910017256A (ko) | 프로그램 가능한 제어기 | |
| JPH06103507B2 (ja) | パルス入出力プロセッサ及びそれを用いたマイクロコンピュータ | |
| US5276822A (en) | System with enhanced execution of address-conflicting instructions using immediate data latch for holding immediate data of a preceding instruction | |
| JPS6330940A (ja) | マルチタスク処理方式 | |
| JP2752076B2 (ja) | プログラマブル・コントローラ | |
| JPH0950376A (ja) | データ処理装置 | |
| US5677996A (en) | Fuzzy computer | |
| JPS60204029A (ja) | 信号処理装置 | |
| JPS6368924A (ja) | マイクロプロセッサ | |
| JP2504263B2 (ja) | デ―タ処理装置 | |
| JP2747353B2 (ja) | アドレス発生装置 | |
| JPS60175146A (ja) | プログラマブル・コントロ−ラ | |
| JP2659410B2 (ja) | データフローコンピュータの実行一時停止方式 | |
| JPS6353644A (ja) | 命令制御装置 | |
| JPS62143176A (ja) | ベクトルレジスタアクセス制御方式 | |
| JPH0228724A (ja) | 分岐命令制御方式 | |
| JPH0449424A (ja) | 命令制御方式 | |
| JPS6255738A (ja) | プログラムカウンタトレ−ス機構をもつデ−タ処理装置 | |
| JPS6238942A (ja) | マイクロプログラム制御装置 | |
| JPH04127331A (ja) | 割込制御方式 | |
| JPH071498B2 (ja) | パルス入出力プロセッサ及びそれを用いたマイクロコンピュータ | |
| JPS63103312A (ja) | タイマ制御方式 | |
| JPH04116726A (ja) | 情報処理装置 | |
| JPH0589262A (ja) | プロセツサアドレス設定方式 |