KR910017256A - 프로그램 가능한 제어기 - Google Patents

프로그램 가능한 제어기 Download PDF

Info

Publication number
KR910017256A
KR910017256A KR1019910004956A KR910004956A KR910017256A KR 910017256 A KR910017256 A KR 910017256A KR 1019910004956 A KR1019910004956 A KR 1019910004956A KR 910004956 A KR910004956 A KR 910004956A KR 910017256 A KR910017256 A KR 910017256A
Authority
KR
South Korea
Prior art keywords
instruction
coprocessor
instructions
application
register
Prior art date
Application number
KR1019910004956A
Other languages
English (en)
Other versions
KR950003552B1 (ko
Inventor
죠지 무라
아끼라 야부따
다다하루 기따도
미노루 구로다
Original Assignee
미요시 도시오
마쯔시따 덴꼬 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미요시 도시오, 마쯔시따 덴꼬 가부시끼가이샤 filed Critical 미요시 도시오
Publication of KR910017256A publication Critical patent/KR910017256A/ko
Application granted granted Critical
Publication of KR950003552B1 publication Critical patent/KR950003552B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Advance Control (AREA)
  • Programmable Controllers (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음

Description

프로그램 가능한 제어기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 제1도의 시스템에서 "MV" 명령의 실행 흐름 도시도, 제5도는 본 발명에 따르는 프로그램 가능한 제어기의 한 시스템 구성을 도시하는 블럭도, 제22도는 예로, 특별한 명령 시퀸스의 MPU 파이프 라인 상태도.

Claims (6)

  1. 프로그램 방식으로 I/O장치와 주변장치를 제어하기 위한 프로그램 가능한 제어기에 있어서, 상기 I/O장치와 주변장치를 제어하기 위해 접속된 메인 프로세서, 상기 메인 프로세서에 대해 작업 영역을 제공하고, 동작시스템으 저장하기 위한 제1 메모리 수단, 상기 I/O 장치와 주변장치의 제어를 위한 명령을 포함하는 소스 프로그램을 기억하는 소스 명령 메모리 수단, 상기 소스 프로그램의 상기 명령에 대응하는 감소된 명령을 갖도록 상기 메인 프로세서에 의해 상기 소스 프로그램 으로부터 컴파일된 프로그램을 기억하는 코프로세서 명령 메모리 수단, 패럴렐 처리를 위해 상기 메인 프로세서에 의해 상기 I/O장치 및 주변장치의 제어 연산을 병렬로 명령을 실행하고, 파이프 라인 모드로 마이크로 코드에 따른 중계없이 명령을 실행하기 위해 상기 목적 명령 메모리 수단으로부터 상기 감수된 명령을 수신하는 코프로세서, 상기 코프로세서의 명령 실행에 이용된 데이타 메모리 수단과, 상기 메인 프로세서와 코프로세서를 상호 동작 접속하는 주변 제어기로, 상기 패럴렐 처리의 시작이전에 직접-메모리 액세스〔DMA〕에 의해 시스켐 및 데이타 메모리 사이에 데이타를 직접 전송할 수 있고, 상기 DMA 데이타 전송의 완료에 따라 상기 코프레세서와 관련된 버스로부터 상기 메인 프로세서와 관련된 버스를 분리시키는 상기 메인 프로세서와 상기 코프로세서 각각에 관련된 어드레스 및 데이타 버스를 가지고, 상기 메인 프로세서와 상기 코프로세서에서 패럴렐 처리를 가능하게 하는 주변 제어기를 포함하는 프로그램 가능한 제어기.
  2. 제1항에 있어서, 상기 주변 제어기는 한 버스 주기내에 상기 DMA데이타 전송을 할 수 있는 프로그램 가능한 제어기.
  3. 제1항에 있어서, 상기 코프로세서는 릴레이 사퀸스 제어를 위해 논리 연산을 포함하는 단일 비트 처리에 필요한 기본 명령을 실행하는 비트 처리 유니트(BPU)와, 메모리 데이타를 처리하기 위해 다중 비트 처리에 필요한 응용 명령의 실행을 위한 다중 비트 처리 유니트(MPU)를 포함하고, 상기 MPU는 상기 두 기본 및 응용 명령이 동일한 파이프 라인 절차로 통상 실행될 수 있는 상기 BPU가 상기 기본 명령을 실행하는 방법으로 위드 대 위드를 토대로 상기 응용 명령을 처리하도록 구성되어 있는 프로그램 가능한 제어기.
  4. 제3항에 있어서, 상기 파이프 라인 절차는, 명령 인출이 상기 기본 명령 혹은, 응용 명령에 관해서 실행되는 제1단계와, 디코딩이 상기 기본 명령 혹은, 응용 명령에 관해 실행되고, 레지스터 연산뿐만 아니라 레지스터 인솔이 상기 MPU에서 응용 명령을 실행하는 제2 단계와, 상기 기본 명령이 실행되는 상기 감소된 명령임 상기 BPU의 레지스터와 상기 데이타 메모리 사이에서 실행되고, 상기 응용 명령은 상기 MPU와 상기 데이타 메모리의 레지스터 사이, 혹은 상기 데이타 메모리에 대한 액세스를 실행하는 제3단계를 포함하여, 한 기계주기로 각각 완료되는 3단계를 포함하는 프로그램 가능한 제어기.
  5. 제1항에 있어서, 상기 코프로세서는 상기 명령에 관련된 정보를 기억하는 일반적인 레지스터를 갖는 산술 및 논리 유니트(ALU)를 포함하고, 비교기 수단과 파이프 라이닝 스케줄링 수단을 구비한 하드웨어 논리부를 더 포함하며, 상기 비교기 수단은 파이프 라이 모드로 인솔된 다음 명령과 현재 명령을 비교하며, 그들 두연속 명령이 상기 일반 레지스터의 이용으로 발생된 콘플릭트에 대한 특별한 관계가 되도록 결정될때 스케줄-요구출력을 제공하고, 상기 파이프 라인 스케줄링 수단은, 상기 스케줄 요구 출력에 응답하여, 상기 콘플릭트가 해결될때까지 상기 다음 명령을 실행하는 주기를 스톨하는 명령을 제공하는 프로그램 가능한 제어기.
  6. 제1항에 있어서, 상기 코프레세서는 일반적인 레지스터, 하나이상의 입력 레지스터 및 한 출력 레지스터를 갖는 산술 및 논리 유니트(ALU)를 포함하는데. 상기 일반 레지스터는 상기 명령에 관련된 정보를 기억하고, 상기 입력 레지스터는 상기 ALU에 의해 상기 명령의 실행에 이용된 정보를 기억하며, 상기 출력 레지스터를 상기 ALU에 의해 처리된 상기 명령의 결과를 기억하며, 상기 코프로세서는 비교기 수단과 파이프 라이닝 스케줄링 수단을 구비한 하드웨어 논리부를 더 포함하는데, 상기 비교기 수단은 파이프 라인 모드로 인솔된 다음 명령과 현재 명령을 비교하며, 그들 두 연속 명령이 상기 일반 레지스터를 사용으로 발생된 콘프릭트에 대한 특별한 관계가 되도록 결정될때 스케줄-요구 출력을 제공하고, 상기 파이프 라인 스케줄링 수단은, 상기 스케줄-요구 출력에 응답하여, 상기 ALU에 의해 현재 명령의 실행으로 얻은 상기 출력 레지스터의 내용을 상기 ALU에 의해 다음 명령의 실행에 즉시 이용 가능하게 되는 상기 입력 레지스터중 한 레지스터에 전송하는 프로그램 가능한 제어기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910004956A 1990-03-30 1991-03-29 프로그램 가능한 제어기 KR950003552B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP85522 1990-03-30
JP90-85522 1990-03-30
JP2085522A JP2834837B2 (ja) 1990-03-30 1990-03-30 プログラマブルコントローラ

Publications (2)

Publication Number Publication Date
KR910017256A true KR910017256A (ko) 1991-11-05
KR950003552B1 KR950003552B1 (ko) 1995-04-14

Family

ID=13861240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004956A KR950003552B1 (ko) 1990-03-30 1991-03-29 프로그램 가능한 제어기

Country Status (5)

Country Link
US (1) US5371860A (ko)
EP (1) EP0455345B1 (ko)
JP (1) JP2834837B2 (ko)
KR (1) KR950003552B1 (ko)
DE (1) DE69126166T2 (ko)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994009416A1 (en) * 1992-10-19 1994-04-28 Siemens Industrial Automation, Inc. High speed programmable logic controller
US5535414A (en) * 1992-11-13 1996-07-09 International Business Machines Corporation Secondary data transfer mechanism between coprocessor and memory in multi-processor computer system
US5701479A (en) * 1993-06-15 1997-12-23 Xerox Corporation Pipelined image processing system for a single application environment
US5995996A (en) * 1993-06-15 1999-11-30 Xerox Corporation Pipelined image processing system for a single application environment
US5557795A (en) * 1993-06-15 1996-09-17 Xerox Corporation Pipelined image processing system for a single application environment
US5689727A (en) * 1994-09-08 1997-11-18 Western Digital Corporation Disk drive with pipelined embedded ECC/EDC controller which provides parallel operand fetching and instruction execution
EP0702306A1 (en) * 1994-09-19 1996-03-20 International Business Machines Corporation System and method for interfacing risc busses to peripheral circuits using another template of busses in a data communication adapter
US5862401A (en) * 1994-10-11 1999-01-19 Crown International, Inc. Programmable central intelligence controller and distributed intelligence network for analog/digital control systems
FR2733612B1 (fr) * 1995-04-28 1997-06-13 Sgs Thomson Microelectronics Dispositif de mise en service d'un circuit integre
FR2733611B1 (fr) 1995-04-28 1997-06-13 Sgs Thomson Microelectronics Procede de mise en service d'un circuit integre
JP3156253B2 (ja) * 1995-09-26 2001-04-16 オムロン株式会社 情報処理装置および情報処理方法
US5933651A (en) * 1995-09-29 1999-08-03 Matsushita Electric Works, Ltd. Programmable controller
US5671365A (en) * 1995-10-20 1997-09-23 Symbios Logic Inc. I/O system for reducing main processor overhead in initiating I/O requests and servicing I/O completion events
JP3745039B2 (ja) * 1996-08-01 2006-02-15 株式会社ルネサステクノロジ 遅延命令を有するマイクロプロセッサ
US5822570A (en) * 1996-10-30 1998-10-13 Microsoft Corporation System and method for parsing and executing a single instruction stream using a plurality of tightly coupled parsing and execution units
AUPO648397A0 (en) * 1997-04-30 1997-05-22 Canon Information Systems Research Australia Pty Ltd Improvements in multiprocessor architecture operation
JPH10307607A (ja) * 1997-05-08 1998-11-17 Hitachi Ltd 主プロセッサ及びプログラマブルコントローラ
JPH10312202A (ja) * 1997-05-12 1998-11-24 Sharp Corp プログラマブルコントローラ
US5968136A (en) * 1997-06-05 1999-10-19 Sun Microsystems, Inc. Apparatus and method for secure device addressing
US6332152B1 (en) * 1997-12-02 2001-12-18 Matsushita Electric Industrial Co., Ltd. Arithmetic unit and data processing unit
JP3432728B2 (ja) * 1997-12-12 2003-08-04 株式会社日立産機システム プログラマブルコントローラ
US6029000A (en) * 1997-12-22 2000-02-22 Texas Instruments Incorporated Mobile communication system with cross compiler and cross linker
US8489860B1 (en) * 1997-12-22 2013-07-16 Texas Instruments Incorporated Mobile electronic device having a host processor system capable of dynamically canging tasks performed by a coprocessor in the device
US6243736B1 (en) * 1998-12-17 2001-06-05 Agere Systems Guardian Corp. Context controller having status-based background functional task resource allocation capability and processor employing the same
US6032248A (en) * 1998-04-29 2000-02-29 Atmel Corporation Microcontroller including a single memory module having a data memory sector and a code memory sector and supporting simultaneous read/write access to both sectors
US7100020B1 (en) * 1998-05-08 2006-08-29 Freescale Semiconductor, Inc. Digital communications processor
US6308255B1 (en) 1998-05-26 2001-10-23 Advanced Micro Devices, Inc. Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system
US6480952B2 (en) 1998-05-26 2002-11-12 Advanced Micro Devices, Inc. Emulation coprocessor
US6862563B1 (en) 1998-10-14 2005-03-01 Arc International Method and apparatus for managing the configuration and functionality of a semiconductor design
US6581088B1 (en) * 1998-11-05 2003-06-17 Beas Systems, Inc. Smart stub or enterprise javaTM bean in a distributed processing system
CN1227574C (zh) * 1999-03-30 2005-11-16 西门子能量及自动化公司 可编程逻辑控制器方法,系统和设备
US6446195B1 (en) * 2000-01-31 2002-09-03 Intel Corporation Dyadic operations instruction processor with configurable functional blocks
WO2001069411A2 (en) 2000-03-10 2001-09-20 Arc International Plc Memory interface and method of interfacing between functional entities
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US6950954B1 (en) * 2000-10-26 2005-09-27 Cypress Semiconductor Corporation Method and circuit for synchronizing a write operation between an on-chip microprocessor and an on-chip programmable analog device operating at different frequencies
DE10213860B4 (de) * 2001-03-30 2009-01-22 Omron Corporation Programmierbare Steuerung
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
JP2003296724A (ja) * 2002-04-05 2003-10-17 Hitachi Ltd 画像処理システム及びその方式
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
JP4406241B2 (ja) * 2003-09-04 2010-01-27 オリンパス株式会社 画像処理装置
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8286125B2 (en) * 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8082531B2 (en) 2004-08-13 2011-12-20 Cypress Semiconductor Corporation Method and an apparatus to design a processing system using a graphical user interface
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US20060075157A1 (en) * 2004-09-28 2006-04-06 Paul Marchal Programmable memory interfacing device for use in active memory management
JP5062950B2 (ja) * 2004-10-20 2012-10-31 キヤノン株式会社 ダイレクトメモリアクセス装置及びその制御方法
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
WO2007069000A1 (en) * 2005-12-16 2007-06-21 Freescale Semiconductor, Inc. Device and method for processing instructions
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US7598462B2 (en) * 2006-01-11 2009-10-06 Lear Corporation Sealed remote keyless entry device
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8127113B1 (en) 2006-12-01 2012-02-28 Synopsys, Inc. Generating hardware accelerators and processor offloads
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
JP5056345B2 (ja) * 2007-10-29 2012-10-24 富士通株式会社 データ処理装置およびデータ処理方法
US20100134690A1 (en) * 2008-12-03 2010-06-03 Sanyo Electric Co., Ltd. Television receiver
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
JP5949188B2 (ja) * 2012-06-08 2016-07-06 日本電気株式会社 密結合マルチプロセッサシステム
US9405534B2 (en) 2013-01-21 2016-08-02 Tom Yap Compound complex instruction set computer (CCISC) processor architecture
US9110657B2 (en) 2013-01-21 2015-08-18 Tom Yap Flowchart compiler for a compound complex instruction set computer (CCISC) processor architecture
CN103150146B (zh) * 2013-01-31 2015-11-25 西安电子科技大学 基于可扩展处理器架构的专用指令集处理器及其实现方法
US9202056B2 (en) * 2013-03-15 2015-12-01 Intel Corporation Inter-processor attestation hardware
JP2019149763A (ja) * 2018-02-28 2019-09-05 オムロン株式会社 データの処理方法、制御システム、制御装置
CN113849433B (zh) * 2021-09-14 2023-05-23 深圳市昂科技术有限公司 一种总线控制器的执行方法、装置、总线控制器、计算机设备和存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3424618A1 (de) * 1983-07-04 1985-01-17 Nippondenso Co., Ltd., Kariya, Aichi Microprozessor
JPS6079431A (ja) * 1983-10-06 1985-05-07 Hitachi Ltd プログラマブルコントローラのパイプライン処理方法
US4870614A (en) * 1984-08-02 1989-09-26 Quatse Jesse T Programmable controller ("PC") with co-processing architecture
US4716541A (en) * 1984-08-02 1987-12-29 Quatse Jesse T Boolean processor for a progammable controller
US4799150A (en) * 1985-07-29 1989-01-17 Orchid Technology Interface system between a host computer and a peripheral processor with address detection circuitry
EP0244480A1 (en) * 1985-10-24 1987-11-11 Culler Scientific Systems Corporation Integrated, multicomputer data processing system
JPS63143660A (ja) * 1986-12-08 1988-06-15 Fanuc Ltd コ・プロセツサを有する演算処理装置
US4943915A (en) * 1987-09-29 1990-07-24 Digital Equipment Corporation Apparatus and method for synchronization of a coprocessor unit in a pipelined central processing unit

Also Published As

Publication number Publication date
KR950003552B1 (ko) 1995-04-14
JP2834837B2 (ja) 1998-12-14
DE69126166T2 (de) 1997-12-04
DE69126166D1 (de) 1997-06-26
EP0455345A2 (en) 1991-11-06
EP0455345B1 (en) 1997-05-21
JPH03282904A (ja) 1991-12-13
US5371860A (en) 1994-12-06
EP0455345A3 (en) 1993-06-09

Similar Documents

Publication Publication Date Title
KR910017256A (ko) 프로그램 가능한 제어기
US8516224B2 (en) Pipeline replay support for multicycle operations
JPH0769795B2 (ja) コンピュータ
KR900003743A (ko) 명령파이프라인방식의 마이크로프로세서
US4967339A (en) Operation control apparatus for a processor having a plurality of arithmetic devices
JPS6250934A (ja) 処理装置の割込制御方式
EP0140299A2 (en) Vector mask control system
EP1177499B1 (en) Processor and method of executing instructions from several instruction sources
JPS6134188B2 (ko)
JPS578851A (en) Parallel processing system
JPS62269237A (ja) デ−タプロセツサ
JPH02181236A (ja) デバッグ装置
JPS5829051A (ja) 演算処理装置
JPH03164945A (ja) データ処理装置
JPS6143347A (ja) ベクトル命令シミユレ−シヨン方法
JPH0424731B2 (ko)
JPH0636161B2 (ja) 情報処理装置
JPH05100853A (ja) デバツグサポート機能付データ処理装置
JPH03154929A (ja) 中央処理装置
JPS62293435A (ja) デ−タプロセツサ
JPH04273529A (ja) 並列演算回路
JPH0192862A (ja) データ処理装置
JPH02128223A (ja) 演算処理装置
JPH052472A (ja) 演算装置
JPH0561669A (ja) 半導体計算装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080411

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee