JPS62293435A - デ−タプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 産業上の利用分野 本発明は外部装置制御、もしくはコプロセッサ制御のだ
めの出力線を持つプロセッサに関するものである。

従来の技術 マイクロコンピュータによって代表されるようなデータ
処理装置（以下、プロセッサと略す）を用いて所望のシ
ステムを構成する場合、通常プロセッサの動作を助けま
たはプロセッサの行なうべき動作の一部をプロセッサに
代って実行するような装置を幾つか使用する。このよう
な装置の例としては、Ｉ）Ｍ人（Ｄｉｒｅｃｔ　Ｍｅｍ
ｏｒｙ　Ａｃｕｓｓ）：＋　ントローラ、入出力コント
ローラ、数値計算用付加プロセッサ等があげられる。こ
れらは一般にプロセばれている。これらの周辺デバイス
とプロセッサとの連係のとり方は２つに大別される。第
１の方法は、システムバス、バス制御線１割り込み制御
線等のような汎用信号線を介してプロセッサと周辺デバ
イスが協調動作に必要な情報を交換するものである。こ
の方法によるデータ交換はプロセッサがシステムバスの
マスクである場合例えば次のような手順で行なわれる。

すなわち、 ■　メモリ上に置かれた周辺デバイスの命令をプロセッ
サが内部のレジスタに読み込む。

■　メモリと同様にプロセッサのアドレス空間上に配置
されている周辺デバイスの命令レジスタに、プロセッサ
が■で読み込んだ命令を書き込む。

■　周辺デバイスは命令レジスタにセットされた命令を
デコードして、プロセッサにシステムバスの使用要求を
出す。

■　プロセッサからのシステムバス使用許可を得て、メ
モリアクセスを行う。

プロセッサと周辺デバイスとの協調動作を可能にする第
２の方法は、両者が専用信号線を介して密に結合する方
法である。この方法は比較的高位のプロセッサシステム
において実現されており、特にこの方法における周辺デ
バイスはコプロセッサ（ｃｏ−ｐｒｏｃ％ｅｓｓｏｒ　
）と呼ばれている。このような動作を行なうプロセッサ
は、おおむね２種類の専用信号線を持っている。一方は
プロセッサもしくはコプロセッサの内部状態を夫々コプ
ロセッサ。

プロセッサに伝える信号線群であシ、他方はブロモ、す
もしくはコプロセッサが夫々プロセッサ。

コプロセッサに命令、データ、アドレス等の情報の出力
や入力を促す信号線群である。この方法によるデータ交
換は例えば次のような手順で行なわれる。すなわち、 ■　コプロセッサはプロセッサの内部状態を監視してい
てプロセッサと同期して命令を取り込む。

取り込まれた命令がプロセッサの実行すべきものである
場合、コプロセッサはこれを読みとばす。

■　取り込まれた命令がコプロセッサの実行すべき命令
である場合、プロセッサはコプロセッサに対して引き続
き読み出すデータの取り込みを促す信号を専用信号線を
介して伝える。或いは。

コプロセッサはプロセッサのバスサイクルを引き継いで
主体的にデータの取り込みを行なう。

■　コプロセッサは命令をデコードして実行準備を整え
る。

■　コプロセッサはプロセッサの内部状態を監視し続け
、システムバスの空きサイクルを利用してメモリアクセ
スを行なう。

以上に説明したような従来の方法においては、次に示す
ような得失点が生ずる。すなわち、第１の方法において
はプロセッサには特別な制御手段が必要でない代りに、
プロセンサはメモリに書き込むのと同様に１周辺デバイ
スの命令レジスタに対応するアドレスの指定と書き込み
を行なう必要がある。また、システムバスの使用に関し
ても、周辺デバイスは比較的長い時間（バスサイクルの
数倍から１０数倍の時間）の排他的使用を必要とする。

第２の方法においては、コプロセッサはプロセッサの内
部状態、例えばプロセッサがシステムバスを使用する命
令を実行しているか否かを知ることができるため、シス
テムバスの使用効率は格段に向上する。しかしながら、
プロセッサはその内部状態を外部に知らせるだめの手段
及びコプロセッサの制御手段を設ける必要がある。

発明が解決しようとする問題点 このような従来の構成では、システム性能、特にシステ
ムバスの転送効率を向上させるためにはプロセッサ及び
周辺デバイスに複雑な付加機能を加える必要がある。こ
れは単にシステムの構成が複雑になるばかりでなく、プ
ロセッサやコプロセッサを特殊化させることを意味する
。本発明はこのような点に関してなされたもので、プロ
セッサの汎用性を大きく変更せずに従来よシも柔軟で効
率の良い周辺デバイスの制御を可能にするものである。

問題点を解決するための手段 本発明は上記した問題点を解決するため、プロセッサが
読み込む命令もしくは実行する命令のフイールドの一部
を、予め設定された遅延時間後に外部へ出力する手段を
プロセッサ内に設けるものである。

作用 本発明は上記した構成により、プロセッサが周辺デバイ
スに対して、実行する命令に関係したタイミングで制御
信号を供給することができる。さらに、システム設計者
はこのような周辺デバイスの制御をプロセッサの命令に
関係なく自由に設定することができる。

実施例 第１図は本発明のプロセッサの第１の実施例を示すブロ
ック図である。第１図において、１は外部データバス、
２は命令キューであり、読み込まれた命令のうちのプロ
セッサの実行する命令フィールド３はバス１を介して命
令キュー２に一旦貯えられる。プロセｙすの命令実行サ
イクルに応じて命令キュー２から命令レジスタ５に命令
が転送されて命令デコーダ６において命令が解釈される
。

この相は命令デコードサイクル（以下ＩＤサイクルと略
す。）と呼ばれる。この結果はマイクロ命令レジスタ７
に格納されてマイクロ命令デコーダ８に於いてマイクロ
命令が解釈される。この相はマイクロ命令デコードサイ
クル（以下ＩＤサイクルと略す。〕と呼ばれる。この結
果は実行レジスタ９に格納されて実行ユニット１ｏにお
いて命令が実行される。この相は実行サイクル（以下Ｅ
ｘプサイルと略す。）と呼ばれる。通常これらのサイク
ルは第２図に示すようなパイプライン化と呼ばれる方法
によって連続的に実行される。一方、命令の出力フィー
ルド４は、それぞれ命令レジスタ５．マイクロ命令レジ
スタ７、実行レジスタ９及び実行サイクルの次のサイク
ルに対応した出力レジスタ１１．１２，１３．１４によ
って転送される。これらの出力はセレクタ１６に入力さ
れ、選択端子１６の信号によっていずれかが指示端子１
７に出力される。すなわち指示端子１７は、選択端子１
ｅによってＩＤサイクル、ＩＤサイクル。

！！、Ｘサイクル及び実行終了直後にある命令の出力フ
ィールドの対応する値を出力することができる。

第２図を用いて前述した動作を具体的に説明する。プロ
セッサにおいて、連続した４命令人、Ｂ。

Ｃ，Ｄが時刻Ｔ。から次々と実行され、夫々の出力フィ
ールドが０．１．１　、Ｏである。ここでＸにおけるＸ
は出力フィールド４の値である。いま選択端子１６が′
２“すなわち、当該命令の出力フィールドを２サイクル
遅延して指示端子１７に出力されるように設定されてい
るとすると、当該命令のＩＤサイクルに出力フィールド
４の値が指示端子１７に出力される。すなわち第２図に
示すようにＴ２及びＴ、において指示端子１７は°１′
を出力する。第３図を用いて、このような機能を備えた
プロセッサの使用例を説明する。図において、２０，２
１．２２は夫々プロセッサ、ＤＭＡコントローラ、メモ
リであり共通のシステムバス２３に接続されている。プ
ロセッサ２ｏ及びＤＭＡコントローラ２１には共通のク
ロック２４が供給されている。プロセッサの選択端子１
６には、上記したように２″が設定されておシ、指示端
子１７ｉｄＤＭＡコントローラ２１のバス使用許可端子
２５に接続されている。プロセッサ２ｏの実行する命令
のうちバス２３を使わない命令の出力フィールドには１
′”が書かれていて、ＩＤサイクルにこの値が指示端子
１７に出力される。すなわち指示端子１７は次のサイク
ルがバス空きサイクルであることを示しており、ＤＭＡ
コントローラ２１はこの信号を監視してバス２３を１サ
イクル単位で使用することができる。第４図に、第３図
とは別の使用例を示す。図において第３図と異なってい
る点は、選択端子１６にパ３”が設定されており指示端
子１７はＩＩＭＡコントローラ２１のチ、ブセレクト端
子２６に接続されていることである。プロセッサ２０の
実行する命令のうち、ＤＭＡコントローラへの命令転送
を行なう命令の出力フィールドには゛′１パが書かれて
いてＥＸサイクルにこの値が指示端子１７に出力される
。このように構成すると、プロセッサ２０がＤＭＡ＝＋
ントローラ２１へ命令を転送する場合、プロセッサはメ
モリ２２内の命令を格納したアドレスをアクセスすると
同時に指示端子１７に１“を出力する。或いは命令がプ
ロセッサ２ｏ内で作られる場合には、指示端子１７に°
゛１″を出力した状態でダミーの書き込みサイクルを実
行する。このようにプロセッサ２０の実行する命令のう
ち、該当する命令の出力フィールドに′１″′を書いて
おくことによって容易にＤＭＡコントローラ２１に命令
の転送ができる。

このようにして出力フィールド４と選択端子１６によっ
て制御される指示端子１７を設けることにより、プロセ
ッサの命令数を実質的に増やし、また複雑で強力な周辺
デバイスの制御が可能になる。

次に第６図を用いて本発明の第２の実施例を説明する。

この実施例と第１の実施例との違いは出力フィールドが
、第１の実施例においてはプロセッサが読み込む命令に
存在していたのに対して第２の実施例においては命令デ
コーダ３４中のマイクロ命令ＲＯＭ３５に存在している
。したがって指示端子４了に出力される信号はマイクロ
命令の実行サイクルに対応したものになる。この実施例
においては、第１の実施例に示した構成よりもきめ細い
制御出力を外部に出すことができる０上記した第１及び
第２の実施例においては出力フィールド４及び３７から
外部から入力される指示端子１７及び４７への遅延量の
設定は選択端子１６及び４６によって行なっていたが、
命令フィールド３及び３６の一部によって行なわれても
よいし、プロセッサの命令実行によって設定できるレジ
スタによって行なわれてもよい。本発明の本質は、プロ
セッサのプログラム作成者が、出力信号とその出力が為
されるまでの遅延量を自由に設定できる手段を提供する
ことにあり、この範囲内で上記した以外に多くの実施形
態が考えられる。

発明の効果 以上述べてきたように、本発明によれば、プロセッサの
汎用性を大きく損うことなく柔軟で強力な制御信号をプ
ロセッサの実行サイクルに同期して出力することができ
る。実施例においては、出力フィールドを周辺デバイス
の制御に用いたが。

外部デバイスへの割り込み信号や特定ルーチンの認識、
ラベル等にも使用することができ、プログラムやプロセ
ッサ、周辺デバイスの動作チェックやデバッグ等にも有
用かつ強力な手段となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるプロセッサの構
成図、第２図はその動作を示すタイミング図、第３図及
び第４図は同プロセッサを用いたシステムの構成例を示
す構成図、第５図は本発明の第２の実施例におけるプロ
セッサの構成図である０ ３・・・・・・命令フィールド、４．３７・・・・・・
出力フィールド、３６・・・・・・マイクロ命令フィー
ルド、１１〜１４．４２〜４４・・・・・・出力レジス
タ、１５．４５・・・・・・セレクタ、１６．４６・・
・・・・選択端子、１了。 ４了・・・・・・指示端子。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第３図 第４図 第５図

Claims (4)

【特許請求の範囲】
1. （１）命令の読み込みから該命令の実行に到る一連の処
   理を一相もしくは複数相に分割してパイプライン的に処
   理するプロセッサであって読み込んだ命令もしくは実行
   する命令のフィールドの一部を蓄える第１の記憶手段と
   、前記第１の記憶手段を入力とするプロセッサの処理相
   を遅延単位とした可変遅延手段と、前記可変遅延手段の
   遅延量を設定する第２の記憶手段と、前記可変遅延手段
   の出力を外部へ出力する手段とを備えてなるデータプロ
   セッサ。
2. （２）第２の記憶手段の内容が読み込んだ命令フィール
   ドもしくは実行する命令フィールドの一部によって設定
   される特許請求の範囲第１項記載のデータプロセッサ。
3. （３）第２の記憶手段の内容が外部からの直接入力によ
   って設定される特許請求の範囲第１項記載のデータプロ
   セッサ。
4. （４）第２の記憶手段の内容がプロセッサの命令実行に
   よって設定される特許請求の範囲第２項記載のデータプ
   ロセッサ。