-
-
Microprozessor
-
Die Erfindung betrifft einen Microprozessor nach dem Oberbegriff des
Anspruches 1, der sowohl logische als auch arithmetische Operationen mittels Daten,
die auf der Basis von l-bit-Einheiten gemäß einem einfachen Programm übertragen
werden, effektiv durchführen kann.
-
Beispielsweise muß in einem Microprozessor, der mit einem 8-bit Datenbus
ausgerüstet ist, bei der Durchführung einer Operation, bei der eine Anzahl von Bitschiebebefehlen
verwendet werden so vorgegangen werden, daß die logische Operation für die einzelnen
Bits ausgeführt wird. In einem derartigen Microprozessor ist die arithmetische Steuerung
deshalb nicht sehr leistungsfähig.
-
Wenn beispielsweise eine logische Operation mittels Daten durchgeführt
wird, die auf der Basis auf 1-bit-
Einheiten über die Eingangsports
P10 und Pll eingegeben werden und über ein Ausgangsport P32 ausgegeben werden, wobei
ein Microprozessor M6801 von Motorola Inc. verwendet wird, und einen Aufbau aufweist,
bei dem die Pins P10 bis P17 ein Eingangsport P1 und die Pins P30 bis P37 ein Ausgangsport
P3 darstellen, sieht das Programm für die logische Operation folgendermaßen aus:
LDAA P1 ROLA ANDA P1 ROLA ANDA tS04 STAA MEMORY LDAA P3 ANDA tSFB ORA MEMORY STAA
P3.
-
Ein numerischer Wert, der hier mit MEMORY bezeichnet wird, stellt
eine willkürliche Adresse eines RAM dar, auf der der zuvor erwähnte MC6801 zugreifen
kann. Speziell in diesem Beispiels wird zur Ausführung einer sehr einfachen logischen
Operation ein Programm benötigt, das aus zehn Schritten besteht.
-
Als Microprozessor zur effektiven Durchführung so einer logischen
Operation auf der Basis von l-bit-Einheiten wird beispielsweise ein l-bit-Microprozessor
in Betracht gezogen. Ein derartiger l-bit-Microprozessor ist beispielsweise aus
der US-PS 4,153,942 bekannt und auch der Microprozessor MC14500 von Motorola Inc.
ist als ein solcher Prozessor bekannt. Der Microprozessor MC14500 von Motorola kann
für so eine logische Operation effektiv eingesetzt werden.
-
Obwohl so ein l-bit-Microprozessor die oben erwähnte logische Operation
effektiv durchführen kann, sinkt das Leistungsvermögen stark ab, wenn die Operation
bezüglich einer Mehrzahl von Bits, beispielsweise die Durchführung der Zähloperation,
durchgeführt wird. Mit anderen Worten wird zur Realisierung eines Zählschaltkreises
mit sechs Stufen mit so einem Microporzessor für jede Stufe dieses Zählers ein Programm
bestehend aus neun Schritten notwendig. Zusätzlich werden für das Taktsignal fünf
Programmschritte benötigt. Daher wird zur Ausführung der erwähnten Zähloperation
unter Verwendung dieses l-bit-Microprozessors ein Programm insgesamt bestehend aus
59.Schritten notwendig.
-
Nimmt man an, daß die oben erwähnten Befehle einem WortjG entsprechen,
so wird ein Programmspeicher mit 59 Worten belegt, so daß sich eine Datenspeicherbelegung
mit 13 Bits ergibt.
-
Aufgabe der vorliegenden Erfindung ist, einen Microprozessor nach
dem Oberbegriff des Anspruch 1 zu schaffen, bei dem auf der Basis von l-bit-Einheitn
logische Operationen effektiv ausgeführt werden können und zugleich eine arithmetische
Operation mit einer Mehrzahl von Bits auch ausgeführt werden kann, wodurch sich
dieser Microprozessor effektiv für verschiedene Arten von Steuereinheiten anwenden
und verwenden läßt.
-
Die Lösung dieser Aufgabe erfolgt durch die kennzeichnenden Merkmale
des Anspruches 1. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.
-
Ein besonderer Vorteil ergibt sich daraus, daß dieser Microprozessor
eine effektive Ausführung von arithmeti schen Operationen durch Verwend#ung von
Daten, die auf
der Basis von l-bit-Einheiten übertragen worden sind,
erlaubt, selbst für den Fall, daß die arithmetische Operation durch Verwendung einer
Mehrzahl von Bits ausgeführt wird. Ein weiterer Vorteil der vorliegenden Erfindung
liegt darin begründet, daß ein Microprozessor bereitgestellt wird, der einen genügend
einfachen Aufbau aufweist, wobei die Anordnung des Datenspeicherbereichs selbst
für den Fall vereinfacht werden kann, daß beispielsweise Daten auf der Basis von
l-bit-Einheiten und wie oben erwähnt, Daten bestehend aus einer Mehrzahl von Bits,
verwendet werden.
-
Ein Microprozessor gemäß der vorliegenden Erfindung weist erste und
zweite Operationseinheiten zur Durchführung von arithmetischen Operationen mit unterschiedlicher
Anzahl von Bits auf. Die erste Arithmetikeinheit besteht beispielsweise aus einer
Logikeinheit, die hauptsächlich logische Operationen auf der Basis von l-bit-Einheiten
durchführt, während die zweite Arithmetikeinheit von einer Arithmetikeinheit gebildet
wird, die die arithmetische Operation mit einer Mehrzahl von Bits ausführt. Entsprechende
erste und zweite Datenbusse sind an diese erste und zweite Arithmetikeinheit angeschlossen.
Entsprechend dem Befehlsinhalt der zugehörigen Programmdaten, die durch die Adressbestimmung
in einem Programmzähler ausgelesen werden, wird entweder der erste oder zweite Datenbus
ausgewählt, so daß die dem Programmbefehl entsprechende arithmetische Operation
durch die erste oder zweite Arithmetikeinheit durchgeführt wird.
-
Daher wird für den Fall, daß die erste Arithmetikeinheit, die aus
der Logikeinheit besteht, die die logische Operation auf der Basis von l-bit-Einheiten
ausführt, wenn die Programmdaten die logische Operation festlegen, durch einen Befehlsdecoder
der erste Datenbus ausgewählt,
so daß durch die Logikeinheit die
logische Operation auf der Basis von l-bit-Einheiten effektiv ausgeführt werden
kann. Andererseits wird für den Fall, daß die Programmdaten die arithmetische Operation
festlegen, die Arithmetikeinheit ausgewählt, die die zweite Arithmetikeinheit ist,
so daß arithmetische Operationen, die auch Zähloperationen und ähnliches beinhalten
durch Verwendung einer Mehrzahl von Bits effektiv ausgeführt werden. Mit diesem
Microprozessor können sowohl einfache logische Operationen als auch arithmetische
Operationen mit einer Mehrzahl von Bits effektiv ausgeführt werden. Beispielsweise
kann dieser Microprozessor sehr gut für Steuereinheiten wie z. B.
-
elektronische Steuersysteme oder ähnliches bei einem Automobilmotor
verwendet werden.
-
Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben
sich aus der nachfolgenden Beschreibung von mehreren Ausführungsformen der Erfindung
anhand der Zeichnung.
-
Es zeigt: Fig. 1 ein Blockdiagramm zur Erklärung eines Microprozessors
entsprechend einer ersten Ausführungsform der vorliegenden Erfindung; Fig. 2 ein
Blockdiagramm zur Erklärung einer zweiten Ausführungsform der vorliegenden Erfindung
mit dem arithmetischen Operationsbereich, der die arithmetische Operation unter
Verwendung einer Mehrzahl von Bits ausführt, wenn ein 1-bit-Microprozessor den Microprozessor
bildet; Fig. 3A bis 3C die Diagramme zur Erklärung der verschiedenen
Zustände
bei arithmetischen Prozessen in den in der Fig. 2 gezeigten arithmetischen Bereichen;
Fig. 4 ein Diagramm mit Wahrheitstafeln, die mit den in Zusammenhang mit Fig. 3A
bis 3C beschriebenen arithmetischen Operationen verwendet werden; Fig. 5 ein Blockdiagramm
eines Microprozessors zur Erklärung einer dritten Ausführungsform der Erfindung;
Fig. 6 ein Blockdiagramm mit einem speziellen Detail, dem Datenspeicherbereich,des
in Fig. 5 gezeigten Microprozessors; und Fig. 7 ein Diagramm mit einer genaueren
Darstellung des Datenspeicherbereichs aus Fig. 6.
-
Der in Fig. 1 gezeigte Microprozessor weist einen ersten und zweiten
Datenbus 11 und 12 auf. In diesem Fall ist der erste Datenbus 11 der 1-bit-Datenbus.
Eine Logikeinheit 13, die als erste Arithmetikeinheit zur Ausführung von logischen
Operationen auf der Basis von l-bit-Einheiten dient, ist an diesen ersten Datenbus
11 angeschlossen.
-
Andererseits wird der zweite Datenbus 12 durch eine Mehrzahl von Bits,
beispielsweise 8 Bits, realisiert. Eine Arithmetikeinheit 14, die als zweite Arithmetikeinheit
zur Ausführung von arithmetischen Operationen mit aus beispielsweise 8 Bit bestehenden
Daten dient, ist an den zweiten Datenbus 12 angeschlossen.
-
Ein Eingang/Ausgang (I/O)-Port 15 ist ebenso wie ein Datenspeicher
16 an diesen ersten und zweiten Datenbus 11 und 12 angeschlossen.
-
Ein Taktgenerator 17 erzeugt zur Steuerungdieses Microprozessors ein
Taktsignal. Das von diesem Taktgenerator 17 erzeugte Systemtaktsignal ist als Zählsignal
einem Programmzähler 18 zugeführt, und durch ein Zählerausgangssignal des Zählers
18 wird eine Adresse in einem Programmspeicher 19 festgelegt. Durch Festlegen der
dem Zählwert des Programmzählers 18 entsprechenden Adresse werden dieser Adresse
entsprechende Programmdaten ausgelesen und aus dem Programmspeicher 19 ausgegeben.
Diese ausgegebenen Programmdaten werden durch einen Befehlsdecoder 20 interpretiert.
-
Der Befehlsdecoder 20 gibt einen Befehl aus und führt diesen dem ersten
Datenbus 11 oder dem zweiten Datenbus 12 zu. Für den Fall, daß der durch den Befehlsdecoder
20 interpretierte Befehl ein Befehl ist, der eine logische Operation auf der Basis
von l-bit-Einheiten kennzeichnet, und ein Befehl ist, der durch die Logikeinheit
13 aus der ersten Arithmetikeinheit ausgeführt werden kann, wird der erste Datenbus
11 ausgewählt. Dadurch wird auf die Logikeinheit 13, I/O-Port 15 und den Datenspeicher
16 zugegriffen, wodurch es ermöglicht wird, daß die logische Operation auf einer
vorbestimmten Basis von Bit-Einheiten ausgeführt wird.
-
Andererseits wird für den Fall, daß der durch den Befehlsdecoder 20
interpretierte Befehl einen Befehl für arithmetische Operationen bezüglich einer
Mehrzahl von Bits (z. B. INCA Befehl) darstellt, wird der aus einer Mehrzahl von
Bits bestehende zweite Datenbus 12 ausgewählt, wodurch auf die Arithmetikeinheit
14 als der zweiten Arithmetikeinheit, dem I/O-Port 15 und dem Datenspeicher 16 zugegriffen
wird.
-
Wird mit dem Befehlssatz des zuvor erwähnten Microprozes-
sors
MC14500 ein Beispiel für die zuvor erwähnten logischen Operationen auf der Basis
von l-bit-Einheiten programmiert, ergibt sich folgendes Programm: LD P12 AND Pll
STO P32.
-
Zusätzlich sei eine Operation betrachtet, bei der über das Eingangsport
P1 auf der Basis von Byteeinheiten 8-bit-Daten eingegeben werden, mit +1 inkrementiert
werden und auf der Basis von Byteeinheiten über das Ausgangs-Port P3 ausgegeben
werden. Wird eine solche Operation im Befehlssatz der oben erwähnten Microprozessors
MC6801 programmiert, sieht das Programm folgendermaßen aus: LADD P1 INCA STAA P3.
-
Es ist also möglich zwei Arten von Programmen in einem Microprozessor
auszuführen. Eines ist das Programm für logische Operationen unter Verwendung der
Logikeinheit 13, um hauptsächlich logische Operationen auf der Basis von Bit-Einheiten
auszuführen, wobei der erste Datenbus 11 mit dieser Logikeinheit 13 verbunden ist.
Die andere Programmart sind Programme für arithmetische Operationen unter Verwendung
der Arithmetikeinheit 14, um hauptsächlich Operationen mit Daten bestehend aus einer
Mehrzahl von Bits auszuführen, wobei der zweite Datenbus 12 mit dieser Arithmetikeinheit
14 verbunden ist. Dadurch wird das Leistungsvermögen bezüglich der Verarbeitung
von Daten tatsächlich erheblich verbessert.
-
Fig. 2 zeigt den Aufbau einer Ausführungsform, bei der
ein
Zählerschaltkreis durch Verwendung von Daten. auf der Basis von l-bit-Einheiten
in einen. Microprazessor, wie er oben beschrieben ist, realisiert ist. In diesem
Fall wird ein interner Zähler 141, der einen Teil der Arithmetikeinheit 14 darstellt,
wirksam genutzt.
-
In dieser Art von Microprozessor werden Daten über -den 1-bit-Datenbus
11 ausgetauscht und zwar zwischen dem aus einem RAM bestehenden Datenspeicher 16,
das in Zusammenhang mit Befehlen für gewöhnliche logische Operationen verwendet
wird, einem Ergebnisregister 21, der Logikeinheit 13 und dem I/O-Port 15 etc. Um
die Gruppe von Befehlen auszuführen, die nur zum Zählen Verwendung findet, wird
der mit dem Datenspeicher 16 verbundene interne Zähler 141 und das Ergebnisregister
21 auch mit dem anderen zweiten Datenbus 12 verbunden, der sich von dem Datenbus
11 unterscheidet, wodurch es möglich wird, daß Daten über diesen Datenbus 12 ausgetauscht
werden. Im besonderen werden beispielsweise 8-bit-Daten zwischen dem Datenspeicher
16 und dem internen Zähler 141 zusammen übertragen und empfangen.
-
Nun werden die Befehlszustände hinsichtlich der Befehlsgruppe beschrieben,
die nur zum Zählen Verwendung findet.
-
Während ein Rücksetzdatum R, ein 6-bit-Datum D1 bis-D6 und ein alter
Takt C' parallel in den Datenspeicher 16 eingespeichert werden, wird ein Takt C
im Ergebnisregister 21 abgespeichert.
-
a) Als erstes wird,wie in Fig. 3A gezeigt6 ein Zählerladebefehl (nachfolgend
als TMC = Transfer Memory to Counter = Übertrag Speicher zu Zähler) ausgeführt.
Bei der Ausführung dieses TMC-Befehls wird ein Wert von dem Ergebnisregister 21
als das Signal C (clock signal = Taktsignal) von dem internen Zähler 141 geladen,
das 8-bit-Datum im
Datenspeicher 16 wird als Signal R (Rücksetzsignal)
geladen und die Signale D1 bis D6 (aktuelle Datensignale) und das Signal C' werden
in den internen Zähler 141 geladen.
-
b) Als nächstes wird, wie in Fig. 3B gezeigt,ein Zähleroperationsbefehl
(nachfolgend als CNT = Count = Zählen) ausgeführt. Dieser CNT-Befehl ermöglicht
es, daß die Zähloperation entsprechend der in Fig. 4 gezeigten Wahrheitstafel auf
der Basis der in dem internen Zähler 141 geladenen Daten,ausgeführt wird.
-
c) Nachfolgend wird ein Zählerspeicherbefehl (nachfolgend als TCM
= Transfer Counter to Memory = Übertrag Zähler in Speicher) ausgeführt. Dieser TCM-Befehl
ermöglicht es, im Gegensatz zu dem obigen TMC-Befehl, daß die Daten im internen
Zähler 141 im Datenspeicher 16 und im Ergebnisregister 21 gespeichert werden. In
diesem Fall ist die Kaskadenschaltung des Zählers einfach dadurch verwirklicht,
daß der Ausgang der letzten Stufe des Zählers 141 auch auf das Ergebnisregister
21 zurückgeführt wird.
-
Im Programmspeicher 19 werden die Adressen für jeden Befehl aktualisiert.
-
Im hier gezeigten Beispiel wurde die Gruppe von Befehlen, die nur
zum Zählen Verwendung findet, in die Befehle TMC, CNT und TCM aufgeteilt. Diese
drei Schritte können jedoch offensichtlich auch durch einen Befehl ausgeführt werden.
-
Auch besteht keine Notwendigkeit, den internen Zähler 141 speziell
auf sechs Bits zu begrenzen.
-
Zusätzlich wird in der'obigen Ausführungsform der Bereich für arithmetische
Operationen durch zwei Arten von Datenbussen gebildet, die einen ersten Datenbus
11 mit einem Bit und einen zweiten Datenbus 12 mit einer Mehrzahl von
Bits
aufweisen. Es kann jedoch zu einer Anordnung mit einer Mehrzahl von Datenbussen
erweitert werden. Beispielsweise bildet der erste Datenbus 11 den 1-bit-Bus zur
Ausführung von logischen Operationen auf der Basis von Bit-Einheiten, während der
zweite Datenbus 12 als 8-bit-Bus zur Ausfüh- -rung von einfachen Operationen mit
ganzen Zahlen ausgebildet ist. Dann wird zur Erweiterung ein zusätzlicher dritter
Datenbus als 32-bit-Bus zur Ausführung von komplizierteren numerischen Operationen
ausgebildet.
-
Nach der Beschreibung der vorliegenden Ausführungsform wird der erste
Datenbus 11 durch ein Bit und der zweite Datenbus 12 durch eine Mehrzahl von Bits
gebildet, aber der erste Datenbus 11 ist nicht notwendigerweise speziell auf die
l-bit-Ausfuhrung beschränkt. Für den Fall, daß für die Anzahl der Datenbits eine
unterschiedliche Zahl entsprechend dem Befehlsinhalt gewählt wird, wie dies in dem
Beispiel für die Erweiterung des Datenbusses erwähnt wurde, kann beispielsweise
der erste Datenbus 11 als 8-bit-Datenbus und der zweite Datenbus 12 als 32-bit-Datenbus
ausgebildet sein.
-
Fig. 5 zeigt eine Anordnung eines Microprozessors für den Fall, daß
eine erste und zweite Arithmetikeinheit 31 und 32 zur Ausführung von arithmetischen
Operationen mit einer Mehrzahl von Bits mit dem ersten und zweiten Datenbus 11 und
12 verbunden sind. Die anderen Bereiche sind entsprechend der Ausführungsform nach
Fig..1 ausgebildet und gleiche Teile und Komponenten sind mit den gleichen Bezugszeichen
wie in Fig. 1 versehen, auf deren detailierte Beschriebung wird verzichtet.
-
Auf diese Weise gibt es einen ersten und einen zweiten Datenbus 11
und 12 mit unterschiedlichen Bitzahlen (z. B.
-
nl Bits und n2 Bits) und der Datenspeicher 16 ist gemein-
sam
mit diesem ersten und zweiten Datenbus 11 und 12 verbunden. In diesem Fall ist der
Datenspeicher 16 wie in Fig. 6 gezeigt aufgebaut.
-
Dieser Datenspeicher 16 weist einen internen Datenspeicher 161 mit
einer m-bit-Struktur auf, wobie m unabhängig von der Anzahl der Bits nl und n2 ist,
die für den ersten und zweiten Datenbus 11 und 12 verwendet werden. An den internen
Datenspeicher 161 ist über einen internen Datenbus 162 ein erster und zweiter Bitkonverter
163 und 164 angeschlossen.
-
Der erste und der zweite Bitkonverter 163 und 164 sind entsprechend
an den ersten und zweiten Datenbus 11 und 12 angeschlossen, wodurch mit dem entsprechenden
Datenbus 11 oder 12 Daten ausgetauscht werden. Genauer gesagt, wandelt der erste
Bitkonverter 163 die nl-bit-Daten von dem ersten Datenbus 11 in m-bit-Daten um,
und er wandelt auch die über den internen Datenbus 162 übertragenen m-bit-Daten
in nl-bit-Daten um. Demgegenüber wandelt der zweite Bitkonverter 164 die n2-bit-Daten
von dem zweiten Datenbus 12 in m-bit-Daten um und er wandelt auch die m-bit-Daten
in n2-bit-Daten um.
-
Fig. 7 zeigt eine weitere konkrete Anordnung des Datenspeichers 16,
der einen Aufbau aufweist, wie er oben beschrieben ist. In diesem Fall ist nl zu
einem Bit, n2 zu acht Bits und m wie n2 ebenfalls zu acht Bits festgelegt.
-
Der erste Datenbus 11 weist eine l-bit-Struktur und der zweite Datenbus
12 eine 8-bit-Struktur auf. Der 1 zu 8"-Konverter, der erste Bitkonverter 163, wird
durch einen 8-Kanal Multiplexer 163a (TC 4051BP) und einen Busterminator 163b (CD40117B)
gebildet. Der zweite Bitkonverter 164 führtdie "8 zu 8"-Bitumwandlung aus und verwendet
einen
8-bit-Buspuffer 164a (TC40H245). Ein statisches RAM 161a
(TC5517AP) mit 2048 bytes x 8 bits wird als interner Datenspeicher 161 verwendet.
In Fig. 7 benennt das Bezugszeichen 40 einen Adressbus und das Bezugszeichen 165
kennzeichnet einen Steuerbus.
-
Für einen Microprozessor mit einer solchen Anordnung werden nun die
Funktionsschritte anhand eines #Beispiels erklärt, bei dem auf die Adresse 00 (AO
bis A6 = 0) des Datenspeichers 16 von dem ersten und zweiten Datenbus 11 und 12
zugegriffen wird. Daten mit je einem Bit entsprechen jeder Adresse des Datenspeichers.
-
a) Für den Fall des Schreibens vom ersten Datenbus 11 in den Datenspeicher
16 ist das als interner Speicher 161 dienende RAM 161a in den Lesezustand versetzt,
und #die Daten der Adressen von 00 bis 07 werden über die Ausgangspins I/O 1 bis
I/O 8 ausgegeben und diese Zustände werden durch den Busterminator 163b über den
internen 8-bit-Datenbus 162 gehalten. Danach wird das RAM 161a in den Gesperrtzustand
zurückversetzt. Wenn anschließend der Multiplexer 163a in den aktiven Zustand versetzt
wird, da sich die Eingangspins A, B und C im Zustand O befinden, wird das 1-bit-Datum
von dem ersten Datenbus 11 auf den Pin DO ausgegeben, so daß nur die Leitung DO
des internen Datenbusses 162 aktualisiert wird. Wird unter diesen Verhältnissen
das RAM 161a in den Schreibzustand versetzt, so wird das Datum DO, welches wie zuvor
erwähnt geändert worden ist und die anderen D1 bis D7 als den Adressen von 00 bis
07 entsprechende Daten in das RAM 161a eingespeichert.
-
b) Für den Fall, daß von dem zweiten Datenbus 12 aus in den Datenspeicher
16 geschrieben wird, wird der Buspuffer 164a in den aktiven Zustand versetzt, um
die 8-bit-Daten von dem zweiten Datenbus 12 über die Anschlüsse Al bis A8
auszugeben,
womit die Daten auf die Leitungen DO bis D7 des internen Datenbusses 162 ausgegeben
werden. Wird unter diesen Verhältnissen das RAM 161a in den Schreibzustand versetzt,
werden die Daten auf dem internen Datenbus 162 als Daten zu den Adressen von 00
bis 07 abgespeichert.
-
c) Für den Fall, daß die Daten aus dem Datenspeicher 16 auf den ersten
Datenbus 11 ausgelesen werden, wird das RAM 161 zuerst in den Lesezustand versetzt.
Dadurch werden die Daten der Adressen 00 bis 07 auf den internen Datenbus 162 ausgegeben.
Wenn der Multiplexer 163a in den aktiven Zustand versetzt wird, wird der Anschluß
DO ausgewählt und das Datum zur Adresse 00 wird auf den ersten Datenbus 11 ausgegeben.
-
d) Für den Fall, daß die Daten aus dem Datenspeicher 16 auf den zweiten
Datenbus 12 ausgelesen werden, wird das RAM 161a als erstes in den Lesezustand versetzt.
Dadurch werden die Daten zu den Adressen 00 bis 07 auf dem internen Datenbus 162
ausgegeben. Wird unter diesen Verhältnissen der Buspuffer 164a aktiviert, werden
die Daten auf dem internen Datenbus 162 auf die Pins B1 bis B7 ausgegeben, wodurch
die Daten zu den Adressen 00 bis 07 auf den zweiten Datenbus 12 ausgegeben werden.
-
In diesem Microprozessor arbeitet der Datenspeicher 16 als ein RAM,
das entsprechend dem 1-bit-Datenbus 11 mit 128 x 1 Bit organisiert ist, während
es auch als RAM arbeitet, das entsprechend dem 8-bit-Datenbus 12 mit 16 x 8 Bits
organisiert ist.
-
Der Datenspeicher, auf dem von dem ersten und zweiten Datenbus 11
und 12 mit unterschiedlichen Bitzahlen, zugegriffen wird, wurde oben schrieben.
Dieser Datenspeicher kann jedoch so ausgebildet sein, daß von einer Anzahl unterschiedlicher
Datenbusse
aus zugegriffen wird. Obwohl in dem beschriebenen Beispiel der erste Datenbus 11
ein Bit und der zweite Datenbus 12 acht Bits aufweist, läßt sich dieses Verfahren
für jegliche Bitzahlen in entsprechender Weise inplementieren, sofern die einzelnen
Busse unterschiedliche Bitzahlen aufweisen.
-
- Leerseite -