DE2847216A1 - Datenverarbeitungssystem mit mehrprogrammbetrieb - Google Patents
Datenverarbeitungssystem mit mehrprogrammbetriebInfo
- Publication number
- DE2847216A1 DE2847216A1 DE19782847216 DE2847216A DE2847216A1 DE 2847216 A1 DE2847216 A1 DE 2847216A1 DE 19782847216 DE19782847216 DE 19782847216 DE 2847216 A DE2847216 A DE 2847216A DE 2847216 A1 DE2847216 A1 DE 2847216A1
- Authority
- DE
- Germany
- Prior art keywords
- request
- address
- signal
- comparator
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
Description
Die Erfindung betrifft ein Datenverarbeitungssystem mit Mehrprogrammbetrieb, und insbesondere ein Datenverarbeitungssystem
mit Mehrprogrammbetrieb, das die Aufgabe hat, einen Hauptspeicher zu sperren bzw. zu verriegeln. Die
vorliegende Erfindung betrifft weiterhin ein Datenverarbeitungssystem mit Mehrprogrammbetrieb, bei dem mehrere
Zentraleinheiten bzw. Prozessoren (CPUs) vorgesehen sind, die zusammen mit einem Hauptspeicher arbeiten.
Wenn Daten, die im Hauptspeicher gespeichert sind, von mehreren Zentraleinheiten verarbeitet werden, die den
Hauptspeicher gemeinsam benutzen, ist es erforderlich, sicherzustellen, dass dann, wenn eine Zentraleinheit
gerade mit den gemeinsamen Daten arbeitet, keine andere Zentraleinheit diese Daten fälschlicherweise wieder einschreibt
bzw. umschreibt oder erneuert.
Nachfolgend sollen die Schwierigkeiten für den Fall erläutert
werden, bei dem Daten A, die in einem Hauptspeicher gespeichert sind, gemeinsam einem Datenverarbeitungssystem
mit Mehrprogrammbetrieb, das eine Zentraleinheit CPU^ und
eine Zentraleinheit CPU,., aufweist, zugehören, wobei diese
Daten A in einem gemeinsam verwendeten Hauptspeicher gespeichert sind bzw. gehalten werden.
Um zu verhindern, dass die gemeinsamen Daten A gleichzeitig beiden Zentraleinheiten zugeordnet werden,bzw. beide Zentraleinheiten
gleichzeitig mit dem gemeinsamen Daten A arbeiten, werden Daten (die mit "Sperrdaten11 bezeichnet
werden) B, die angeben, dass einer der beiden Zentraleinheiten sich auf die Daten A bezieht, zuvor im Hauptspeicher
gespeichert.
Wenn eine Zentraleinheit CPIL· gerade eine Verarbeitung mit
909818/1006
2847215
den bzw- der geraeinsamen Daten A ausführt,, werden die
Sperrdaten B vor dieser Ausführung geprüft. Wenn dabei anhand dor öperrdaten festgestellt wird, dass die andere
Zentraleinheit CPU., gerade die Daten A nicht verwendet,
wird zugelassen, dass die Zentraleinheit CPtL· Zugriff
zu den Daten A hat bzw. mit den D-ten A Operationen durchführt, und die Verwendung der Daten A durch die Zentraleinheit
CPTLj wird in den Sperrdaten B gekennzeichnet. Wenn
die Zentraleinheit CPTJ^ gerade einen Rechenvorgang mit
den Daten A durchführt, wird der Zugriff der anderen Zentraleinheit CPTLp zu den Daten A unterbunden.
Die Zentraleinheit im Datenverarbeitungssystem mit Mehrprogrammbetrieb
besteht aus einem Leitwerk, einem Rechenwerk und einer SpeicherSteuereinheit.
Die Hauptspeichereinheit besteht aus einer Hautpspeicher-Steuerschaltung
und einem Haupt- bzw. Arbeitsspeicher.
Bei dem Datenverarbeitungssystem mit Mehrprogrammbetrieb wird ein Befehl zur Prüfung der Sperrdaten B vorbereite
(beispielsweise entspricht der PRÜFEN- UND SETZEN (TEST AND SET - abgekürzt TS)-Befehl im IBM-System 370 oder
einem Rechner mit demselben Aufbau eine.a solchen Befehl). Der TS-Befehl wird in der Zentraleinheit vom Leitwerk
decodiert, und es wird eine Leseanforderung für die Sperrdaten B zur SpeicherSteuereinheit in der Zentraleinheit
abgegeben. Wenn die Daten B aus der Hauptspeicher-Steuerschaltung ausgelesen werden, überträgt die Speichersteuereinheit
diese Daten B in der Zentraleinheit zum Rechenwerk, die die Sperrdaten B prüft. Danach wird vom Rechenwerk
über die SpeicherSteuereinheit eine Schreibanforderung
für erneuerte Sperrdaten an die Hauptspeicher-Steuerschaltung
abgegeben.
Zur Durchführung des Auslesens, des Prüfens und des Wiedereinschreibens
der Sperrdaten benötigt eine Zentraleinheit
909818/1006
relativ viel Zeit- Es besteht dabei die Möglichkeit, dass
in der Zwischenzeit die andere Zentraleinheit eine Anforderung
zur Änderung der Sperrdaten ausgibt, und dass der
Hauptspeicher die Anforderung akzeptiert und ausführt. Damit ein solcher Zustand nicht auftreten kann, wurde bis jetzt
eine Massnahaie verwendet, bei der dann, wenn eine Zentraleinheit
mit der Ausführung des TS-Befehls begonnen hat, die andere Zentraleinheit mit dem Hauptspeicher gesperrt
wird, so dass der Zugriff der anderen Zentraleinheit zum Ί0 Hauptspeicher nicht möglich ist.
Als Verfahren, mit dem der Hauptspeicher die Sperrung vornehmen kann, gibt es:
(1) ein Verfahren, bei dem der gesamte Hauptspeicher gesperrt wird, und
(2) ein Verfahren, bei dem ein bestimmter begrenzter Bereich, in dem die Sperrdaten enthalten sind, gesperrt wird (JP-OS
51-107042).
Bei dem Verfahren (1) sind auch dann alle Bereiche gesperrt, wenn die andere Zentraleinheit Anforderungen an Bereiche
abgibt, die sich von dem Bereich mit den Sperrdaten unterscheiden, und die andere Zentraleinheit muss daher während
dieser Zeit im Wartezüstand verharren. Im Hinblick auf die
Leistungsfähigkai-c des Systems ist dies jedoch nicht wünschenswert.
Bei den in den letzten Jahren verwendeten Grossrechnern ist die Zugriffszeit zum Hauptspeicher ein wichtiger
Faktor, von dem die Leistungsfähigkeit des Systems abhängt. Es ist daher wünsehenswert, möglichst zu vermeiden, dass
der Hauptspeicher unnötigerweise sich in einem Zustand befindet, in dem kein Zugriff möglich ist.
Bei dem Verfahren (2) treten die zuvor beschriebenen Schwierigkeiten
nicht auf. Jedes Mal-, wenn ein Zugriff zum Hauptspeicher erfolgen soll, muss jedoch eine Beurteilung
vorgenommen oder festgestellt werden, ob auf den Bereich
909818/1008
mit den Sperrdaten zugegriffen wird oder nicht.
Bei Synchronrechnern ist ein Arbeitszyklus normalerweise
aus zwei Zeiträumen TQ und T,, zusammengesetzt, und der
Zeitraum, an dem die Anforderung an den Hauptspeicher ausgegeben wird, ist vorgegeben. Beim Verarbeiten oder bei
der Durchführung einer Anforderung, die nicht die Sperranforderung ist, wird die Anforderung während des Zeitraumes
bzw. zum Zeitpunkt Tq decodiert, der Prioritätswert bzw. die Priorität wird danach während des Zeitraumes
bzw. zum Zeitpunkt T. festgelegt und die Anforderung wird
beim nächsten Zeitraum bzw. beim nächsten Zeitpunkt Tq
an den Hauptspeicher übertragen. Die Anforderung wird also bei jedem Zyklus übertragen, der durch das Erzeugungsintervall des Zeitraumes Tq festgelegt ist. Wenn der Vo r-
gang, bei dem geprüft wird, ob der Zugriff zum Bereich mit den Sperrdaten erfolgt oder nicht, bei jedem Zugriff
zum Hauptspeicher zusätzlich ausgeführt wird, wird die Anforderung zum Zeitpunkt bzw. während des Zeitraums TQ
decodiert, die Priorität wird während des nachfolgenden Zeitraums bzw. während des nachfolgenden Zeitpunkts T^
festgelegt, die Prüiung oder Feststellung, ob Sperrdaten vorliegen, wird während des nächsten Zeitraums bzw. beim
nächsten Zeitpunkt Tq ausgeführt, und die Anforderung wird
während des nächsten Zeitraumes bzw. dem nächsten Zeitpunkb Tx, abgegeben. Bei Synchronrechnern kann die nächste
Anforderungsdecodierung jedoch erst beim nächsten Zeitraum
bzw. beim'nächsten Zeitpunkt Tq begonnen werden.·-Daher
wird die Anforderung an den Hauptspeicher zum Zeitpunkt T^,
also in einem zeitlichen Abstand von zwei Zyklen abgegeben, und der Datendurchsatz nimmt auf die Hälfte ab.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Datenverarbeitungssystem für Mehrprogrammbetrieb zu
schaffen, bei dem nur ein begrenzter Bereich des Hauptspeichers gesperrt zu werden braucht, und die Prüfung, ob
ein Zugriff zum Hauptspeicher von einer anderen Zentral-
909818/1008
einheit zum gesperrten Bereich vorgenommen wird, einen wesentlich kürzeren Zeitraum erfordert, so dass eine Anforderung
für den Zugriff zum Hauptspeich-er schnell durchgeführt
werden kann.
Diese Aufgabe wird erfindungsgemäss mit dem in Anspruch 1
angegebenen Datenverarbeitungssystem gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Das erfindungsgemässe Datenverarbeitungssystem für Mehrprogrammbetrieb
vergleicht ein Adressensignal in einer von einer Zentraleinheit kommenden Anforderung mit einer
Sperradresse, die bereits gesperrt ist. Im Hauptspeicher sind zwei Vergleicher vorgesehen, die feststellen, ob diese
beiden Adressen übereinstimmen. Das heisst, der erste Vergleicher vergleicht einen ersten Teil der Adresse in
der Anforderung mit einem entsprechenden ersten Teil der Sperradresse und der zweite Vergleicher vergleicht einen
zweiten Teil der Adresse in der Anforderung mit einem entsprechenden zweiten Teil der Sperradresse. Diese Vergleicher
sind im Hauptspeicher vorgesehen.
Wenn der Hauptspeicher eine neue Anforderung von der Zentraleinheit
zugeführt erhält, wird die neue Anforderung in einem Anforderungs-Speicherregister innerhalb des Haupt- oder
Arbeitsspeichers gespeichert. Parallel dazu wird der erste Teil des Adressensignals der neuen Anforderung zum ersten
Vergleicher geleitet und mit dem ersten Teil der Sperradresse verglichen. Wenn der erste Vergleicher feststellt,
dass zwischen den beiden Teilen keine Übereinstimmung vorliegt, überträgt die Hauptspeichereinheit die Anforderung
zum Hauptspeicher.
Wenn der zweite Vergleicher die Übereinstimmung der verglichenen Teile der Adressen feststellt, überträgt die Haupt-
SQ9818/1008
Speichereinheit die empfangene Anforderung an den Hauptspeicher
dann, wenn der Vergleich im Zeitenvergleicher ergibt,
dass der zweite Teil des Adressensignals der empfangenen
Anforderung nicht mit dem zweiten Teil der Sperradresse
übereinstimmt.
Auf diese Weise werden bei Empfang der neuen Anforderung Vergleiche zwischen den Teilen der Sperradresse und den
Teilen der Anforderungsadresse parallel zu den üblichen Vorgängen des Empfangs, der Decodierung und der Auswahl
der Anforderung ausgeführt. Im Hinblick darauf, dass die Vergleiche eine gexvisse Zeit benötigen, kann die vorgegebene
Anforderung durch Banksteuerstufen bei Verstreichen eines Zeitraums ausgewählt werden, der für die
übliche, zuvor beschriebenen Vorgänge erforderlich ist. Es ergibt sich also, dass die Verarbeitungszeit durch die
Vergleichsvorgänge nicht verlängert wird.
Da weiterhin nur Teile der Adressen verglichen werden , reicht ein kürzerer Zeitraum aus, als wenn die ganzen
Adressen verglichen werden würden.
Die vorliegende Erfindung schafft also ein Datenverarbeitungssystem
für Mehrprogrammbetrieb, bei dem die Verarbeitungszeit für die Sperrbefehle kürzer sind. Gemäss der
vorliegenden Erfindung wird eine erste Teiladresse in einer Anforderung mit einer entsprechenden Teiladresse einer
gesperrten Adresse in einem ersten Vergleicher verglichen, wenn eine Hauptspeicher-Steuerschaltung die Anforderung
von einer Zentraleinheit zugeleitet erhält. Die Hauptspeicher-Steuerschaltung gibt die Anforderung in Abhängigkeit
eines vom ersten Vergleicher bereitgestellten Antikoinäidenzsignals
an den Hauptspeicher ab.
Wenn der erste Vergleicher ein Koinzidenzsignal bereitstellt,
vergleicht die Hauptspeicher-Steuerschaltung eine
zweite Teiladresse in der Anforderung mit einer entsprechen-
909816/1006
den zweiten Teiladresse der gesperrten Adresse. Die Hauptspeicher-Steuersehaltung
gibt die Anforderung in Abhängigkeit von e insta vom zweiten Ysrgleieher bereitgestellten
Antikoinzidenzsignal ab.
Die Erfindung wird nachstellend anhand der Zeichnungen beispielsweise
näher erläutert- Es zeigen:
Fig. Λ ein Blockschaltbild eines erfindungsgemässen Datenverarbeitungssystems
für Kehrprogramabetrieb,
3J1Xg. 2 ein Blockschältbild einer erfindungsgemässen Hauptspeicher-Steuerschaltung,
Fig. 3 eine schematische Schaltungsanordnung eines Anforderungsdatenstapels
und eines Anforderungsbefehlstapels gemäss der vorliegenden Erfindung,
Fig.4-A und 4-B ins einzelne gehende Blockschaltbilder einer
ßperrsteuerstufe gemäss der vorliegenden Erfindung,
Fig. 5 eine Schaltungsanordnung eines Vergleichers 451,
der bei der in Fig. 4-B dargestellten Sperr steuerstufe
verwendet wird,
Fig. 6 die Schaltungsanordnung einer Banksteuerstufe gemäss
der vorliegenden Erfindung,
Fig. 7 das Blockschaltbild einer Prioritätswert-Festlegstufe
gemäss der vorliegenden Erfindung,
Fig. 8 die Schaltungsanordnung einer Anforderungsstapel-Steuerstufe
gemäss der vorliegenden Erfindung, und Fig.9A bis 3D Flussdiagramme von erfindungsgemässen 'Verarbeitungsvorgängen,
die in der Hauptspeichersteuer
schaltung ablaufen.
Fig. 1 zeigt ein erfindungsgemässes Datenverarbeitungssystem mit Programmverzahnung bzw. für Mehrprogrammbetrieb,
welches eng gekoppelte Zentraleinheiten (GPU) 1 und 11
umfasst.
Bei dem in Fig. 1 dargestellten System besteht die Zentraleinheit 1 aus einem Leitwerk 10, einem Rechenwerk 11 und
90981Ö/ 1 008
_18_ 284721a
einer SpeicherSteuereinheit 12, und die Zentraleinheit
1' besteht aus einem Leitwerk 10', einem Rechenwerk 11'
und einer SpeicherSteuereinheit 12' ·
Die SpeicherSteuereinheit 12 und 12' der jeweiligen Zentraleinheiten
geben Anforderungen über Leitungen 100 und 100' an einen Hauptspeicher 3 ab. Diese Anforderungen v/erden
einer Hauptspeicher-Steuerstufe 3° zugeleitet.(Die Hauptspeicher-Steuerstufe
30 weist den Anforderungen von den beiden Zentraleinheiten Prioritätspegel· zu und setzt den
Hauptspeicher nacheinander in Funktion.
normalerweise ist der Hauptspeicher in verschiedene Speichereinheiten
unterteilt, die mit "Banken" 31 bezeichnet werden, und die unabhängig voneinander angesteuert bzw.
betrieben werden können (in der in Fig. 1 dargestellten Anordnung sind vier Banken-Speichereinheiten 31 vorgesehen).
Die Hauptspeicher-Steuerstufe 3Osetzt eine oder mehrere
Banken entsprechend der von der Zentraleinheit kommenden Anforderung in Funktion.
Fig. 2 zeigt ein Blockschaltbild der Hauptspeicher-Steuerstufe
30, die ein wesentlicher Bestandteil der vorliegenden Erfindung ist.
Bei den Anforderungen von den Zentraleinheiten 1 und 1'
werden die Daten der Anforderungsadressen, die Schreibdaten und Marken für teilweises Einschreiben jeweils über Le itungen
100-1 und 100'-1 in Anforderungsdaten-Stapeln jeweils
gespeichert. In jedem Anforderungsdaten-Stapel 310 und
310' sind mehrere Register angeordnet, die die Anforderungsadressen,
die Einschreibdaten und die Teilschreibmarken für mehrere Anforderungen speichern.
Befehle (die Betriebsarten die den Hauptspeicher spezifizieren) von den Zentraleinheiten 1 und 11 und ihre zu
909818/100$
verarbeitenden Bank-Nummern werden jeweils in den Anforderungsbefehl
s-Stapeln 320 und 320' über die -leitungen
100-1 und 100'-2 gespeich ert. Die Anforderungbefehls-Stapel
320 und 320' besitzen mehrere Register, um mehrere Befehle und Bank-Nummern darin zu speichern.
Fig. 3 zeigt ein Blockschaltbild des Anforderungsdaten-Stapels
310 und des Anforderungsbefehls-Stapels 320. (Der
Anforderungsdaten-Stapel 310' und der Anforderungsbefehls-Stapel
320' weisen denselben Aufbau auf.)
Um die Erläuterungen zu vereinfachen, werden nachfolgend
die Register und Leitungen, die die Zentraleinheit 1' betreffen, mit den in Fig. 3 angegebenen Nummern und
zugefügten Apostroph-Strichen verwendet.
Der Anforderungsdaten-Stapel 310 weist drei Register 311,
312 und 313 auf. In entsprechender Weise weist der Anforderungsbefehl
s-Stapel 320 sechs Register 321, 324, 322,
325, 323 und 326 auf. Das Register 311 des Anforderungsdaten-Stapels
310 entspricht den Registern 321 und 324 des
Anforderungsbefehls-Stapels 320, das Register 312 entspricht
den Registern 322 und 325, und das Register 313 entspricht
den Registern 323 und 326.
In den Registern 311, 312 und 313 im Anforderungsdaten-Stapel
310 werden die Anforderungsadresse, der Einschreibdaten, die Teilschreibmarkierung usw. über die Leitung 100-1
gespeichert. Die Auswahl einer der drei Register wird in vollkommener Übereinstimmung zu der Auswahl der Register
311, 312 oder 313 durchgeführt. Das heisst, die Auswahl
wird durch Verknüpfungsglieder bzw. Tore 315 vorgenommen,
die mit Signalen, die von einer Anforderungsstapel-Steuerstufe 330 kommen, auf den Leitungen 331ä durchgeschaltet
oder gesperrt.Mittels der Signale auf denselben Leitungen 331a werden die auf der ^eitung 100-1 auftretenden Daten
in den entsprechenden Speichern gespeichert.
909818/1008
2847218
Die Ausgangssignale der Register werden mit einem Wählschalter
314· umgeschaltet, der durch Signale gesteuert wird,
die auf den Laitungan 33"Ib liegen und von der Anforderungsstapel-Steuerstufe
330 kommen-
Wenn Anforderungsadressen bereits in den Registern 312 und 313 gespeichert sind, zeichnen Sperr-Indikatoren
316, 317 und 3I8 jeweils den Binärwert "1" auf, wenn
eine Sperranforderung im Anforderungsbefehls-Stapel 320'
für die Zentraleinheit 1' durchgeführt wurde.
Die Register des Anforderungsbefehls-Stapels 320 bestehen
aus zwei Registerarten. Die erste Registerart umfasst die
Register 321, 322 und 323, in denen Befehle über die Leitung 100-2 gespeichert werden. Die zweite Registerart umfasst
Register 324-, 325 und 326, in denen Bank-Nummern gespeichert
werden. Die Steuerung der Eingangssignale auf der Leitung 100-2 zu diesen Regiäern wird durch Torstufen 328 vorgenommen,
die durch Signale durchgeschaltet oder gesperrt werden, welche auf den Leitungen 331a liegen und von der
Anforderungsstapel-Steuerstufe 330 kommen. Die Signale auf
denselben Leitungen; 331a werden auch als Setzsignale für die jeweiligen Register verwendet.
Die Ausgangsbefehle der Register 321, 322 und 323 werden
in entsprechende Decoder der drei Decoer 327a eingegeben,
die decodieren bzw. feststellen, ob diese Ausgangsbefehle Sperranforderungen bzw. -befehle oder Freigabeanforderungen
bzw. -befehle sind. Jeder Decoder 327a stellt unterschiedliche
Signale in Abhängigkeit davon bereit, ob der Ausgangsbefehl die Sperranforderung bzw. der Sperrbefehl oder die
Freigabeanforderung bzw. der Freigebebefehl ist. Die Ausgangsleitung
jedes Decoders ist in der Figur durch eine einzige Leitung dargestellt. In Wirklichkeit besteht diese
Leitung jedoch aus zwei Signalleitungen, die jeweils einen hohen Binärwert aufweisen, wenn die Sperranforderung und
die Freigabeanforderung festgestellt worden ist. Wenn der
909818/1008
Wählschalter 314 im Anforderungsdaten-Stapel 310 eines
der Ausgangssignale der Register 31I5 312 und 313 aaswählt,
•wählt der Wahlschalter 32?d im Anforderungsbefehl-Stapels
320 das Ausgangssignal eines Decoder 327a entsprechend deni
Register aus, der durch den Wahlsehalter 314 ausgewählt
wurde.
Das De coder signal, das vom Wahlschalter 327<1 ausgewählt
wurde, gelangt über eine Leitung 328a zu einer Sperrsteuerstufe 40 (vgl. Fig. 2), und wird zum Setzen oder Rücksetzen
der Register für das Sperren der Bank-Nummern oder Adressen in den Sperrbanken verwendet. Das Ausgangssignal
des Wahlschalters 327d wird ebenfalls über eine Leitung
328c zu einer Anforderungsstapel-Steuerstufe 330' (vgl. Fig. 2) geleitet und wird zum Setzen der Sperrintigatoren
316', 3171 und 3I81 in dsm Anforderungsdaten-Stapel 3101
verxtfendet. Die Bank-Nummer-Ausgangssignale von der Registern
324, 325 und 326 werden von den Decodern 327b decodiert,
die in einer den jeweiligen Registern entsprechenden Weise angeordnet sind. Diese Bank-Nummern-Ausgangssignale
gelangen über Leitungen 329 zu den Bank-Steuerstufen 350
(vgl. Fig. 2), und ihre Prioritätswerte stimmen mit denen der anderen Anforderungen jeder Bank überein. Die Signale
auf den Leitungen 329 werden auch der Anforderungsstapel-Steuerstufe
330 zugeleitet und dazu benutzt, die Anforderungen,
die von dem Anforderungdaten-Stapel 310 und vom
Anforderungsbefehls-Stapel 320 ausgesendet werden sollen,
zu bestimmten.
Das Ausgangssignal jedes Decoders 327b wird auf vier
Signalleitungen bereitgestellt. Jede der drei in Form der Leitungen 329 dargestellten Leitungen besteht entsprechend
der vier Banken aus vier Leitungen. Das Ausgangssignal jedes Decoders tritt nut an einer der vier Leitungen auf.
Ein Wahlschalter 327c dient dazu, die in den Registern
324, 325 und 326 gespeicherten Bank-Numtnern auszuwählen
und die über die Leitung 328b zur Sperrsteuerstufe 40
909818/1006
2847218
(vgl- Fig. 2) zu führen. Die Auswahlsignale diese Wahlschalters
kommen über Leitungen 331b von der AnfordungsstapeloSteuerstufe
330· Die auf dar Leitung 32Sb ausgewählte
Bank-Nummer wird als Sperrbank-Nummer in der Sperr-Steuerstufe 40 gespeichert.
Wie beschrieben, dienen die Anforderungsdaten-Stapel 310
und der Anforderungsbefehls-Stapel 320 im wesentlichen dazu, bis zu drei neuen Anforderungen von der Zentraleinheit
1 zu speichern, sowie auch dazu, zu decodieren, ob die Anforderung eine Sperranforderung oder ob sie
nicht die Aufhebe- bzw. Entsperranforderung ist, und um danach eine Anforderung zu übertragen, die durch das
Signal von der Anforderungsstapel-Steuerstufe 330 zugeordnet
ist.
Dies trifft auch für den Anforderungsdaten-Stapel 310' und den Anforderungsbefehls-Stapel 320" in gleicher Weise zu.
Bei der vorliegenden Ausführungsform war die Anzahl der Registergruppen in Anforderungsdaten-Stapel 310 (3101) oder
im Anforderungsbefehls-Stapel 320 (3201) zu drei gewählt.
Es müssen jedoch nicht notwendigerweise drei Register sein.
Betrachtet man nochmals Pig. 2, so führt die Sperrsteuerstufe 40 im wesentlichen die nachfolgend angegebenen fünf
Operationen durch:
(1) Wenn eine Anforderung, die sowohl im Anforderungsdaten-Stapel 310 als auch im Anforderungsbefehls-Stapel 320 oder
sowohl im Anforderungsdaten-Stapel 310' als auch im Anforderungsbefehls-Stapel 320' gespeichert ist, und wenn die
Anforderung eine Sperr-Anforderung ist, wird die Adresse der Anforderung oder die Sperradresse (die aus der Sperr-Bank-Nummer
und einer Adresse in der Sperr-Bank besteht, im vorgegebenen Speicher gespeichert.
(2) Wenn eine neue Anforderung von der Zentraleinheit 1 oder
909818/1006
1' in die Hauptspeicher-Steuereinheit 30 eingegeben und
im Anforderungsdaten-Stapel 310 und im Anforderungsbefehls-Stapal
320, oder im Anforderungsdaten-Stapel 3^0' und ia
Anforderungsbefehls-Stapel 320' gespeichert ist, wird die
Adresseninformation (Bank-Nummer und eine Adresse in der Bank) der neuen Anforderung mit der zuvor bei der Operation
(1) gespeicherten Sperradresse parallel zu der Speicheroperation gemäss diesem Schritt (2) gespeichert.
(3) Wenn eine Sperranforderung ausgeführt worden ist, wird eine nicht ausgeführte Anforderung bereits sowohl im
Anforderungdaten-Stapel 310 als auch im Anforderungsbefehls-Stapel
320 oder sowohl im Anforderungsdaten-Stapel 3101
als auch im Anforderungsbefehls-Stapel 3201 gespeichert,
und wenn die nicht ausgeführte Anforderung eine vorgegebene Preferenz hat, wird die Adresseninformation der Anforderung
mit der schon gespeicherten Sperradresseninformation verglichen.
(4-) Es werden die Ergebnisse bei den Vergleichsvorgängen in den Schritten (2) und (3) der Bank-Steuerstufe 350
bereitgestellt.
(5) Wenn eine Anforderung, die sowohl im Anforderungsdaten-Stapel 310 als auch im Anforderungsbefehls-Stapel 320 oder
sowohl ia Anforderungsdaten-Stapel 310' als auch im Anforderungsbefehls-Stapel
320' gespeichert ist, eine in der Bank-Steuerstufe 350 gegebene Preferenz gehabt hat, und
wenn die Anforderung eine Freigabe-Anforderung ist, wird die bereits gespeicherte Sperradresseninformation rückgesetzt.
Die Sperrsteuerstufe 40 ist in der Weise aufgebaut, wie dies
durch das schematische Blockschaltbild in den Fig. 4-A und
4B dargestellt ist.
9 09818/1006
Ein Sperrbank-Nummer-Register 401 speichert die Bank-Nummer
der auszuführenden Sperranforderunj von der Zentraleinheit
1. In entsprechender Weise speichert das Sperradressenregister 450 eine Sperradresse der auszuführenden Sperranforderung
von der Zentraleinheit 1 innerhalb einer Bank- Die ia Sperrbank-Nummer-Register 401 zu speichernde Bank-Hummer
kommt über die Leitung 328b τόπι Anforderungsbefehls-Stapel 320.
Die Bank-Nummer wird im Sperrbank-Nummer-Register 401 dadurch gespeichert, dass ein CDor 403 nit einem Sperranforderungs-Decodiersignal
durchgeschaltet wird, das über die Leitung 328a vom Anforderungsbefehls-Stapel 320 kommt.
Hierbei wird das Decodiersignal als Setzsignal verwendet.
Hierbei wird das Decodiersignal als Setzsignal verwendet.
In entsprechender Weise .wird die im Sperradressenregister
450 zu speichernde intere Bankadresse über die Leitung 311&
vom Anforderungsdaten-Stapel 310 bereitgestellt. Das Sperradressenregister
450 speichert die interne Bankadresse
dadurch, dass ein Tor 452 durch das Sperranforderungs-Decodiersignal durchgeschaltet wird, das über die Leitung 328a vom Anforderungsbefehls-Stapel 320 kommt. Dabei
dadurch, dass ein Tor 452 durch das Sperranforderungs-Decodiersignal durchgeschaltet wird, das über die Leitung 328a vom Anforderungsbefehls-Stapel 320 kommt. Dabei
wird das Sperranforderungs-Decodiersignal als Setzsignal
verwendet.
verwendet.
Ein Vergleicher 402 vergleicht die im Sperrbank-Nummer-Register 401 gespeicherte Sperrbank-Nummer und die Bank-Nummer
einer Anforderung, die von Neuem von der Zentral-
einheit 1' zum Hauptspeicher 30 gelangt. Zur selben Zeit
wie die neue Anforderung von der Zentraleinheit 1' zum
Anforderungsdaten-Stapel 3^0' sowie zum Anforderungsbefehls-Stapel 320' gelangt, wird die Bank-Nummer der Anforderung über eine Leitung 100'-2 in die Sperrsteuerstufe 40 eingegeben. Diese Banknummer wird im Vergleicher 402 mit der
Sperrbank-Nummer im Sperrbank-Nummer-Register 401 verglichen. Diese Vergleicher erzeugt ein Signal mit dem Binärwert "1", wenn die beiden Signale übereinstimmen. Erste Vergleichsindikatoren 411', 412' und 413' bestehen aus Flip-
wie die neue Anforderung von der Zentraleinheit 1' zum
Anforderungsdaten-Stapel 3^0' sowie zum Anforderungsbefehls-Stapel 320' gelangt, wird die Bank-Nummer der Anforderung über eine Leitung 100'-2 in die Sperrsteuerstufe 40 eingegeben. Diese Banknummer wird im Vergleicher 402 mit der
Sperrbank-Nummer im Sperrbank-Nummer-Register 401 verglichen. Diese Vergleicher erzeugt ein Signal mit dem Binärwert "1", wenn die beiden Signale übereinstimmen. Erste Vergleichsindikatoren 411', 412' und 413' bestehen aus Flip-
909818/1006
Flops, die das Ausgangssignal des Vergleichers 402 speichern. Die drei ersten'Vergleiehsindikatoren sind entsprechend
der Anzahl an Anforderungen angeordnet, die in Anforderungsdaten-Stapel
31O1 sowie im Anforderungsbefehls-Stapel 320'
gespeichert werden können. UliD-Glieder, die den Vergleicher
402 mit den ersten Vergleichsindikatoren 411', 412' und
413* verbinden, dienen dazu, das Vergleicherausgangssignal
in einen der ersten Vergleichsindikatoren 411', 412' und
413' einzugeben.
Diese "UND-Glieder werden von Signalen auf den Leitungen
331a selektiv angesteuert. Die Signale auf den Leitungen 331a sind auch Signale, die die Anforderung von der Zentraleinheit
1' in die vorgegebenen Register im Anforderungsdaten-Stapel
310' und im Anforderungsbefehls-Stapel 320'
auswählen. Die ersten Vergleichsindikatoren 411', 412' und 413' speichern also das Ausgangssignal des Vergleichers 402, wenn die neue von der Zentraleinheit 1' kommende
Anforderung in den Registergruppen 311'>
321', 324', 312', 322', 325' und 313', 323', 326' im Anforderungsdaten-Stapel
310' und im Anforderungsbefehls-Stapel 320'
gespeichert sind»
Als Rücksetz signale für die ersten VergleichsincLikatoren
411', 4.12' und 413' wird das Sperrfreigabe-Anforderungs-Decodiersignal
verwendet, das auf der Leitung 328a auftritt. Die Ausgangssignale der ersten Vergleichsindikatoren
gelangen über Leitungen 411'a, 412'a und 413'a (die zusammen
als Leitungen 470 dargestellt sind) zu Prioritätswert-Feststellstufen
in den Bank-Steuerstufen 350 (vgl.
Fig. 2).
Ein Vergleicher 451 hat zunächst die Aufgabe, die im
Sperradressenregister 450 gespeicherte bankinterne Sperradresse und die bankinterne Adresse zu vergleichen, die
über die Leitung 311'a vom Anforderungsdaten-Stapel 310'
kommt.
909818/100$
„2δ_ 284721a
Der Vergleicher 451 hat die zweite Aufgabe, die Ausgangssignale des Sperrbank-Nummer-Registers 401 und des Sperradressenr-jgijfcers
450 jeweils mit der über die Leitung 328'b TOH Anforderungsbefehl s-St;apel 320 kommenden Bank-Nummer
und mit der bankinternen Adresse zu vergleichen, die über die Leitung 311'a vom Anforderungsdaten-Stapel
310' bereitgestellt wird.
Die Ausgangssignale der Sperrindikatoren 316', 317' und
318' (vgl. Mg. 3) im Anforderungdaten-Stapel 310' gelangen
über Leitungen 316'a zu einem ODER-Glied 480, dessen
Ausgangssignal über eine Leitung 480a zum Vergleicher 451 gelangt.
In Abhängigkeit davon, ob ein Signal mit hohem Binärwert auf der Leitung 480a auftritt oder nicht, schaltet der
Vergleicher 451 um und führt die zweite oder die erste Aufgabe aus.
Der Vergleicher 451 weist den in Fig. 5 dargestellten Aufbau auf. Ein Vergleicher 454 vergleicht in der in I1Xg. 5
dargestellten Schalcungsanordnung das Ausgangssignal des
Sperradressenregisters 450 mit dem Signal auf der Leitung
311'a. Ein Vergleicher 456 vergleicht das Ausgangssign al
des Sperrbank-Fumiaer-Registers 401 und das Signal auf der
Leitung 328'b. Ivenn das Signal auf der Leitung 480a einen
niederen Binärwert aufweist, gibt der Vergleicher 451 nur das Vergleichsergebnis des Vergleichers 454 ab. Wenn das
Signal auf der Leitung 480a einen hohen Binärwert aufweist, gibt der Vergleicher 451 das Signal mit hohem Binärwert
nur dann ab, wenn beide Vergleichsergebnisse der Vergleicher 454 und 456 Übereinstimmungen ergeben.
Das Ausgangssignal des Vergleichers 451 wird über UND-Glieder und ODER-Glieder in irgendeinem der zweiten Vergleichsindikatoren
461', 4621 und 463' eingegeben. Die zweiten Vergleichsindikatoren bestehen aus drei Flip-Flops,
909816/1006
die entsprechend den drei Registergruppen im Anforderungsdaten-Stapel
310' angeordnet sind. Welcher zweite Vergleichsindikator
das Ausgangssignal des Vergleichers 4-51 speichert, wird durch Steuerung der Durchlass- und
Sperrfunktion der UUD-Glieder mit den Signalen auf den
Leitungen 4-11'a, 412* a, und 4-13' a oder den Signalen auf
den Leitungen 3I6'a festgelegt.
Die Ausgangssignale der zweiten Vergleichsindikatoren
461' bis 463' werden über Leitungen 4201C direkt der
Prioritätswert-Pestlegschaltung in der Bank'st euer stufe 350 (vgl. Pig. 2) zugeführt. Die invertierten Signale
dieser Ausgangssignale gelangen über Leitungen 4201C
zu den ersten Vergleichsindikatoren 411 · bis 4-131 und
rücksetzen diese,, und weiterhin gelangen diese invertierten Signale über die Leitungen 4-20'b zu den Sperrindikatoren
3I61 bis 3I81 im Anforderungdaten-Stapel 310', um diese
Indikatoren rückzusetzen.
Die vorausgegangene Beschreibung gilt für die Operationen des Schaltungsteile in der Sperrsteuerstufe 40 für den
Pail, dass die Anforderung von der Zentraleinheit 1f
kommt, während die Sperranforderung von der Zentraleinheit 1 gerade ausgeführt wird.
Die Schaltungsteile in der Sperrsteuerstufe 40' betreffen
den Pail, bei dein im Gegensatz dazu eine Anforderung von
der Zentraleinheit 1 kommt, während eine Sperranforderung von der Zentraleinheit 11 gerade ausgeführt wird, wobei
die Arbeitsweise genauso wie bei den zuvor beschriebenen Schaltungsteilen vor sich geht. Daher wird dies hier nicht
nochmals beschrieben.
Pig. 6 zeigt ein Blockschaltbild mit dem Schaltungsaufbau
. <der Banksteuerstufen 360 (vgl. Pig. 2). Die Banksteuerstufen
350 sind vier Schaltungsteile, die einander völlig
909816/1006
gleich, sind, und die jeweils einer Bank 31 entsprechen.
Ein Schaltungsteil besteht aus der Prioritäts-Festleg-
oder Sntscheidungsstufe 3511 einem Speicheradressenregister
352 und einem diese Schaltungsstufen verbindenden Verknüpfungsglied oder Tor 353· Die Prioritäts-Entscheidungsstufe
351 erhält über die Jeweiligen Leitungen 329 und
329' Bank-Nummern von den Anforderungsbefehls-Stapeln
und 32O' zugeleitet und stellt fest, ob die auftretenden
Bank-Nummern die Nummer der Banken sind oder nicht, die
die jeweiligen Prioritäts-Entscheidungsstufen betreffen.
Weiterhin übertragen sie die Ausgangssignale der ersten und zweiten Vergleichsindxkatoren, die über die Leitungen
470 und 420'a von der Sperrsteuerstufe 40 kommen, sowie
die Steuersignale der Verknüpfungsglieder 353 und Signale
zur Anforderungsstapel-Steuerstufe 330 entsprechend den
vorausgegangenen Decodier- bzw- FestStellergebnissen.
Die bankinternen Adressen werden über die jeweiligen Leitungen 311a und 3II'a von den Anforderungsdaten-Stapeln
310 und 31Θ1 zu den Verknüpfungsgliedern 353 geführt,
und sie werden in die Speicheradressenregister 352 eingegeben, wenn die Verknüpfungsglieder durchgeschaltet sind.
Die Daten der Adressenwerte, die durch die Speicherinhalte
der Speicheradressenregister gekennzeichnet sind, werden aus den jeweiligen Banken ausgelesen.
Fig. 7 zeigt ein Blockschaltbild einer Prioritäts-Entscheidungsstuf
e 351. Die Signale, die auf den Leitungen
316am 420a, 411a, 412a und 413a liegen, werden entsprechend der jeweiligen Register 311* 312 und 313 im Anforderungsdaten-Stapel
310 einer ODER-Verknüpfung unterzogen, und
ihre invertierten Signale werden den jeweiligen UND-Gliedern 365 zugeleitet. Alle diese Signale sind Signale, die eine
Blockierung der Prioritäts-Entscheidung der Anforderungen darstellen. Die Signale, die über die Leitungen 329 vom
Anforderungsbefehls-Stapel 320 kommen, werden entsprechend
909818/1006
den Registern 311, 312 und 313 im Anforderungsdaten-Stapel
310 zu den UND-Gliedern 365 geführt, die weiterhin das
invertierte Signal eines Ausgangssignals eines Flip-Flops
361 und ein Signal von einer Banksteuerstufe 360 zugeführt erhalten.
Der Flip-Flop 361 gibt an, ob die jeweilige Bank 31 tätig
bzw. besetzt ist. Ein Ausgangssignal raitdem Binärwert 'Ί"
zeigt den tätigen bzw. besetzten Zustand an, und die UND-Glieder 365 werden gesperrt. Dieser Flip-Flop wird mit
einem von der Banksteuerstufe 360 kommenden Signal auf den
Binärwert "1" gesetzt, wenn der Prioritätswert in der jeweiligen Bank 31 festgelegt worden ist, und dieser Flip-Flop
wird von der Banksteuwrstufe 360 nach, einem festgelegten
Zyklus bzw. Zeitraum rückgesetzt.
Die Banksteuerstufe 360 liefert Signale 362 und 362', diae
die Anforderungen von der Zentraleinheit 1 und von der Zentraleinheit 11 zu der jeweiligen Bank 31 steuern, so dass
diese abwechselnde Prioritäten haben. Die Leitungen 362
und 362' bzw. die daran anliegenden Signale werden so gesteuert, dass eine der Leitung immer einen hohen Binärwert
aufweist.
Die UND-Glieder 365 sind entsprechend den Registern 312 und 313 im Anforderungsdaten-Stapel angeordnet. Die
Ausgangssignale der UND-Glieder 365 geben an, ob die
Register 3II, 312 und 313 im Anforderungsdaten-Stapel die Priorität der Anforderung zur jexireiligen Bank festlegen
können, und sie werden über die Leitungen 355a zu der Anforderungstapel-Steuerstufe
33O geleitet. Welche der drei Anforderungen schliesslich im Anforderungsdaten-Stapel ausgewählt
wird, wird durch die Anforderungsstapel-Steuerstufe 330 bestimmt. Dieselbe Funktion wird auch für die Anforderungen
von der Zentraleinheit 11 ausgeführt.
In Fig. 2 sind die AnforderungsstapelSteuerstufen 33O und
909818/1006
Schaltungsstufen, die die Register, die die Anforderungen
in den Anforderungsdaten-Stapeln 310 und 3101
und in den Anfordarungabeielils-Stapeln 320 und 320' speichern,
sowie die Register festlegen, die die Anforderungen der Banksteuerstufe 350 bereitstellen. Die Anforderungsstapel-Steuerstufen
330 und 33O1 sind Schaltungsstufen
mit demselben Aufbau. Nachfolgend soll nur die Anforderungs-' stapel-Steuerstufe 330 erläutert werden.
Fig. 8 zeigt ein Blockschaltbild der Anforderungsstapel-Steuerstufe
33O, die Flip-Flops 337, 338 und 339 aufweist. Diese Flip-Flops geben an, ob die Anforderungen in den
jeweiligen Registern entsprechend der Register 31I, 312
und 313 in dem Anforderungsdaten-Stapel 310 gespeichert
sind. Wenneein Signal, das eine Anforderungsübertragung
angibt, von der SpeicherSteuereinheit 12 über eine Leitung
100-3 zur Anforderungsstapel-Steuerstufe 330 gelangt, wird eine UIiD-Verknüpfung zwischen einem Signal von einer
Ein-Hinweisadressen-Steuerstufe (in-pointer control)
und das Signal auf der Leitung 100-3 durchgeführt, um einen der Flip-Flops 337, 338 und 339 auf den Binärwert
"1" zu setzen. Die JSin-Hinweisadressen-Steuerstufe 335 stellt die Zustände dex· Register im Anforderungsdaten-Stapel
310 mit den AusgangsSignalen der Flip-Flops 337»
338 und 339 fest, und legt fest, in welchem Register die Anforderung von der Speichersteuereinheit 12 eingegeben
werden soll. Drei Ausgangssignale 331a der Ein-Hinweisadressen-Steuer
stufe 335 werden dem Anforderungsdaten-Stapel 310, dem Anforderungsbefehls-Stapel 320 und der
Sperrsteuer stufe 4-0 zugeleitet. Wenn die Anforderungen in
allen Registern im Anforderungsdaten-Stapil 3IO gespeichert
worden sind, wird ein Signal, das eine Anforderungsübertragung zur SpeicherSteuereinheit 12 unterbindet, über eine Leitung
100-4 an die Zentraleinheit 1 abgegeben. Die Ausgangs signale der Flip-Flops 337, 338 und 339 gelangen zu einer Aus-Hinweisadressen-Steuerstufe
(out-pointer control) 336 und
werden gleichzeitig zu UND-Gliedern 340.geleitet, um sie
909818/1006
„31- 2847218
einer UlTD-Verknüpfung mit einem Signal zu unterziehen, das
über eine Leitung 328'c vom Anforderungsbefehl-Stapel 320'
kommt.
Zusätzlich zu den Aus gangs sign al en der J1Up-Fl ops gelangen
zu der Aus-Hinweisadressen-Steuerstufe 336 drei Gruppen von
Decodier-AdsgangsSignalen der Bankadressen, die über die
Leitungen 329 geführt werden, und die. Ergebnisse der Prioritäts-Entscheidung
von den Prioritäts-Entscheidungsstufen 351» die über die Leitungen 355a gefüh rt werden, um festzulegen,
welche Anforderungen in den drei Regist ern Anforderaagsdaten-Stapel
310 zur Bank abgegeben werden. Die Aus-Hinweisadressen-Steuerstufe 336 gibt ein Signal, das
das Ergebnis der Festlegung wiedergibt, über Leitungen 331b an den Anforderungsdaten-Stapel 31O5 den Anforderungsbefehls-Stapel
320 und die Sperrsteuerstufen 40 ab. Die Signale auf den Leitungen 331b gelangen zu den Flip-Flops
3375 338 und 339» um die entsprechenden Flip-Flops rückzusetzen.
Die Ausgangssignale der UND-Glieder 34-0 gelangen über
Leitungen 332a zum Anforderungsdaten-Stapel 310 und setzen die Sperrindikatoren 316, 317 und 318.
Die Fig. 9A bis 9 D sind Diagramme, die zur Erläuterung
der Arbeitsweise des Systems dienen, das in der zuvor beschriebenen Weise aufgebaut ist. Die Arbeitsweise des
erfindungsgemassen Systems wird nachfolgend anhand der Fig. 2 bis 9A - 9D beschrieben.
Vor der Übertragung von Anforderungen oder Adressendaten von den Zentraleinheiten 1 und 1' zu den Anforderungsdaten-Stapeln
310 und 310' oder den Anforderungsbefehls-Stapeln 320 und 3201 wird ein Signal, das eine Anforderungsübertragung
anzeigt, über die Leitung 100-3 oder 100'-3 von der Zentraleinheit 1 oder von der Zentraleinheit 11 zur
Anforderungsstapel-Steuerstufe 330 oder 330' geleitet.
Die Anforderungsstapel-Steuerstufen 330, 330' setzen
die Ein-Hinweisadressen-Steuerstufe 335 mit den Ausgangssignalen
der iaip-Flop 337, 338, 339 und 337', 338', 339'
in Funktion, die speichern, welche der jeweiligen drei Registergruppen in den Anforderungsdaten-Stapeln 310 ,
310' unbenutzt ist. Wenn keine Registergruppe unbenutzt ist, wird ein Besetzt-Signal über die Leitung 100-4
zur Zentraleinheit zurückabgegeben, und die Übertragung der Anforderung zur Zentraleinheit wird unterbunden.
Die Anforderungsstapel-Steuerstufen 330,-330' übertragen
das Besetzt-Signal nicht, wenn eine Eegistergruppe unbenutzt
ist. Stattdessen schalten sie die Verknüpfungsglieder
315, 328 oder 315', 328' itu Anforderungsdaten-Stapel 310
und im Anforderungsbefehls-Stapel 320 oder im Anforderungsdaten-Stapel
310' und im Anforderungsbefehls-Stapel 320'
über die Leitungen 331a, 331'a durch, um die von der Zentraleinheit
kommenden Adressendaten, Befehle usw. in den unbenutzten Registern zu speichern. Der Anforderungsdaten-Stapel
und der Anforderungsbefehls-Stapel können bis zu drei Anforderungsgruppen speichern. Die Anforderungsstapel-Steuerstufe
330 oder 330' stellt über die Leitungen 331b oder 331'b Signale bereit, die die Wahlschalter 314, 327c,
327d oder 31V, 327'c, 327'd steuern, um die Anforderungen
zu vorgegebenen Zeiten von einem zuerst geladenen Anforderungsdaten-otapel
bzw. Anforderungsbefehls-Stapel bereitzustellen.
(i) Keiner der bereitgestellten Anforderungen von den Zentraleinheiten 1 und 1' ist die Sperranforderung:
Zu diesem Zeitpunkt wird kein Signal von dem Decoder 327a
oder 327'a im Anforderungsbefehls-Stapel 320 oder 320'
bereitgestellt. Daher wird auch kein Signal von der Sperrsteuerstufe 40 an die Prioritats-Entscheidungsstufe 351
abgegeben.
Vom Decoder 327b, 327'b im Anforderungsbefehls-Stapel 320,
320' wird das mit der Bank-Hummer in den Registern 324 bis
909816/1000
~ 33 —
oder 324·' bis 3261 decodiertes Signal über die Leitung
an die Bank-Steuerstufe 350 abgegeben. Das Signal gelangt
zur Prioritäts-Entscheidungsstufe 351- Venn zu diesem Zeitpunkt
kein Signal über die Leitungen 470, 4-2Oa von der Sperr-Steuerstufe 40 abgegeben wird, und auch kein Signal
über die Leitungen 316a, 316'a von den Anforderungsdaten-Stapeln
310, 3101 abgegeben wird, entscheidet die Prioritäts-Entscheidungsstufe
351 entsprechend den vorgegebenen Eegeln über die Prioritätswerte bzw. über die Prioritäten
unter den Decodiersignalen der Bank-Nummern, die an den
Leitungen 329, 329' anliegen. Jede Prioritäts-Entscheidungsstufe 351 gibt eine Preferenz für nur eine Anforderung,
wenn wenn Bank 31 nicht benutzt wird. Das Ergebnis der
.Preferenz-Entscheidung gelangt über die Leitung 355a oder
355'a zur Anforderungsstapel-Steuerstufe 330 oder 330'.
Die Anforderungsstapel-Steuerstufe 330 oder 330' besitzt
die Möglichkeit, Signale zu empfangen, die angeben, dass höchstens drei Anforderungen,die Preferenzen aufweisen,
die durch die Prioritäts-Entscheidungstufe 351 gegeben worden
sind. In diesem Fall wird nur eine Anforderung durch ein vorgegebenes die Reihenfolge steuerndes System ausgewählt
(beispielsweise durch ein System, gemäss dem die zuerst eingegangene Anforderung auch zuerst ausgegeben
wurde - "first-in first -out system). Wenn nur eine Anforderung
die Preferenz durch eine der Prioritäts-Entscheidungsstufen
351 gehabt hat, wählt die Anforderungsstapel-Steuerstufe 330 oder 33O1 die Anforderung mit der gegebenen
Preferenz aus.
Die Anforderungsstapel-Steuerstufen 330, 330' stellen
Signale bereit, um die ausgewählte Anforderung von dem Anforderungsdaten-Stapel 310, dem Anforderungsbefehls-Stapel
320 oder dem Anforderungdaten-Stapel 310', dem
Anforderungsbefehls-Stapel 320' auf den Leitungen 331b
oder 331'b bereitzustellen.
909818/1006
Wenn beispielsweise die Anforderung, die im Register des Anforderungsdaten-Stapels 310 und in den Registern
321, 324 des Anforderungsbefehls-Scapels 320 ausgewählt
worden ist, wird der Speicherinhalt des Registers 311 durch den Wählschalter 314 ausgewählt und über die Leitung
311a der Prioritäts-Entscheidungsstufe 351 bereitgestellt.
Die Prioritäts-Entscheidungsstufe 351» die die Preferenz der Anforderung, welche dem Register 311 entspricht,
gegeben hat, überträgt auf der Leitung 357 das Signal REQ, welches das Verknüpfungsglied 353 steuert,
um das Signal auf die Leitung 311a. zu geben. Entsprechend
wird der Speicherinhalt (die Anforderungsadresse, die Schreibdaten, die Teilschreibmarkierung usw.) des Registers
311 in das Speicheradressenregister 352 eingegeben.
Wenn die Sperranforderung nicht vorliegt bzw. nicht bereitgestellt
wird, tritt auf diese Weise die SperrSteuerstufe
40 also überhaupt nicht in Funktion und die Verarbeitung der Anforderung wird auf Grund des Vorhandenseins der
Sperrsteuerstufe 40 nicht verzögert.
(ü) Die von der Zentraleinheit 1 kommende Anforderung
ist die Sperr-Anforderung:
Die Sperr-Anforderung wird in der folgenden Reihenfolge
verarbeitet bsw. behandelt: Auslesen der Sperrinformation
aus dein Speicher, Übertragen der ausgelesenen Sperr-information zum Rechenwerk 11, Prüfen derSperrinformation im
Reckenwerk, auf den neuesten Standbringen der Sperrinfor-mation im Rechenwerk, und Eingeben der auf den neuesten
Stand gebrachten Sperrinformation in den Speicher.
Die jeweiligen Bank im Hauptspeicher 3 werden in Einheiten
. von 8 Bytes einem Zugriff unterzogen. Die Sperrinformation ist von diesem Bytes 1 Byte. Die Sperrung wird alle 8 Bytes
vorgenommen. Ein Befehl, der die Sperrung ausführt, ist der
809818/1006
TS-Befehl. Der Anforderungsbefehl für die Hauptspeicher-Steuerstufe
30, die durch diesen Befehl (nachfolgend als "Sperrbefehl" bezeichnet) gestartet wird, gibt die beiden
Operationsarten "Lese-Anforderung" und "Sperr-Anforderung"
an.
Der den Sperrbefehl betreffende Anforderungsbefehl ist der Befehl selbst, und die Bank-Nummern werden jeweils in
die Register des Anforderungsdaten-Stapels 510 und des Anforderungsbefehls-Stapels 320 unter Steuerung durch die
Anforderungsstapel-Steuerstufe 330 entsprechend den üblichen
eingegeben. Es sei nun angenommen , dass die zuvor beschriebenen Daten jexveils in die Register 3H5 321 und
324- eingegeben worden sind.
Das decodierte Ergebnis der Bank-Nummer des Registers 324 wird der Prioritäts-Entscheidungsstufe 351 über die Leitung
329 übertragen, und weist den in der Prioritäts-Entscheidungsstufe
351 gegebenen Prioritätswert auf. Wenn die Prioritäts-Entscheidungsstufe 351 die Prioritätswerte
entsprechend den vorgegebenen üblichen Regeln festgelegt hat, und wenn dem Sperrbefehl die Präferenz gegeben worden
ist, wird der Speicherinhalb des Registers 311 auf die
gleiche Weise wie unter (i) beschrieben, in das Speicheradressenregister 352 eingegeben. Zu diesem Zeitpunkt wird
die bankinterne Adresse im Register 3II gleichzeitig über
den Wahlschalter 314- und die Leitung 311a an das Verknüpfungsglied
4-52 in der Sp err st euer stufe 40 abgegeben.
Zu diesem Zeitpunkt wird das Ausgangssignal des Decoders 327a im Anforderungsbefehls-Stapel 320 gleichzeitig durch
den Wahlschalter 327d ausgewählt und über die Leitung 328a
an das Verknüpfungsglied 452 abgegeben. Das Verknüpfungsglied
452 wird durchgeschaltet, v/enn das De codier signal
der "Sperranforderung" an der Leitung 328a auftritt. In
diesem Falle wird der Befehl des Registers 321 von der Sperranforderung begleitet, so dass das Verknüpfungsglied
909818/1006
452 durchgeschaltet und die Adresse im Register 311 im
Sperradressenregister 450 gespeichert wird.
Parallel zu diesen Vorgängen wird die Bank-Nummer im Register 324- durch den Wählschalter 327c ausgewählt und
über die Leitung 323b dem Verknüpfungsglied 403 in der
Sperrsteuerstufe 40 abgegeben. Dieses Verknüpfungsglied 403 wird vom Decodiersignal der "Sperranforderung" auf
derselben Leitung 328a wie beim zuvor beschriebenen Verknüpfungsglied
452 durchgeschaltet. Dementsprechend wird die Bank-Nummer im Register 324 im Sperrbank-Nummer-Register
401 gespeichert.
Das Sperradressenregister 450 und das Sperrbank-Nummer-Register
401 weisen eine gültige Bit-Kennung von einem weiteren Bit auf, und wie serden auf den Binärwert "1"
gesetzt, während die Sperrung am Hauptspeicher ausgeübt wird. Oder konkret ausgedrückt, wenn der Anforderung,
die zusammen mit der "Sperranforderung" auftritt, in der Prioritäts-Entscheidungsstufe 351 der Vorrang bzw. die
Präferenz gegeben worden ist, und die bankinterne Adresse sowie die Bank-Nummer der Anforderung im Sperradressenregister
450 und im Sperrbank-Nummer-Register 401 gespeichert
worden ist, wird die gültige Bit-Anzeige bzw. -Bezugszahl, die die Gültigkeit des Sperradressenregisters
und des Sperrbank-Nummer-Registers 401 darstellt, auf den Binärwert "1" gesetzt.
Die gültige Bit-Anzeige bzw. -Bezugszahl wird auf die Weise gesetzt, dass die Anforderung, die zusammen mit der
"Sperrfreigabeanforderung" die in der Prioritäts-Entscheidungsstufe
351 gegebene Präferenz hat, um das "Sperrfreigabeanforderungs-Decodiersignal"
auf der Leitung 328a bereitzustellen.
Wenn der Hauptspeicher durch die Anforderung von der Zentral-
909818/1006
einhext 1 gesperrt wird, und die Adresse und die Bank-Nummer
Jeweils im ßperradressenregxster 450 bzw. im
Sperrbank-Numaer-Register 401 gesetzt sind, wird ein
Kennzeichen bzw. eine Markierung (flag) gleichzeitig an dasjenige der Register 311', 312' und 313' des der
Zentraleinheit 1' entsprechenden Anforderungsdaten-Stapel
. 310' angebracht, indem die Anforderung von der Zentraleinheit
V gespeichert ist. Die Sperrindikatoren 316',
317' und 318' in J1Xg. 3 sind die Kennzeichen bzw. Markierungen.
Die Sperrindikatoren 316' bis 318* werden durch Signale auf den Leitungen 328c gesetzt, die von den Leitungen
328a, welche die "Sperranforderungen" übertragen, abzweigen. Die auf den Leitungen 328c auftretenden Signale
gelängen vom Anforderungsbefehls-Stapel 320 zur Anforderungsbefehls-Steuerstufe
330'. Die Anforderungsstapel-Steuerstufe
330' überträgt ein Signal zum Setzen des Sperranzeigers über die Leitung 332'a an diesen ßperranzeiger,
wobei der Sperranzeiger demjenigen Sperranzeiger der Eegister 311', 312' und 3131 entspricht, in dem die
Adresse für die Anforderung von der Zentraleinheit 1' schon gespeichert ist.
(ia) Verarbeitung einer schon im Anforderungsdaten-Stapel
310' gespeicherten Anfordernung, wenn die Sperrung von
der Zentraleinheit 1 zum Hauptspeicher gelangt:
Es wird der Pail betrachtet, bei dem die Anforderung
von der Zentraleinheit 1' schon im Register 31I' gespeichert
ist.
Zu diesem Zeitpunkt wird der Sperrindikator 316' durch
den zuvor beschriebenen Vorgang auf den Binärwert "1" gebracht.
Wenn nach dem Vergleich der Prioritätswerte in der Frioritäts-Entscheidungsstufe
351 als gewöhnliche Anforderungen
909818/100$
die Anforderung mit dem gesetzten Kennzeichen gewählt, ist,
wird die bankinterne Adresse des Registers 331' über die
Leitung 311'a zum Vergleicher 451 der Sperrsteuerstufe
übertragen. Zu diesem Zeitpunkt gelangt über die Leitung 316'a vom Kennzeichen bzw. von der Markierungsstufe 316'
im Anforderungsdaten-Stapel 310' ein Binärwert "1" an
das ODER-Glied 480, so dass auf der Leitung 480a ein hoher Binärwert auftritt. Dementsprechend führt der Vergleicher
451 die zweite Aufgabe durch, wie dies zuvor
beschrieben wurde.
Der Vergleicher 451 erhält die gesperrte bankinterne
Adresse, die im Sperradressenregister 450 gespeichert ist, die im Sperrbank-Nummer-Register 401 gespeicherte Sperrbank-Mummer
und die Bank-Nummer zugeleitet, die über die Leitung 327'c und. die Leitung 328'b vom Anforderungsbefehls-Stapel
320' kommen. Der Vergleicher 451 prüft die Übereinstimmung zwischen der von der Zentraleinheit 1* kommenden
Anforderungsadresse und der Adresse, die zu diesem Zeitpunkt gesperrt ist (vgl. Block "Cp" in !"ig. 9A). Die
Prioritäts-Entscheidungsstufe 351 hält das Verknüpfungsglied 353 gesperrt, während sie das Ausgangssignal der
Sperrmarkierstufe 3I61 über die Leitung 316'a zugeführt
erhält. Aus dem bei dem Vergleich sich ergebenden Verhältnis und dem Ausgangssignal auf der Ausgangsleitung 316'a
der Markierungsstufe 3I61 wird ein logisches Produkt gebildet,
das über das binäre Summenglied OR in den zweiten Vergleichsindikator 461' entsprechend dem Register 3II'
eingegeben wird.
Wenn bei dem Vergleich eine Übereinstimmung festgestellt wurde, gelangt das Ausgangssignal (mit dem Binärwert "1")
S2 des zweiten Vergleichsindikators 461' über die Leitung
420*a zur Prioritäts-Entscheidungsstufe 351· Bei Auftreten
des Ausgangssignals des zweiten Vergleichsindikators sperrt
die Prioritäts-Entscheidungsstufe die Adresse, die Schreibdaten,
die Teilschreibmarkierung usw. des Registers 311Ί
909818/1001
so dass diese Daten nicht in das Speicheradressenregister 352 eingegeben werden. Diese Sperrung v/ird dadurch vorgenommen,
dass das Setz signal (EEQ) -/on der Prior it ät ^-Entscheidung
s stufe 351 nicht über die Leitung 357 zum
Speicheradressenregister 352 gelangt.
Die zeitlichen Beziehungen zwischen den Signalen bzw. zwischen den einzelnen Operationen sind in Fig. 9A dargestellt.
Bei einem Zyklus bzw. Zeitpunkt Tq unmittelbar nachdem die Prioritätswerte festgelegt worden sind, gelangen
cUe Ausgangssignale des Sperrindikators 316' auf
die Leitungen 316a und 316'a, so dass ein Eingaben der
Adresse, der Schreibdaten, der Teilschreibmarkierung usw. in das Speicheradressenregister 352 durch Sperren des
Sizsignals 357 unterbunden wird. Beim nächsten Zyklus TQ
wird das Eingeben in das Speicheradressenregister 352 wieder durch das Signal S~ auf der Ausgangsleitung 470
des zweiten Vergleichsindikators 461' verhindert.
Bis die Sperrung von der Zentraleinheit 1 danachaaufgehoben wird, wird die Anforderung im Eegister 311' des Anforderungdaten-Stapels
310' gehalten. Wach der Aufhebung
der Sperrung v/erden die Prioritätswerte wieder in die Prioritäts-Entscheidungsstufe 351 gegeben. Oder konkret
ausgedrückt« die Prioritäts-Entscheidung wird pro Zyklus von der Prioritäts-Entscheidungsstufe 351 vorgenommen
bzw. abgefragt, und jedesmal wird die Zuordnung einer Priorität für die Anforderung durch das Ausgangssignal
420'a des zweiten Vergleichsindikators 461' unterbunden.
Das Ausgangssignal 420'a des zweiten Vergleichsin&Ltcators
hat also die Aufgabe zu verhindern, dass das Setzsignal (EEQ) für das Speicheradressenregister 352 nicht zur Leitung
357 in der Prioritäts-Entscheidungsstufe 351 gelangt
(wenn der Prioritätswert der Anforderung festgelegt bzw. entschieden worden ist), und weiterhin die Aufgabe, zu
verhindern, dass der Anforderung eine Priorität zugewiesen wird, bis die Sperrung danach aufgehoben ist.
909818/1006
Wenn dagegen beim Vergleich, keine Übereinstimmung festgestellt
wurde, wird der Binärwert "Otr in !zweiten Vergleichsindikator
461' gesetzt» Dadurch wird das Ausgangssignal
(mit dea Binärwort"- "0") des zweiten Vergleiehsindikators
461' der Prioritäts-Entscheidungsstufe 351 zugeleitet,
jedoch wird das Setzsignal So für das Speicheradressenregister
352 auf die Leitung 357 gegeben, und die Anforderungsdaten des Registers 311' werden in das
Speicheradressenregister 352 gespeichert. Gleichzeitig wird die Negation-bzw» Inversion des Ausgangssignals des
zweiten Vergleichsindikators 461' über die Leitung 420'b
zum Anforderungsdaten-Stapel 310' geführt,, um den
Sperrindikator 316* des Registers 311' des Anforderungsdaten-Stapels
310' rückzusetzen.
(ib) Verarbeiten der von der Zentraleinheit'1' zur Hauptspeicher-Steuerstufe
30 übertragenen Anforderung, nachdem eine Sperrung von der Zentraleinheit 1 vorliegt:
Die Adresse, die Schreibdaten usw. werden wie die üblichen
Anforderungen (es sei angenommen, dass sie jetzt im Register 311' gespeichert sind) von der Speichersteuereinheit
12' über die Leitung 100'-1 zum Register des Anforderungsdaten-Stapels 310r gebracht und dort gespeichert.
Der Befehl und die Bank-Nummer werden in dem Register 321' bzw. 324' des Anforderungsbefehls-Stapels 320'
gespeichert.
Zu diesem Zeitpunkt ist die Bank-Nummer im Register 324'
gespeichert, und gelangt gleichzeitig direkt von der SpeicherSteuereinheit 12' über die Leitung 100'-2 in die
Sperrsteuerstufe 40, so dass die Bank-Nummer im Vergleicher
402 mit dem Wert des Sperrbank-Nummer-Registers 401 verglichen werden kann. (Dieser Vorgang wird immer dann ausgeführt,
wenn die Hauptspeicher-Steuerstufe 30 die Anforderung von der Zentraleinheit 1 oder 2 zugeleitet erhält,
unabhängig davon, ob eine Sperrung vorliegt oder nicht-
909818/ 1 006
Wenn die Sperrung jedoch, nicht vorliegt, weist das Sperrbank-Numaer-Register
401 oder 401' das gültige Bit mit dem Binärvrert "0" auf, so dass das Vergleichsergebnis
nicht beachtet wird.)
Das Vergleichsergebnis wird durch die Stufe für das logische .Produkt auf dem ersten Vergleich.sindikator angezeigt.
Es sind drei erste Vergleichsindikatoren (411', 412', 413') entsprechend den drei Registern des Anforderungsdaten-Stapels
310' vorgesehen, und dasjenige Ergebnis, das
angezeigt wird, wird durch die Leitung 331'a von der
Anforderungsstapel-Steuerstufe 330' angegeben. Die Leitung 331'a gibt an, welche der Register des Anforderungsdaten-Stapels
310'die Anforderung von der Zentraleinheit 1'
speichert, und entsprechend hierzu wird das Ausgangssignal des Vergleichers 402 in diesem Falle auf dem ersten Vergleichsindikator
411' angezeigt. Parallel zur Eingabe der Anforderung in dem Anforderungsdaten-Stapel 3101 kann also
überprüft werden, wenn die Anforderung von der Zentraleinheit 11 eine Anforderung für die gesperrte Bank ist.
Wenn Übereinstimmung beim Vergleichsvorgang des Vergleichers
402 festgestellt wurde, wird in diesem Falle dann auf dem ersten Vergleichsindikator 411' der Binärwert "1" angezeigt.
Die Anforderung von der Zentraleinheit 1", bei der "1" auf den ersten Vergleichsindikatoren 411' bis 4131 der
Binärwert "1" angezeigt ist, ist eine Anforderung für eine Bank, die die von der Zentraleinheit 1 gesperrte
Sperrinformation B enthält.
Parallel zum Vorgang in der SperrSteuerstufe 40 wird die
übliche Prioritäts-Entscheidung ausgeführt. Wenn der Prioritätswert der Anforderung von der Zentraleinheit V (im Register
311' gespeichert) durch die Prioritäts-Entscheidungsstufe
351 entschieden bzw. festgelegt worden ist, wird er
über die Leitung 355' zur Anforderungsstapel-Steuerstufe 33O1
gebracht, die ihn über die Leitung 331'b zum Anforderungs-
909818/1006
daten-Stapel 310' und zum Anforderungsbefehls-Stapel 520*
bringt, so dass die Anforderungsdaten des Registers 311'
zur Hauptspeicherbank übertragen werden. Gleichzeitig wird dasselbe Signal zur Sperrsteuerstufe 40 geleitet.
Der Anforderungsdaten-Stapel 3101 überträgt die Daten
des Registers JIT über den Wählschalter 314' und die
Leitung 3Ii1a auf Grund des Signals auf der Leitung 331'b
zum Verknüpfungsglied 353· Gleichzeitig bildet die Sperrsteuerstufe 40 das logische Produkt zwischen dem Ausgangssignal
S^ des ersten Vergleichsindikators 411' und dem
Signal auf der Leitung 331'b und gibt das sich ergebende Ausgangssignal über die Leitung 470 an die Prioritäts-Entscheidungsstufe
35I ab. Das Ausgangssignal S^ des
ersten Vergleichsindikators 411' zeigt an, dass diese spezielle Anforderung eine Anforderung für eine Bank ist,
die die durch die Zentraleinheit 1 gesperrte Sperrinformation enthält. Um das Eingeben der Anforderungsdaten des
Registers 311' in das Speicheradressenregister 352 zu unterbinden,
verhindert daher die Prioritats-Entscheidungsstufe 3511 dass das Setzsignal für das Speicheradressenregister
352 (REQ) auf die Leitung 357 gelangt (vgl. die Pig. 9B
und
Zu diesem Zeitpunkt gelangt die im Register 311' enthaltene
Adresse über die Leitung 311'a zur SperrSteuerstufe
40 und wird axt dem Wert des Sperradressenregisters im Vergleicher 451 verglichen. Das Ausgangssignal des
Vergleichers 451 wird mit dem Signal, das durch die ein logisches Produkt erzeugende Stufe des ersten Vergleichsindikators 41T1 gelangt, einer logischen Produktbildung
unterzogen und dann auf dem zweiten Vergleichsindikator 461' angezeigt. (Venn Übereinstimmung bei diesem Vergleich
festgestellt wird, wird der Binärwert "1" angezeigt.) Wie bei den ersten Vergleichsindikatoren sind auch drei zweite
Vergleichsindikatoren vorgesehen, die den drei Registern des Anforderungsdaten-Stapels 3IO1 eins zu eins entsprechen.
909818/1006
(In diesem Falle entspricht der Indikator 461* dem Register
3111O
Der Binärwert "1" wird im zweiten Vergleichsindikator dann
gesetzt, wenn die entsprechende Anforderung von der Zentraleinheit
11 (im Register 311' gespeichert) eine Anforderung
ist, die sich auf den 8-Byte-Bereich mit der Sperrinformation
A bezieht.
/Wenn der Binärwert "1" auf dem zweiten Vergleichsindikator
wie zuvor angegeben, angezeigt wird, wird das Setzsignal EEQ nicht auf die Leitung 357 gegeben, um zu verhindern,
dass dio Anforderung des Registers 311' in das Speicheradressenregister
352 gelangt.
In diesem Falle wird das Setzen bzw. Einspeichern in das
Speicheradressenregister 352 einmal durch das Ausgangssignal
Λ70 des ersten Vergleichsindikators 411' unterbunden.
Wenn beim Vergleich im Vergleicher 4-51 Übereinstimmung festgestellt wurden, wird das Eingeben in das
Speicheradressenregister 352 solange unterbunden, bis die Sperrung aufgehoben ist. In diesem Falle wird die Sperrung
in zwei Stufen unterbunden (vgl. Fig.
Auch in dem Falle, wenn Übereinstimmung beim Vergleich im Vergleicher 402 festgestellt wurde, und wenn der Binärwert "1" auf dem ersten Vergleichsindikator 411' angezeigt
worden ist, im Falle dass im zweiten Vergleicher 451 keine .Übereinstimmung festgestellt wurde, wird die Anforderung
nur während eines Zyklus nicht in das Speicheradressenregister 352 und im nächsten Zyklus in das Adressenspeieherregister
352 eingegeben (der erste Vergleichsindikator wird durch das Ausgangssignal des Negationsgliedes im Falle, dass
der zweite Vergleichsindikator auf den Binärwert "0" gesetzt
ist, rückgesetzt), und die Anforderung (REQ) wird zur Hauptspeicherbank ausgegeben (vgl. Fig.
809818/1006
Wenn der Wert des Sperrbank-Fummer-Registers 401 und die
Bank-Nummer beim Vergleich im Vergleicher 402 nicht miteinander übereinstimmen, wird die Anforderung vorbehaltlos
bzw. uneingeschänkt sur Hauptspeicherbank weitergsleitet
und in das Speicheradressenregister 352 eingegeben, sobald der Prioritätswert festgelegt bzw. entschieden worden ist
(vgl. Fig.
Die zuvor beschriebenen Operationen und Vorgänge werden nachfolgend anhand der Fig. 9A bis 9D zusammengefasst.
Das Setzsignal (EEQ) der Anforderung von der Zentraleinheit V,
die bereits im Anforderungsdaten-Stapel 310' gespeichert
ist, wenn die Sperrung von der Zentraleinheit 1 aufgetreten ist, wird durch den Sperrindikator daran gehindert, in
das Speicheradressenregister 352 zu gelangen, wenn der Prioritätswert festgelegt bzw. entschieden worden ist (Block P).
Andererseits wird der Vergleich (Block C^) vom Vergleicher
451 ausgeführt. Das Ergebnis wird vom zweiten Vergleichsindikator angezeigt. Wenn das Ausgangssignal (Sp) den
Binärwert "1" aufweist, wird die Übertragung des Signals (SEQ) für das Setzen des Speicheradressenregisters 352
wieder unterbunden, und die Unterbindung dauert an, bis die Sperrung aufgehoben ist. Wenn das Signal S2 eine
binäre "0" ist, wird das Setzen des Speicheradressenregisters 352 erlaubt (das Signal EEQ wird erzeugt), und die
Hauptspeicherbank wird gestartet (Fig. 9A).
Im Falle einer Anforderung, die die Zentraleinheit 1'
nach dem Sperren von der Zentraleinheit 1 abgegeben hat, wird die Anforderung im Anforderungsdaten-S^apel 310' und
im Anforderungsbefehls-Stapel 3201 gespeichert, und paral-IeI
zum Decodieren (Block D) der Anforderung wird der Vergleich (Block G^) der Bank-Nummern vom Vergleicher
ausgeführt. Das Vergleichsergebnis des Vergleichers 402 wird auf dem ersten Vergleichsindikator angezeigt. Wenn das
Ausgangssignal (S,,) den Binärwert "1" aufweist, wird das
909818/1006
Setzsignal (EEQ) in das Speicheradressenregister 352 unterbunden,
und der Adressenvergleich (Block Cp) im Vergleicher
wird ausgelöst (F5g. 9B und
Das Vergleichsergebnis des Vergleichers 4-51 wird auf dem
zweiten Vergleichsindikator angezeigt. Wenn das Ausgangssignal (Sp) ein Binärwert "1" ist (S1Ig. 9B)1 wird das
Setzsignal (EEQ) zum Speicheradressenregister 352 bis
zur Sperraufhebung unterbunden.
Setzsignal (EEQ) zum Speicheradressenregister 352 bis
zur Sperraufhebung unterbunden.
Wenn das Signal S~ dagegen den Binärwert 11O" aufweist
(Fig. 9C), wird das Setzsignal (EEQ) im nächsten Zyklus Tq dem Speicheradressenregister 352 bereitgestellt, und gleichzeitig wird der erste Vergleichsindikator rückgesetzt.
(Fig. 9C), wird das Setzsignal (EEQ) im nächsten Zyklus Tq dem Speicheradressenregister 352 bereitgestellt, und gleichzeitig wird der erste Vergleichsindikator rückgesetzt.
Wenn das Vergleichsergebnis (Block G*) des Vergleichers
402 mit dem Binärwert "0" auf dem ersten Vergleichsindikator
(vgl. 3?ig. 9) gesetzt ist, wird das Setzsignal (EEQ) des Speicheradressenregisters 352 im Zyklus Tq als nächstes
der Entscheidung über die Priorität (Block P) bereitgestellt.
Der Vergleich im Vergleicher 402 ist der Vergleich der
Bank-Nummer des Sperrbank-Nummer-Eegisters 401. Dies sind
mehrere Bits (2 Bits, wenn der Hauptspeicher vier Bänke enthält und höchstens 4 Bits auch dann, wenn der Hauptspeicher
sechszehn Bänke umfasst). Die Anzahl der binären
Stufen ist höchstens 2, und der Zeitraum, der für den Vergleich erforderlich ist, ist gering. Darüberhinaus wird
der Vergleich gleichzeitig mit der Aufnahme der von der Zentraleinheit 11 kommenden Anforderung durch die Hauptspei
eher st euer stufe durchgeführt und ist abgeschlossen,
wenn die Anforderung decodiert werden soll, so dass der Zeitraum praktisch nicht ins Gewicht fällt.
909818/100$
Wenn die Zentraleinheit 1 keine Sperrung abgibt, wird der Vorgang in derselben Weise wie in Fig. 9D ausgeführt, und
der Anfordsrungs-Zwiscaenraum oder -Abstand zum Hauptspeicher
ist zu diesem Zeitpunkt 1 Zyklus.
Nur dann, wenn die Zentraleinheit 1 die Sperrung ausführt, und eine Übereinstimmung im Vergleicher 402 festgestellt
wurde, d. h., wenn die Zentraleinheit 11 eine Bank mit der
Sperrinformation angefordert hat, wird die Anforderung in jedem Falle 1 Zyklus im nächsten Zyklus warten gelassen
und mit dem Wert des Sperradressenregisters 450 verglichen. Da der Sperrbereich jedoch nur 8 Bytes klein ist, ist
die ÜbereinStimmung im Vergleicher 451 selten, und es besteht
eine hohe Wahrscheinlichkeit.dafür, dass die Anforderung zum Hauptspeicher im nächsten. Zyklus ermöglicht
wird.
Der in der Zentraleinheit 1 ausgefüh rte TS-Befehl endet
mit dem auf den neuesten Standbringen oder dem Schreiben der Sperrinformation. Bei Beendigung des Einschreibvorgangs
der Sperrinformation in die Bank des Hauptspeichers muss die Sperrung aufgehoben werden. Der Befehl von der Zentraleinheit
1 umfasst die "Schreibanforderung" und die
"Sperrfreigabeanforderung".
Zum Zeitpunkt, wenn der Bank-Prioritätswert der Schreibanfordsrung
festgelegt bzw. entschieden worden ist, wird der Befehl zur Sperrfreigabe, der das Ausgangssignal des
Decoders 321 ist, über die Leitung 328a zur Sperrsteuerstufe 40 geleitet. Durch den Preigabebefehl rücksetzt die
Sperrsteuerstufe 40 alle gültigen Bit-Anzeigen des Sperrbank-Nummer-Registers
401 mit der Bank-Nummer, die ersten Vergleichsindikatoren 411', 4121 und 413', die das Ergebnis
des Vergleichers 402 anzeigen, die effektive Bit-Anzeige des Sperradressenregisters 450, die zweiten Vergleichsindikatoren
461', 462' und 463S die das Ergebnis
909818/100$
des Vergleichers 4-51 anzeigen, sowie die Sperrindikatoren
,516', J5171 und 3181, die zu den Eegistern des Anforderungsdaten-Stapels
3^0' gehören.
Die Anforderung der Zentraleinheit 11 ist also zu dem
Sperrbereich vom nächsten Zyklus zur Sperrfreigabe zuzuordnen bzw.zuzuschreiben.
Wie zuvor beschrieben, muss gemäss der vorliegenden Erfindung
bei der Durchführung der Sperrung des Hauptspeichers im Datenverarbeitungssystem mit Mehrprogrammbetrieb, wenn
das System zur Begrenzung des gesperrten Bereichs verwendet wird, jede Verweisung bzw. Bezugnahme auf den Hauptspeicher
durch die gesperrte Zentraleinheit in zwei Stufen beurteilt werden, ob die Verweisung bzw. Bezugnahme eine
Verweisung bzw. Bezugnahme für diesen Bereich ist. Dabei wird die Verweisung bzw. Bezugnahme auf den gesperrten
Bereich unterschieden und zusätzlich kann dann, wenn keine Sperrung vorliegt, verhindert werden, dass der Zeitraum
zum Prüfen oder Testen für die Unterscheidung die Systemleistung bzw. -funktion nicht beeinträchtigt.
Bei dem hier beschriebenen Ausführungsbeispiel der Erfindung • wurde der TS-Befehl als Beispiel herangezogen. Es können
jedoch auch andere Befehle, die Sperrungen erfordern, mit °dem erfindungsgöfflässen System durchgeführt werden. Es sind
Abwandlungen und Ausgestaltungen der Erfindung möglich, ohne dass dadurch der Erfindungsgedanke verlassen wird-
Dr. Gy
909818/1001
Claims (16)
- PATENTAi ) W/..LTE 2 O H / ^- I 6SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCKMARIAHILFPLATZ 2 & 3, MÖNCHEN 90
POSTADRESSE: POSTFACH 95 01 6O, D-800O MÖNCHEN 95HITACHI, LTD. 27. Oktober 1978DEA-5727Datenverarbeitungssystem mit HehrprogramabetriebPatentansprücheDatenverarbeitungssystem mit Mehrprogrammbetrieb, bei dem Prozessoren, ein Hauptspeicher zur Speicherung von Daten und eine Hauptspeichersteuerschaltung vorgesehen sind, die mit den Prozessoren und dem Hauptspeicher verbunden ist und die Übertragung von Anforderungs~ signalen und Daten zwischen den Prozessoren und den Hauptspeicher steuert, dadurch gekennzeichnet, dass die Hauptspeicher-Steuerschaltung (30) folgende Schaltungsteile aufweist:009819/1005Anforderungsregister (310, 310', 320, 320'), öle mit den Prozessoren (1, 1') zur Speicherung von von den Prozessoren (1, 1' ) kommenden Anforderungssignalen verbunden sind, wobei jedes Signal aus einem Adressensignal zur Angabe einer Speicherstelle im Hauptspeicher(3) und einem Befehlssignal zur Angabe einer Operation besteht, die mit den an dieser Speicherstelle gespeicherten Daten von der Hauptspeiehersteuerschaltung durchgeführt werden soll,
erste und zweite Sperradressenregister (401, %Oi'; 4-50'), die mit den Prozessoren (1, 11) verbunden sinö.und jeweils den ersten und zweiten Teil einer !gesperrten Adresse im Hauptspeicher (3) als erste bzw- zweite Sperradresse speichern,
erste Vergleicher (402, 402'), die mit den Prozessoren (1, 1') und dem ersten Sperradressenregister (401, 4Oi1) verbunden ist und Übereinstimmung zwischen der erstes Sperradresse und einem entsprechenden ersten Seil einer Adresse jedes nachfolgenden Anforderungssignals feststellen, das von den Prozessoren (1, 11) zur Ausführung bereitgestellt wird,zweite Vergleicher (451, 451'), die mit dem zweiten Sperradressenregxster (450, 450') und den Prozessoren (1, 1') verbunden sind und Übereinstimmung zwischen äer zweiten Sperradresse und einem entsprechenden zweiten Tail dar Adresse jedes nachfolgenden Anforderungssignals feststellen, das von den Prozessoren (1, 11) bereitgestellt wird,Übertragungsstufen, die mit den Prozessoren (1, 1') verbunden sind und jeweils das nachfolgende, von den Prozessoren (1, 1") kommende Anforderungssignal dem ersten Vergleicher (402, 402') und den Anforderungsregistern (310, 320; 310', 320') bereitstellen, und Steuerstufen (350), die mit den Anforderungsregistern (3:10, 320; 310', 320') und dem ersten und zweiten Vergleicher (402, 420'; 451, 451') verbunden sind und das jeweilige in den Anforderungsregistern (31Oi 320;320') gespeicherte nachfolgende Anforderungssignal in Abhängigkeit eines Antikoinzidenzsignals, das entweder vom. ersten oder zweiten Vergleieher (402, 402' ; 4-51, 451') kommt, zum Hauptspeicher (3) übertragen. - 2. Datenverarbeitungs system nach Anspruch. 1, dadurch gekennzeichnet, dass der zweite Vergleicher (451, 451') mit den Prozessoren (1, 11) über die Anforderungsregister (310, 310'; 320, 320') und das zweite Sperr- adressenregister (450) verbunden ist und Übereinstimmung zwischen der zweiten Sperradresse und dem entsprechenden zweiten Teil der Adresse des jeweiligen nachfolgenden Anforderungssignals, das in den Anforderungsregistern (310, 310'; 320, 320') gespeichert ist, feststellt.
- 3. Datenverarbeitungssystem nach. Anspruch. 1 oder 2, dadurch, gekennzeichnet, dass der zweite Vergleicher (451» 451') in Abhängigkeit von einem vom ersten Yergleicher (402, 402') bereitgestellten Koinzidenzsignal einen Vergleich zwischen der zweiten Sperradresse und des geweiligen nachfolgenden Anforderungssignals durchführt.
- 4. Datenverarbeitungssystem nach einem der Ansprüche 1 bis3, dadurch gekennzeichnet, dass die Steuerstufen (40) eine Übertragung des jeweiligen nachfolgenden, in den Anforderungsregistern (310, 3101, 320, 320') gespeicherten Anforderungssignalsin Abhängigkeit eines vom ersten Vergleicher (402, 402') bereitgestellten Koinzidenzsignals solange unterbindet, bis ein Antikoinzidenzsignal vom zweiten Vergleicher (451, 451') bereitgestellt wird.
- 5. Datenverarbeitungssystem nach einem der Ansprüche 1 bis4, dadurch gekennzeichnet, dassdie Prozessoren (1, 11) einen ersten und einen zweiten Prozessor (1 bzw. 1') umfassen.Ö0981 S/1Οοδdass die Anforderungsregister (310, 320; 3101, 320!) erste und zweite Anforderungsregister (310, 320 bzw. 310', 320') uafassen, die mit dem jeweiligen ersten und zweiten Prozessor (1, bzw. 1') in Verbindung stehen, dass das erste Sperradressenregister (401, 401') ein drittes und ein viertes Sperradressenregister (401 bzw. 401') umfassen, die mit dem jeweiligen ersten und zweiten Prozessor (1, bzw. 11) in Verbindung stehen und jeweils die ersten Teile der Speicheradressen, die vom ersten bzw. zweiten Prozessor (1 bzw. 11) gesperrt sind, als dritte und vierte Sperradressen speichern,dass die zweiten Sperradressenregister (4-51, 4-51') ein fünftes und ein sechstes Sperradressenregister (451 bzw. 451') umfassen, die mit dem jeweiligen ersten bzw. zweiten Prozessor (1, bzw. 1') in Verbindung stehen und jeweils die zweiten Teile der Speicheradressen speichern, die vom ersten bzw. zweiten Prozessor (1 bzw. 1') gesperrt sind,dass die ersten Vergleicher (402, 402') einen dritten und einen vierten Vergleicher (402 bzw. 402') umfassen, der dritte Vergleicher (402) mit dem zweiten Prozessor (11) und dem dritten Sperradressenregister (401) in Verbindung steht und Übereinstimmung zwischen der dritten Sperradresse und dem ersten Teil eines Adressensignals des jeweiligen nachfolgenden Anforderungssignals feststellt, das vom zweiten Prozessor (1') bereitgestellt wird, und der vierte Vergleicher (402*) mit dem ersten Prozessor (1) und dem vierten Sperradressenregister (401') in Verbindung steht und "Übereinstimmung zwischen der vierten Sperradresse und dem ersten Teil eines Adressensignals des jeweiligen nachfolgenden Anforderungssignals feststellt, das vom ersten Prozessor (1) bereitgestellt wird,dass die zweiten Vergleicher (451, 4-51') einen fünften und einen sechsten Vergleicher (451bzw. 451') umfassen, der fünfte Vergleicher (4-51) mit dem zweiten Prozessor(11) und dem fünften Sperradressenregister (450) verbunden ist und Übereinstimmung zwischen der vierten Sperradresse und den zweiten Teil eines Adressensignals des jeweilig nachfolgenden Anforderungssignals feststellt, das vom zweiten Prozessor (V) bereitgestellt wird, und der sechste Vergleicher (4-51') mit dem ersten Prozessor (1) und dem sechsten Sperradressenregister (450') in Verbindung steht und Übereinstimmung zwischen der sechsten Sperradresse und dem zweiten Teil des jeweilig nachfolgenden Anforderungssignals feststellt, das vom ersten Prozessor (1) bereitgestellt wird, dass die Übertragungsstufen (350, 33O1) eine Übertragungsstufe (330), die mit dem ersten Prozessor (1) verbunden ist und gleichzeitig das jeweilige nachfolgende Anforderungssignal vom ersten Prozessor (1) dem ersten Anforderungsregister (310, 320) und dem vierten Vergleicher (402') bereitstellt, sowie eine Stufe (33O1) umfasst, die mit dem zweiten Prozessor (1' ) in Verbindung steht und gleichzeitig das jeweilig nachfolgende Anforderungssignal vom zweiten Prozessor (1') dem zweiten Anforderungsregister (310', 320') und dem dritten Vergleicher (402) bereitstellt, und dass die Steuerstufen (350) mit dem dritten bis sechsten Vergleicher (402, 402', 451, 451') und dem ersten und zweiten Anforderungsregister (310, 320; 310', 320') in Verbindung steht, das jeweilig nachfolgende, im ersten Anforderungsregister (310, 320) gespeicherte Anforderungssignal in Abhängigkeit eines Antikoinzidenzsignals, das entweder vom vierten (402') oder vom sechsten Vergleicher (451') erzeugt wird, überträgt, und das jeweils nachfolgende, im zweiten Anforderungsregister (3101, 320') gespeicherte Anforderungssignal in Abhängigkeit eines Antikoinzidenzsignals überträgt, das von entweder den dritten (402) oder dem fünften Vergleicher (451) erzeugt wird.909618/1006
- 6. Datenverarbeitungssystem nach einem der Ansprüche 1 bis 5ϊ dadurch gekennzeichnet,dass der dritte Vergleicher (402) mit dem zweiten Prozessor (1' ) über das zweite Anforderungsregister (310* > 320') und das dritte Sperradressenregister (401) verbunden ist und Übereinstimmung zwischen dem ersten Teil des jeweils nachfolgenden, im zweiten Anforderungsregister (310*ι 320') gespeicherten Anforderungssignals und der dritten Sperradresse feststellt, und dass der vierte Vergleicher (402*) mit dem ersten Prozessor (1) über das erste Anforderungsregister (3'10, 320) in Verbindung steht und Übereinstimmung zwischen dem ersten Teil des jeweils nachfolgenden, im ersten Anforderungsregister (310, 320) gespeicherten Anforderungssignals und der vierten Sperradresse (401·) feststellt.
- 7- Datenverarbeitungssystem nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,dass der fünfte Vergleicher (451) einen Vergleich zwischen der fünften Sperradresse und dem jeweils nachfolgenden, im zweiten Anforderungsregister (310', 320') gespeicherten Anforderungssignals in Abhängigkeit eines Koinzidenz signals durchführt, das vom dritten Vergleicher (402) erzeugt wird, und dass der sechste Vergleicher (451') einen Vergleich zwischen der sechsten Sperradresse und dem jeweilg nachfolgenden, im ersten Anforderungsregister (310, 320) gespeicherten Anforderungssignal in Abhängigkeit eines Koizidenzsignals durchführt, das vom vierten Vergleicher (402') erzeugt wird.
- 8. Datenverarbeitungssystem nach einem der Ansprüche 1 bis 7> dadurch gekennzeichnet, dass die Steuerstufen (350) die jeweilige Übertragung der jeweils nachfolgenden, im ersten und zweiten Anforderungsregister (310, 320 bzw. 3IO1, 32O') gespeicherten Anforderungs-909818/100Ssignale jeweils in Abhängigkeit von KoizidenzSignalen, die vom vierten (402*) bzw- vom dritten Vergleicher (402) erzeugt werden, solange unterbindet, bis Antikoizidenzsignale vom sechsten (4-51') bzw. fünften Vergleicher (451) erzeugt werden.
- 9· Datenverarbeitungssystem nach einem der Ansprüche 5 oder 8, dadurch gekennzeichnet, dass der erste Teil der Adressensignale eine kleinere Anzahl an Bits als der zweite Teil der Adressensignale aufweist.
- 10. Datenverarbeitungssystem nach einem der Ansprüche 1 bis 9i dadurch gekennzeichnet,dass der Hauptspeicher (3) mehrere Speichereinrichtungen (31) aufweist,dass jedes Adressensignal jedes Anforderungssignals ein Speichereinrichtung-Hummersignal zur Kennzeichnung eines der Speichereinrichtungen (31) und einer Speicherstelle innerhalb der einen Speichereinrichtung (31) aufweist, die durch das Speichereinrichtung-Nummern-TO signal bezeichnet ist,dass die ersten Teile der Adressensignale Speichereinrichtung-Uummernsignale sind, und dass die zweiten Teile der Adressensignale Speicherstellensignale sind.
- 11. Datenverarbeitungssystem nach Anspruch 8 oder 10, dadurch gekennzeichnet,dass das erste und zweite Register (310, 320; 310', 320') jeweils mehrere nachfolgende Anforderungssignale speiehern, die vom ersten bzw. zweiten Prozessor (1, 1') bereitgestellt werden, unddass die Steuerstufen (350) erste und zweite Auswahlstufen (351, 351') umfassen, die Speicherstellen im ersten und zweiten Anforderungsregister (310, 320; 3101, 320') auswählen, um jeweils jedes nachfolgende, vom ersten bzw. zweiten Prozessor (1, 11) bereitge-909818/1008stellte Anforderungssignale zu speichern, und jeweils Speicher stellen im ersten Anforderungsregister (3*10, 320) auswählen, um dem sechsten und fünften Vergleicher (451', 4-5Ό jeweils ein im ersten Anforderungsregister (310, 320) gespeichertes Anforderungssignal bereitstellen.
- 12. Datenverarbeitungssystem nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der dritte bis sechste Vergleicher (402, 402', 451, 4-51') jeweils dritte bis sechste Kennzeichnungsstufen (411-4-13, 411'-413', 461-463, 46i'-463') aufweisen, die jeweils die im dritten bis sechsten Vergleicher (402, 402', 451, 451') erzeugten Vergleichsergebnisse speichern.
- 13· Datenverarbeitungssystem mit Mehrprogrammbetrieb,bei den Prozessoren, eine Hauptspeicher zum Speichern von Daten und eine Hauptspeicher-Steuerschaltung (30) vorgesehen sind, die mit den Prozessoren und dem Hauptspeicher verbunden sind und die Übertragung von Anforderung ssignalen und Daten zwischen den Prozessoren und dem Hauptspeicher steuert, dadurch gekennzeichnet, dass die Hauptspeicher-Steuerschaltung (30) folgende Schaltungsteile aufweist:mehrere Anforderungsregister (310, 3101, 320, 3201), die mit den Prozessoren (1, 11) in Verbindung stehen und 'die von den Prozessoren (1, 11) kommenden Anforäerungssignale speichern, wobei jedes Signal ein Adressensignal zur Kennzeichnung einer Speicherstelle im Hauptspeicher(3) und ein Befehlssignal zur Kennzeichnung einer Operation umfasst, die mit den an dieser Speicherstelle gespeicherten Daten durch die Hauptspeicher-Steuerschaltung (30) durchgeführt werden soll, Sperradressenregister (401, 401', 450, 450*), die mit den Prozessoren (1, 1') in Verbindung stehen und eine im Hauptspeicher (3) gesperrte Adresse speichern,909818/1006Vergleicher (402, 402', 451, 451'), die mit den Prozessoren (1, 11) und den Sperradressenregistern (401, 401', 450, 450') in Verbindung stehen und Überein-Stimmung zwischen der Sperradresse und einer Adresse .des jeweils nachfolgenden zur Durchführung vom Prozessor (1, 11) bereitgestellten Anforderungssignals feststellen,
mehrere erste Kennzeichnungsstufen (411-415; 411'-413'), die das jeweilige Vergleichsergebnis des Vergleichers (402, 402') speichern,Übertragungsstufen ( 330, 330')> die mit den Prozessoren (1, 1'-) in Verbindung stehen und das jeweils nachfolgende, von den Prozessoren (1, 11) kommende Anforderungssignal den Vergleichern (402, 402', 451, 451') und den Anforderungsregistern (310, 320, 3IO1, 32O1) gleichzeitig bereitstellen,erste Auswahlstufen (315i 328), die jedes nachfolgende, von den Prozessoren (1, 11) bereitgestellte Anforderungssignalein ausgewählten Anforderungsregistern (310, 320, 310', 320') und das Vergleichsergebnis der Vergleicher (402, 402', 451, 451') in einer der Kennzeichnungsstufen (411-413, 411'-413', 461-463, 461'-463') speichern, undSteuerstufen (350), die mit den Anforderungsregistern (310, 320, 310', 320') und den ersten Kennzeichnungsstufen (411-413, 411'-413') in Verbindung stehen, die Übertragung des jeweils nachfolgenden, in den Anforderungsregistern (310, 320, 310', 320') gespeicherten Anforderungssignal zum Hauptspeicher (3) steuern, eine zweite Auswahlstufe (353) zur Auswahl eines der Anforderungsregister (310, 320, 310', 320') und einer entsprechenden Kennzeichnungsstufe (411-413, 411'-413') auswählt, sowie Torschaltungen aufweisen,· die ein Anforderungssignal von den ausgewählten Anforderungsregistern (310, 320, 310', 320') in Abhängigkeit eines von der ausgewählten Kennzeichnungsstufe909818/1006284721a311'-313') bereitgestellten Antikoinzidenzsignals übertragen. - 14. Datenverarbeitungssystem nach, einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass der Vergleicher (402, 402', bzw. 451, 451') ein Vergleicher zum Feststellen der Übereinstimmung zwischen einem ersten Teil der Sperradresse und einem entsprechenden ersten Teil des jeweils nachfolgenden Anforderungssignals ist.
- 15· Datenverarbeitungssystem nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet,dass die Steuerstufen (350) zweite Vergleicher (351), die mit dem Sperradressenregister (401, 401', 450, 450') und den Anforderungsregistern (310, 320, 3101, 320') verbunden sind und Übereinstimmung zwischen einem zweiten Teil der Sperradresse und einem entsprechenden zweiten Teil des Anforderungssignals feststellen, das von dem einen, von der zweiten Auswahlstufe (353) ausgewählten Anforderungsregister (310, 320, 3101, 3201) kommt, aufweisen, unddie Torstufe das Anforderungssignal in Abhängigkeit eines vom zweiten Vergleicher (351) bereitgestellten Antikoinzideazsignals überbrägt.
- 16. Datenverarbeitungssystem nach Anspruch 15, dadurch gekennzeichnet, dass die Steuerstufe (350) mehrere zweite Kennzeichnungsstufen aufweist, die jeweils mit den zweiten Vergleichern (351) und mit der entsprechenden ersten Kennzeichnungsstufe zum jeweiligen Speichern des Vergleichsergebnisses des zweiten Vergleichers (351) verbunden sind, unddas Torglied auf Signale anspricht, die von der zweiten Kennzeichnungsstufe bereitgestellt werden.909818/10D6
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52128703A JPS596415B2 (ja) | 1977-10-28 | 1977-10-28 | 多重情報処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2847216A1 true DE2847216A1 (de) | 1979-05-03 |
DE2847216C2 DE2847216C2 (de) | 1985-02-28 |
Family
ID=14991328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2847216A Expired DE2847216C2 (de) | 1977-10-28 | 1978-10-30 | Datenverarbeitungsanlage mit Mehrprogrammbetrieb |
Country Status (5)
Country | Link |
---|---|
US (1) | US4214304A (de) |
JP (1) | JPS596415B2 (de) |
CA (1) | CA1110725A (de) |
DE (1) | DE2847216C2 (de) |
GB (1) | GB2007410B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0028335A1 (de) * | 1979-11-06 | 1981-05-13 | International Business Machines Corporation | Multiprozessorsystem mit Ein-/Ausgabe-Unterbrechungsbehandlungsmechanismus |
DE3118818A1 (de) * | 1981-05-12 | 1982-12-09 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und schaltungsanordnung zur uebermittlung einer anforderung eines prozessors an einen speichermodul in einem multiprozessorsystem mit mehreren speichermoduln |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1601955A (en) * | 1977-10-21 | 1981-11-04 | Marconi Co Ltd | Data processing systems |
US4399504A (en) * | 1980-10-06 | 1983-08-16 | International Business Machines Corporation | Method and means for the sharing of data resources in a multiprocessing, multiprogramming environment |
US4468729A (en) * | 1981-06-29 | 1984-08-28 | Sperry Corporation | Automatic memory module address assignment system for available memory modules |
JPS58129567A (ja) * | 1982-01-27 | 1983-08-02 | Nec Corp | マルチシステム制御装置 |
US4574350A (en) * | 1982-05-19 | 1986-03-04 | At&T Bell Laboratories | Shared resource locking apparatus |
JPS5958700A (ja) * | 1982-09-29 | 1984-04-04 | Fujitsu Ltd | 記憶保護判定方式 |
US4594657A (en) * | 1983-04-22 | 1986-06-10 | Motorola, Inc. | Semaphore for memory shared by two asynchronous microcomputers |
JPS59195957U (ja) * | 1983-06-13 | 1984-12-26 | 山洋電気株式会社 | ブラケツトレス回転機 |
US4706190A (en) * | 1983-09-22 | 1987-11-10 | Digital Equipment Corporation | Retry mechanism for releasing control of a communications path in digital computer system |
JPS60124754A (ja) * | 1983-12-09 | 1985-07-03 | Fujitsu Ltd | バッファ記憶制御装置 |
US4561051A (en) * | 1984-02-10 | 1985-12-24 | Prime Computer, Inc. | Memory access method and apparatus in multiple processor systems |
JPS6356754A (ja) * | 1986-08-28 | 1988-03-11 | Toshiba Corp | 入出力チヤネル |
US5202971A (en) * | 1987-02-13 | 1993-04-13 | International Business Machines Corporation | System for file and record locking between nodes in a distributed data processing environment maintaining one copy of each file lock |
US4937733A (en) * | 1987-05-01 | 1990-06-26 | Digital Equipment Corporation | Method and apparatus for assuring adequate access to system resources by processors in a multiprocessor computer system |
US4858116A (en) * | 1987-05-01 | 1989-08-15 | Digital Equipment Corporation | Method and apparatus for managing multiple lock indicators in a multiprocessor computer system |
US4949239A (en) * | 1987-05-01 | 1990-08-14 | Digital Equipment Corporation | System for implementing multiple lock indicators on synchronous pended bus in multiprocessor computer system |
US4941083A (en) * | 1987-05-01 | 1990-07-10 | Digital Equipment Corporation | Method and apparatus for initiating interlock read transactions on a multiprocessor computer system |
US5341510A (en) * | 1987-05-01 | 1994-08-23 | Digital Equipment Corporation | Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor |
US5291581A (en) * | 1987-07-01 | 1994-03-01 | Digital Equipment Corporation | Apparatus and method for synchronization of access to main memory signal groups in a multiprocessor data processing system |
US5129089A (en) * | 1987-12-18 | 1992-07-07 | Digital Equipment Corporation | Distributed interlock apparatus and distributed interlock management method |
US5193196A (en) * | 1988-04-04 | 1993-03-09 | Hitachi, Ltd. | Process request arbitration system which preferentially maintains previously selected process request upon receipt of a subsequent request of identical priority |
US4984153A (en) * | 1988-04-27 | 1991-01-08 | Unisys Corporation | Storage locking control for a plurality of processors which share a common storage unit |
JP2761506B2 (ja) * | 1988-07-08 | 1998-06-04 | 株式会社日立製作所 | 主記憶制御装置 |
US5261108A (en) * | 1988-10-08 | 1993-11-09 | Nec Corporation | Multiprocessor communications register providing complete access in a full access mode, and mapped access in a partial access mode |
US5167022A (en) * | 1988-10-25 | 1992-11-24 | Hewlett-Packard Company | Multiprocessor bus locking system with a winning processor broadcasting an ownership signal causing all processors to halt their requests |
US5142676A (en) * | 1988-12-28 | 1992-08-25 | Gte Laboratories Incorporated | Separate content addressable memories for storing locked segment addresses and locking processor identifications for controlling access to shared memory |
US5353416A (en) * | 1989-10-25 | 1994-10-04 | Zenith Data Systems Corporation | CPU lock logic for corrected operation with a posted write array |
JPH04251338A (ja) * | 1990-10-10 | 1992-09-07 | Fuji Xerox Co Ltd | プロセス間通信の制御方式 |
US5440713A (en) * | 1992-05-29 | 1995-08-08 | Industrial Technology Research Institute | M-way N-port paged-interleaved memory system |
US5317749A (en) * | 1992-09-25 | 1994-05-31 | International Business Machines Corporation | Method and apparatus for controlling access by a plurality of processors to a shared resource |
US5666515A (en) * | 1993-02-18 | 1997-09-09 | Unisys Corporation | Information processing system having multiple modules and a memory on a bus, where any module can lock an addressable portion of the memory by sending retry signals to other modules that try to read at the locked address |
JP5673606B2 (ja) * | 2012-05-30 | 2015-02-18 | 横河電機株式会社 | 通信装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1259743A (en) * | 1969-03-05 | 1972-01-12 | Burroughs Corp | Data processing system having status indicating and storage means |
US3742458A (en) * | 1970-09-30 | 1973-06-26 | Yokogawa Electric Works Ltd | Memory protection system providing fixed, conditional and free memory portions corresponding to ranges of memory address numbers |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3445819A (en) * | 1966-08-03 | 1969-05-20 | Ibm | Multi-system sharing of data processing units |
US3528062A (en) * | 1968-07-05 | 1970-09-08 | Ibm | Program interlock arrangement,including task suspension and new task assignment |
GB1344474A (en) * | 1971-03-04 | 1974-01-23 | Plessey Co Ltd | Fault detection and handling arrangements for use in data proces sing systems |
US3761883A (en) * | 1972-01-20 | 1973-09-25 | Ibm | Storage protect key array for a multiprocessing system |
US4073005A (en) * | 1974-01-21 | 1978-02-07 | Control Data Corporation | Multi-processor computer system |
GB1536853A (en) * | 1975-05-01 | 1978-12-20 | Plessey Co Ltd | Data processing read and hold facility |
-
1977
- 1977-10-28 JP JP52128703A patent/JPS596415B2/ja not_active Expired
-
1978
- 1978-10-13 CA CA313,345A patent/CA1110725A/en not_active Expired
- 1978-10-24 US US05/954,215 patent/US4214304A/en not_active Expired - Lifetime
- 1978-10-27 GB GB7842148A patent/GB2007410B/en not_active Expired
- 1978-10-30 DE DE2847216A patent/DE2847216C2/de not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1259743A (en) * | 1969-03-05 | 1972-01-12 | Burroughs Corp | Data processing system having status indicating and storage means |
US3742458A (en) * | 1970-09-30 | 1973-06-26 | Yokogawa Electric Works Ltd | Memory protection system providing fixed, conditional and free memory portions corresponding to ranges of memory address numbers |
Non-Patent Citations (1)
Title |
---|
G. Goos und J. Hartmanis, Lecture Notes in Computer Science, No. 8, Springer-Verlag Berlin-Heidelberg-New York, 1974, S. 64-78 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0028335A1 (de) * | 1979-11-06 | 1981-05-13 | International Business Machines Corporation | Multiprozessorsystem mit Ein-/Ausgabe-Unterbrechungsbehandlungsmechanismus |
DE3118818A1 (de) * | 1981-05-12 | 1982-12-09 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und schaltungsanordnung zur uebermittlung einer anforderung eines prozessors an einen speichermodul in einem multiprozessorsystem mit mehreren speichermoduln |
Also Published As
Publication number | Publication date |
---|---|
GB2007410B (en) | 1982-05-26 |
GB2007410A (en) | 1979-05-16 |
JPS5462749A (en) | 1979-05-21 |
DE2847216C2 (de) | 1985-02-28 |
US4214304A (en) | 1980-07-22 |
CA1110725A (en) | 1981-10-13 |
JPS596415B2 (ja) | 1984-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2847216A1 (de) | Datenverarbeitungssystem mit mehrprogrammbetrieb | |
DE60010907T2 (de) | Sram-steuerungvorrichtung für parallele prozessorarchitektur mit adressen- und befehlswarteschlange und arbiter | |
DE3127349C2 (de) | ||
DE69233655T2 (de) | Mikroprozessorarchitektur mit der Möglichkeit zur Unterstützung mehrerer verschiedenartiger Prozessoren | |
DE3114961C2 (de) | ||
DE2411963C3 (de) | Elektronische Datenverarbeitungsanlage mit einer Prioritätssteuerschaltung mit änderbaren Steuerblöcken | |
DE3606211A1 (de) | Multiprozessor-computersystem | |
DE2841041A1 (de) | Datenverarbeitungsanlage mit mindestens zwei mit einem schnellen arbeitsspeicher ausgeruesteten prozessoren | |
DE3131341A1 (de) | "pufferspeicherorganisation" | |
DE2611907A1 (de) | Dv-system mit einer prioritaets- unterbrechungs-anordnung | |
DE2657848A1 (de) | Steuereinheit fuer ein datenverarbeitungssystem | |
DE1499200B2 (de) | Datenverarbeitungsanlage mit vorranggesteuerter programm unterbrechung | |
DE2523372B2 (de) | Eingabe-ZAusgabe-Anschlußsteuereinrichtung | |
DE2612139A1 (de) | Ein/ausgang-steuerungssystem | |
DE2750721A1 (de) | Ein/ausgabe-system | |
DE60025788T2 (de) | Flexibles Mehrzweck-Ein/Ausgabesystem | |
DE2054830C3 (de) | Informationsverarbeitungsanlage mit Mitteln zum Zugriff zu Speicher-Datenfeldern variabler Länge | |
DE3642324A1 (de) | Multiprozessoranlage mit prozessor-zugriffssteuerung | |
DE60026068T2 (de) | System für externe transaktionen mit dynamischen prioritäten | |
DE1524102B2 (de) | Elektronische, aus baueinheiten aufgebaute datenverarbeitungsmaschine | |
EP0006164A1 (de) | Multiprozessorsystem mit gemeinsam benutzbaren Speichern | |
DE2809602A1 (de) | Kanalbus-steuereinrichtung | |
DE10219623A1 (de) | System und Verfahren zur Speicherentscheidung unter Verwendung von mehreren Warteschlangen | |
EP0651536A2 (de) | Verfahren zur Wiederherstellung einer vorgegebenen Reihenfolge für ATM-Zellen | |
DE4207158A1 (de) | Speicher-zugriffssteuerung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8128 | New person/name/address of the agent |
Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |