DE2847216C2 - Datenverarbeitungsanlage mit Mehrprogrammbetrieb - Google Patents

Description

65 Die Erfindung betrifft eine Datenverarbeitungsanlage mit Mehrprogrammbetrieb, wie sie im Oberbegriff des Patentanspruchs 1 näher angegeben ist.

Datenverarbeitungsanlagen mit Mehrprogrammbetrieb sind beispielsweise in »Lecture Notes in Computer Science«, No. 8,1974, S. 64 - 78 beschrieben.

Dabei besitzt eine solche Anlage mehrere Prozessoren, die mit einem Hauptspeicher verbunden sind. Die Steuerung des Datenflusses zwischen dem Hauptspei-

eher und den Prozessoren erfolgt mittels einer Steuerschaltung, die mit den Prozessoren und dem Hauptspeicher verbunden ist.

Aus der US-PS 37 42 458 ist eine Speicherschutzschaltung bekannt, die ein Anforderungsregister, zwei Sperradressenregister, zwei Vergleicher zum Vergleichen der Inhalte der Sperradressenregister und der Anforderungsregister sowie eine Steuerstufe umfaßt, die ein Anforderungssignal nach Maßgabe eines von den Vergleichern gelieferten Signals an den Hauptspeicher überträgt.

Eine Anlage dieser Art ist ferner aus der GB-PS 12 59 743 bekannt. Auch bei ihr wird der Datenverkehr zwischen einem Großraumspeicher und Prozessor-Lenksystemen von einer Steuereinheit nach Maßgabe von Statusanzeigen für die Speicherplätze gesteuert.

Ganz allgemein tritt bei Datenverarbeitungsanlagen mit Mehrprogrammbetrieb die Schwierigkeit auf, eine Koordinierung vorzunehmen, wenn bestimmte Daten im Hauptspeicher gleichzeitig von verschiedenen Prozessoren abgerufen werden. Denn wenn ein Prozessor bereits bestimmte Daten verwendet, so muß in wirksamer Weise dafür gesorgt werden, daß die entsprechenden Adressen in dieser Zeit gesperrt werden, um einen einwandfreien Betrieb des Datenverarbeitungssystems zu gewährleisten.

Wenn nämlich Daten, die im Hauptspeicher gespeichert sind, von mehreren Prozessoren (CPU) verarbeitet werden, die den Hauptspeicher gemeinsam benutzen, ist es erforderlich, sicherzustellen, daß dann, wenn ein Prozessor gerade mit den gemeinsamen Daten arbeitet, kein anderer Prozessor diese Daten fälschlicherweise wieder einschreibt bzw. umschreibt oder erneuert.

Nachfolgend sollen die Schwierigkeiten für den Fall erläutert werden, bei dem Daten A, die in einem Hauptspeicher gespeichert sind, gemeinsam einem Datenverarbeitungssystem mit Mehrprogrammbetrieb zugehören, das einen Prozessor CPU\ und einen Prozessor CPU] aufweist, wobei diese Daten A in einem gemeinsam verwendeten Hauptspeicher gespeichert sind bzw. gehalten werden.

Um zu verhindern, daß die gemeinsamen Daten A gleichzeitig beiden Prozessoren zugeordnet werden bzw. beide Prozessoren gleichzeitig mit den gemeinsamen Daten A arbeiten, werden zuvor im Hauptspeicher Daten B (die mit »Sperrdaten« bezeichnet werden) gespeichert, die angeben, daß einer der beiden Prozessoren sich auf die Daten A bezieht.

Wenn ein Prozessor CPUj gerade eine Verarbeitung Bei der Datenverarbeitungsanlage mit Mehrprogrammbetrieb wird ein Befehl zur Prüfung der Sperrdaten B vorbereitet (beispielsweise entspricht der PRÜFEN- UND SETZEN (TEST AND SET - abgekürzt TS)-Befehl im IBM-System 370 oder einem Rechner mit demselben Aufbau einem solchen Befehl). Der TS-Befehl wird im Prozessor vom Leitwerk decodiert, und es wird eine Leseanforderung für die Sperrdaten B zur Speichersteuereinheit des Prozessors abgegeben. Wenn die Daten B aus der Hauptspeicher-Steuerschaltung ausgelesen werden, überträgt die Speichersteuereinheit diese Daten B zum Rechenwerk des Prozessors, das die Sperrdaten B prüft. Danach wird vom Rechenwerk über die Speichersteuereinheit eine Schreibanforderung für

!5 erneute Sperrdaten an die Hauptspeicher-Steuerschaltung abgegeben.

Zur Durchführung des Auslesens, des Prüfens und des Wiedereinschreibens der Sperrdaten benötigt ein Prozessor relativ viel Zeit. Es besteht dabei die Möglichkeit.

daß in der Zwischenzeit der andere Prozessor eine Anforderung zur Änderung der Sperrdaten ausgibt, und daß der Hauptspeicher die Anforderung akzeptiert und ausführt. Damit ein solcher Zustand nicht auftreten kann, wurde bis jetzt eine Maßnahme verwendet, bei der dann, wenn ein Prozessor mit der Ausführung des TS-Befehls begonnen hat, der andere Prozessor mit dem Hauptspeicher gesperrt wird, so daß der Zugriff des anderen Prozessors zum Hauptspeicher nicht möglich ist.
Als Verfahren, mit dem der Hauptspeicher die Sper-

rung vornehmen kann, gibt es:

(1) ein Verfahren, bei dem der gesamte Hauptspeicher gesperrt wird, und

(2) ein Verfahren, bei dem ein bestimmter begrenzter Bereich, in dem die Sperrdaten enthalten sind, gesperrt wird (J P-OS 51 -107 042).

Bei dem Verfahren (1) sind auch dann alle Bereiche gesperrt, wenn der andere Prozessor Anforderungen an Bereiche abgibt, die sich von dem Bereich mit den Sperrdaten unterscheiden, und der andere Prozessor muß daher während dieser Zeit im Wartezustand verharren. Im Hinblick auf die Leistungsfähigkeit des Systems ist dies jedoch nicht wünschenswert Bei den in den letzten Jahren verwendeten Großrechnern ist die Zugriffszeit zum Hauptspeicher ein wichtiger Faktor, von dem die Leistungsfähigkeit der Anlage abhängt. Es ist daher wünschenswert, möglichst zu vermeiden, daß so der Hauptspeicher unnötigerweise sich in einem Zu-

CtQnH K<afir»Wot ir,

den die Sperrdaten B vor dieser Ausführung geprüft. Wenn dabei anhand der Sperrdaten festgestellt wird, daß der andere Prozessor CPUi' gerade die Daten A nicht verwendet, wird zugelassen, daß der Prozessor CPUi Zugriff zu den Daten A hat bzw. mit den Daten A Operationen durchführt, und die Verwendung der Daten A durch den Prozessor CPU\ wird in den Sperrdaten B gekennzeichnet Wenn der Prozessor CPUi gerade einen Rechenvorgang mit den Daten A durchführt, wird der Zugriff des anderen Prozessors CPUi'zu den Daten A unterbunden.

Ein Prozessor in der Datenverarbeitungsanlage mit Mehrprogrammbetrieb besteht aus einem Leitwerk, einem Rechenwerk und einer Speichersteuereinheit

Die Hauptspeichereinheit besteht aus einer Hauptspeicher-Steuerschaltung und einem Haupt- bzw. Arbeitsspeicher.

b~:r! V..-»-iff ι

rt^rrlt^Vi Jet

Bei dem Verfahren (2) treten die zuvor beschriebenen Schwierigkeiten nicht auf. Jedes Mal, wenn ein Zugriff zum Hauptspeicher erfolgen soll, muß jedoch eine Beur-

teilung vorgenommen oder festgestellt werden, ob auf den Bereich mit den Sperrdaten zugegriffen wird oder nicht

Bei Synchronrechnern ist ein Arbeitszyklus normalerweise aus zwei Zeiträumen T₀ und Ti zusammengesetzt, und der Zeitraum, an dem die Anforderung an den Hauptspeicher ausgegeben wird, ist vorgegeben. Beim Verarbeiten oder bei der Durchführung einer Anforderung, die nicht die Sperranforderung ist, wird die Anforderung während des Zeitraums bzw. zum Zeitpunkt T₀

decodiert, der Prioritätswert bzw. die Priorität wird danach während des Zeitraums bzw. zum Zeitpunkt Γι testgelegt, und die Anforderung wird beim nächsten Zeitraum bzw. beim nächsten Zeitpunkt T₀ an den

Hauptspeicher übertragen. Die Anforderung wird also bei jedem Zyklus übertragen, der durch das Erzeugungsintervall des Zeitraums T₀ festgelegt ist. Wenn der Vorgang, bei dem geprüft wird, ob der Zugriff zum Bereich mit den Sperrdaten erfolgt oder nicht, bei jedem Zugriff zum Hauptspeicher zusätzlich ausgeführt wird, wird die Anforderung zum Zeitpunkt bzw. während des Zeitraums T₀ decodiert, die Priorität wird während des nachfolgenden Zeitraums bzw. während des nachfolgenden Zeitpunks Ti festgelegt, die Prüfung oder Feststellung, ob Sperrdaten vorliegen, wird während des nächsten Zeitraums bzw. beim nächsten Zeitpunkt Tq ausgeführt, und die Anforderung wird während des nächsten Zeitraums bzw. dem nächsten Zeitpunkt Ti abgegeben. Bei Synchronrechnern kann die nächste Anforderungsdecodierung jedoch erst beim nächsten Zeitraum bzw. beim nächsten Zeitpunkt To begonnen werden. Daher wird die Anforderung an den Hauptspeicher zum Zeitpunkt Ti, also in einem zeitlichen Abstand von zwei Zyklen abgegeben, und der Datendurchsatz nimmt auf die Hälfte ab.

Wenn also bei Datenverarbeitungsanlagen mit Mehrprogrammbetrieb ein Prozessor zum Hauptspeicher Zugriff nehmen will, ist es erforderlich, die jeweiligen Adressensignale mit den gesperrten Adressen zu vergleichen, um einen Zugriff zum Hauptspeicher erst dann zu ermöglichen, wenn feststeht, daß die entsprechende Adresse nicht gesperrt ist. Diese vor jedem Zugriff zum Hauptspeicher durchzuführenden Vorgänge sind jedoch in der Praxis sehr zeitraubend. Dies ist insbesondere dann der Fall, wenn die Adresse viele Bits enthält.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Datenverarbeitungsanlage mit Mehrprogrammbetrieb der angesprochenen Art so auszubilden, daß die zum Vergleich von zwei Adressen erforderliche Zeit möglichst klein gemacht wird, ohne daß die Qualität der Prüfung dadurch beeinträchtigt wird.

Diese Aufgabe wird mit den im kennzeichnenden Teil des neuen Hauptanspruchs angegebenen Merkmalen gelöst, so daß sich eine wirksame Verkürzung der erforderlichen Arbeitszeit erzielen läßt.

Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Bei der erfindungsgemäßen Anlage werden die gesperrte Adresse und die angeforderte Adresse in zwei Teile aufgeteilt und die entsprechenden Teile der beiden Adressen von zwei entsprechenden Vergleicherp verglichen. Wenn sich dann beim Vergleich der beiden ersten Teile herausstellt daß die beiden Adressen nicht übereinstimmen, so kann in vorteilhafter Weise die Prüfung der zweiten Teile entfallen und die entsprechende Zeit eingespart werden, denn dieses (zusätzliche) Prüfungsergebnis ist in einem solchen Falle nicht mehr von Belang.

Außerdem wird ein neues Anforderungssignal dem Anforderungsregister und den ersten Vergleichern parallel zugeführt Wenn somit ein neues Anforderungssignal vom Anforderungsregister erhalten wird, so kann man das Ergebnis des Vergleichs des ersten Teils der Anforderungsadresse mit dem ersten Teil der gesperrten Adresse ohne Verzögerung erhalten. Besteht das Ergebnis in einem Antikoinzidenzsignal, so kann beim nächsten Maschinenzyklus das im Anforderungsregister gespeicherte Anforderungssignal an den Hauptspeicher übertragen werden.

Die erfindungsgemäße Datenverarbeitungsanlage für Mehrprogrammbetrieb vergleicht ein Adressensignal in einer von einem Prozessor kommenden Anforderung mit einer Sperradresse, die bereits gesperrt ist. Im Hauptspeicher sind zwei Vergleicher vorgesehen, die feststellen, ob diese beiden Adressen übereinstimmen. Das heißt, der erste Vergleicher vergleicht einen ersten Teil der Adresse in der Anforderung mit einem entsprechenden ersten Teil der Sperradresse und der zweite Vergleicher vergleicht einen zweiten Teil der Adresse in der Anforderung mit einem entsprechenden zweiten Teil der Sperradresse. Diese Vergleicher sind im Hauptspeicher vorgesehen.

Wenn der Hauptspeicher eine neue Anforderung von dem Prozessor zugeführt erhält, wird die neue Anforderung in einem Anforderungs-Speicherregister innerhalb des Haupt- oder Arbeitsspeichers gespeichert. Parallel dazu wird der erste Teil des Adressensignals der neuen Anforderung zu den ersten Vergleichern geleitet und mit dem ersten Teil der Sperradresse verglichen. Wenn die ersten Vergleicher feststellen, daß zwischen den beiden Teilen keine Übereinstimmung vorliegt, überträgt die Hauptspeichereinheit die Anforderung zum Hauptspeicher.

Wenn die zweiten Vergleicher die Übereinstimmung der verglichenen Teile der Adressen feststellen, überträgt die Hauptspeichereinheit die empfangene Anforderung an den Hauptspeicher dann, wenn der Vergleich in den zweiten Vergleichern ergibt, daß der zweite Teil des Adressensignals der empfangenen Anforderung nicht mit dem zweiten Teil der Sperradresse übereinstimmt.

Auf diese Weise werden bei Empfang der neuen Anforderung Vergleiche zwischen den Teilen der Sperradresse und den Teilen der Anforderungsadresse parallel zu den üblichen Vorgängen des Empfangs, der Decodierung und der Auswahl der Anforderung ausgeführt.

Im Hinblick darauf, daß die Vergleiche eine gewisse Zeit benötigen, kann die vorgegebene Anforderung durch Banksteuerstufen bei Verstreichen eines Zeitraums ausgewählt werden, der für die übliche, zuvor beschriebenen Vorgänge erforderlich ist. Es ergibt sich also, daß die Verarbeitungszeit durch die Vergleichsvorgänge nicht verlängert wird.

Da weiterhin nur Teile der Adressen verglichen werden, reicht ein kürzerer Zeitraum aus, als wenn die ganzen Adressen verglichen werden wurden.

Die vorliegende Erfindung schafft also eine Datenverarbeitungsanlage für Mehrprogrammbetrieb, bei dem die Verarbeitungszeit für die Sperrbefehle kurz ist. Eine erste Teiladresse wird in einer Anforderung mit einer entsprechenden Teiladresse einer gesperrten Adresse in ersten Vergleichern verglichen, wenn eine Hauptspeicher-Steuerschaltung die Anforderung von einem Prozessor zugeleitet erhält Die Hauptspeicher-Steuerschaltung gibt die Anforderung in Abhängigkeit eines von den ersten Vergleichern bereitgestellten Antikoinzidenzsignals an den Hauptspeicher ab.

Wenn die ersten Vergleicher ein Koinzidenzsignal bereitstellen, vergleicht die Hauptspeicher-Steuerschaltung eine zweite Teiladresse in der Anforderung mit einer entsprechenden zweiten Teiladresse der gesperr-

ten Adresse. Die Hauptspeicher-Steuerschaltung gibt die Anforderung in Abhängigkeit von einem von den zweiten Vergleichern bereitgestellten Antikoinzidenzsignal ab.
Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert Es zeigt

Fig. 1 ein Blockschaltbild einer erfindungsgemäßen Datenverarbeitungsanlage für Mehrprogrammbetrieb, Fi g. 2 ein Blockschaltbild einer Hauptspeicher-Steu-

9 10

erschaltung, folgend die Register und Leitungen, die den Prozessor 1'

F i g. 3 eine schematische Schaltungsanordnung eines betreffen, mit den in F i g. 3 angegebenen Nummern und

Anforderungsdatenstapels und eines Anforderungsbe- zugefügten Apostroph-Strichen verwendet,

fehlstapels, Der Anforderungsdaten-Stapel 310 weist drei Regi-

F ig. 4A und 4B ins einzelne gehende Blockschaltbil- 5 ster311,312und313auf. In entsprechender Weise weist

der einer Sperrsteuerstufe, der Anforderungsbefehls-Stapel 320 sechs Register 321,

Fig.5 eine Schaltungsanordnung eines Vergleichers 324, 322, 325, 323 und 326 auf. Das Register 311 des

451, der bei der in Fig. 4B dargestellten Sperrsteuerstu- Anforderungsdaten-Stapels 310 entspricht den Regi-

fe verwendet wird, stern 321 und 324 des Anforderungsbefehls-Stapels 320,

F i g. 6 die Schaltungsanordnung einer Banksteuerstu- io das Register 312 entspricht den Registern 322 und 325,

fe, und das Register 313 entspricht den Registern 323 und

F i g. 7 das Blockschaltbild einer Prioritätswert-Fest- 326.

legstufe, In den Registern 311, 312 und 313 im Anforderungs-

F i g. 8 die Schaltungsanordnung einer Anforderungs- daten-Stapel 310 werden die Anforderungsadresse, der

stapei-Sieuerstufe, und 15 Einschreibdaten, die Teilschreibmarkierung usw. über

Fig.9A bis 9D Flußdiagramme von Verarbeitungs- die Leitung 100-1 gespeichert. Die Auswahl einer der

vorgängen, die in der Hauptspeicher-Steuerschaltung drei Register wird in vollkommener Übereinstimmung

ablaufen. zu der Auswahl der Register 311,312 oder 313 durchge-

F i g. 1 zeigt eine erfindungsgemäße Datenverarbei- führt. Das heißt, die Auswahl wird durch Verknüpfungs-

tungsanlage mit Programmverzahnung bzw. für Mehr- 20 glieder bzw. Tore 315 vorgenommen, die mit Signalen,

programmbetrieb, welches eng gekoppelte Prozessoren die von einer Anforderungsstapel-Steuerstufe 330 kom-

(CPU)X und 1' umfaßt. men, auf den Leitungen 331a durchgeschaltet oder ge-

Bei dem in Fig. 1 dargestellten System besteht der sperrt. Mittels der Signale auf denselben Leitungen 331a

Prozessor 1 aus einem Leitwerk 10, einem Rechenwerk werden die auf der Leitung 100-1 auftretenden Daten in

11 und einer Speichersteuereinheit 12, und der Prozes- 25 den entsprechenden Speichern gespeichert,

sor Γ besteht aus einem Leitwerk 10', einem Rechen- Die Ausgangssignale der Register werden mit einem

werk 1Γ und einer Speichersteuereinheit 12'. Wahlschalter 314 umgeschaltet, der durch Signale ge-

Die Speichersteuereinheit 12 und 12' der jeweiligen steuert wird, die auf den Leitungen 3316 liegen und von

Prozessoren geben Anforderungen über Leitungen 100 der Anforderungsstapel-Steuerstufe 330 kommen,

und 100' an einen Hauptspeicher 3 ab. Diese Anforde- 30 Wenn Anforderungsadressen bereits in den Registern

rungen werden einer Hauptspeicher-Steuerstufe 30 zu- 311,312 und 313 gespeichert sind, zeichnen Sperr-Indi-

geleitet. Die Hauptspeicher-Steuerstufe 30 weist den katoren316,317 und 318 jeweils den Binärwert »1« auf,

Anforderungen von den beiden Zentraleinheiten Priori- wenn eine Sperranforderung im Anforderungsbefehls-

tätspegel zu und setzt den Hauptspeicher nacheinander Stapel 320' für den Prozessor 1' durchgeführt wurde,

in Funktion. 35 Die Register des Anforderungsbefehls-Stapels 320

Normalerweise ist der Hauptspeicher in verschiedene bestehen aus zwei Registerarten. Die erste Registerart

Speichereinheiten unterteilt, die mit »Banken« 31 be- umfaßt die Register 321, 322 und 323, in denen Befehle

zeichnet werden, und die unabhängig voneinander an- über die Leitung 100-2 gespeichert werden. Die zweite

gesteuert bzw. betrieben werden können (in der in Registerart umfaßt Register 324,325 und 326, in denen

Fi g. 1 dargestellten Anordnung sind vier Speicherbän- 40 Bank-Nummern gespeichert werden. Die Steuerung der

ke 31 vorgesehen). Die Hauptspeicher-Steuerstufe 30 Eingangssignale auf der Leitung 100-2 zu diesen Regi-

setzt eine oder mehrere Banken entsprechend der von stern wird durch Torstufen 328 vorgenommen, die

dem Prozessor kommenden Anforderung in Funktion. durch Signale durchgeschaltet oder gesperrt werden,

Fig.2 zeigt ein Blockschaltbild der Hauptspeicher- welche auf den Leitungen 331a liegen und von der An-

Steuerstufe 30. 45 forderungsstapel-Steuerstufe 330 kommen. Die Signale

Bei den Anforderungen von den Prozessoren 1 und Γ auf denselben Leitungen 331a werden auch als Setzsi-

werden die Daten der Anforderungsadressen, die gnale für die jeweiligen Register verwendet.

Schreibdaten und Marken für teilweises Einschreiben Die Ausgangsbefehle der Register 321, 322 und 323

jeweils über Leitungen 100-1 und lOO'-l in Anforde- werden in entsprechende Decoder der drei Decoder

rungsdaten-Stapeln jeweils gespeichert. In jedem An- 50 327a eingegeben, die decodieren bzw. feststellen, ob die-

forderungsdaten-Siapei 3i0 und 3iO' sind mehrere Re- se Ausgangsbefehle Sperranforderungen bzw. -befehle

gister angeordnet, die die Anforderungsadressen, die oder Freigabeanforderungen bzw. -befehle sind. Jeder

Einschreibdaten und die Teilschreibmarken für mehrere Decoder 327a stellt unterschiedliche Signale in Abhän-

Anforderungen speichern. gigkeit davon bereit, ob der Ausgangsbefehl die Sperr-

Befehle (die Betriebsarten die den Hauptspeicher 55 anforderung bzw. der Sperrbefehl oder die Freigabeanspezifizieren) von den Prozessoren 1 und 1' und ihre zu förderung bzw. der Freigabebefehl ist Die Ausgangsleiverarbeitenden Bank-Nummern werden jeweils in den tung jedes Decoders ist in der Figur durch eine einzige Anforderungsbefehls-Stapeln 320 und 320'über die Lei- Leitung dargestellt In Wirklichkeit besteht diese Leitungen 100-1 und 100'-2 gespeichert Die Anforderungs- tung jedoch aus zwei Signalleitungen, die jeweils den befehls-Stapel 320 und 320' besitzen mehrere Register, 60 Binärwert »1« aufweisen, wenn die Sperranforderung um mehrere Befehle und Bank-Nummern darin zu spei- und die Freigabeanforderung festgestellt worden ist. ehern. Wenn der Wahlschalter 314 im Anforderungsdaten-Sta-

F i g. 3 zeigt ein Blockschaltbild des Anforderungsda- pel 310 eines der Ausgangssignale der Register 311,312

ten-Stapels 310 und des Anforderungsbefehls-Stapels und 313 auswählt, wählt der Wahlschalter 327c/ im An-320. (Der Anforderungsdaten-Stapel 310' und der An- 65 forderungsbefehl-Stapels 320 das Ausgangssignal eines forderungsbefehls-Stapel 320'weisen denselben Aufbau Decoder 327a entsprechend dem Register aus, der

auf.) durch den Wahlschalter 314 ausgewählt wurde. |

Um die Erläuterungen zu vereinfachen, werden nach- Das Decodersignal, das vom Wahlschalter 327c/ aus-

gewählt wurde, gelangt über eine Leitung 328a zu einer Sperrsteuerstufe 40 (vgl. F i g. 2), und wird zum Setzen oder Rücksetzen der Register für das Sperren der Bank-Nummern oder Adressen in den Sperrbanken verwendet. Das Ausgangssignal des Wahlschalters 327d wird ebenfalls über eine Leitung 328czu einer Anforderungsstapel-Steuerstufe 330' (vgl. F i g. 2) geleitet und wird zum Setzen der Sperrintigatoren 316', 317' und 318' in dem Anforderungsdaten-Stapel 310' verwendet. Die Bank-Nummer-Ausgangssignale von der Registern 324, 325 und 326 werden von den Decodern 327 ö decodiert, die in einer den jeweiligen Registern entsprechenden Weise angeordnet sind. Diese Bank-Nummern-Ausgangssignale gelangen über Leitungen 329 zu den Bank-Steuerstufen 350 (vgl. Fig. 2), und ihre Prioritätswerte stimmen mit denen der anderen Anforderungen jeder Bank überein. Die Signale auf den Leitungen 329 werden auch der Anforderungsstapel-Steuerstufe 330 zugeleitet und dazu benutzt, die Anforderungen, die von dem Anforderungsdaten-Stapel 310 und vom Anforderungsbefehls-Stapel 320 ausgesendet werden sollen, zu bestimmten.

Das Ausgangssignal jedes Decoders 327b wird auf vier Signalleitungen bereitgestellt. Jede der drei in Form der Leitungen 329 dargestellten Leitungen besteht entsprechend der vier Banken aus vier Leitungen. Das Ausgangssignal jedes Decoders tritt nur an einer der vier Leitungen auf.

Ein Wahlschalter 327cdient dazu, die in den Registern 324, 325 und 326 gespeicherten Bank-Nummern auszuwählen und die über die Leitung 3286 zur Sperrsteuerstufe 40 (vgl. F i g. 2) zu führen. Die Auswahlsignale dieses Wahlschalters kommen über Leitungen 331 b von der Anforderungsstapel-Steuerstufe 330. Die auf der Leitung 3286 ausgewählte Bank-Nummer wird als Sperrbank-Nummer in der Sperrsteuerstufe 40 gespeichert.

Wie beschrieben, dienen die Anforderungsdaten-Stapel 310 und der Anforderungsbefehls-Stapel 320 im wesentlichen dazu, bis zu drei neuen Anforderungen von der Zentraleinheit 1 zu speichern, sowie auch dazu, zu decodieren, ob die Anforderung eine Sperranforderung oder ob sie nicht die Aufhebe- bzw. Entsperranforderung ist, und um danach eine Anforderung zu übertragen, die durch das Signal von der Anforderungsstapel-Steuerstufe 330 zugeordnet ist

Dies trifft auch für den Anforderungsdaten-Stapel 310' und den Anforderungsbefehls-Stapel 320' in gleicher Weise zu. Bei der vorliegenden Ausführungsform war die Anzahl der Registergruppen in Anforderungsdaten-Stapel 310 (310') oder im Anforderungsbefehls-Siapci 320 (32G') zu drei gewählt. Es müssen jedoch nicht notwendigerweise drei Register sein.

Betrachtet man nochmals F i g. 2, so führt die Sperrsteuerstufe 40 im wesentlichen die nachfolgend angegebenen fünf Operationen durch:

(1) Wenn eine Anforderung, die sowohl im Anforderungsdaten-Stapel 310 als auch im Anforderungsbefehls-Stapel 320 oder sowohl im Anforderungsdaten-Stapel 310' als auch im Anforderungsbefehls-Stapel 320' gespeichert ist, und wenn die Anforderung eine Sperr-Anforderung ist, wird die Adresse der Anforderung oder die Sperradresse, die aus der Sperr-Bank-Nummer und einer Adresse in der Sperr-Bank besteht, im vorgegebenen Speicher gespeichert.

(2) Wenn eine neue Anforderung von dem Prozessor 1

oder Γ in die Hauptspeicher-Steuereinheit 30 eingegeben und im Anforderungsdaten-Stapel 310 und im Anforderungsbefehls-Stapel 320, oder im Anforderungsdaten-Stapel 310' und im Anforderungsbefehls-Stapel 320' gespeichert ist, wird die Adresseninformation (Bank-Nummer und einer Adresse in der Bank) der neuen Anforderung mit der zuvor bei der Operation (1) gespeicherten Sperradresse parallel zu der Speicheroperation gemäß diesem Schritt (2) gespeichert.

(3) Wenn eine Sperranforderung ausgeführt worden ist, wird eine nicht ausgeführte Anforderung bereits sowohl im Anforderungsdaten-Stapel 310 als auch im Anforderungsbefehls-Stapel 320 oder sowohl im Anforderungsdaten-Stapel 310' als auch im Anforderungsbefehls-Stapel 320' gespeichert, und wenn die nicht ausgeführte Anforderung eine vorgegebene Präferenz hat, wird die Adresseninformation der Anforderung mit der schon gespeicherten Sperradresseninformation verglichen.

(4) Es werden die Ergebnisse bei den Vergleichsvorgängen in den Schritten (2) und (3) der Bank-Steuerstufe 350 bereitgestelt.

(5) Wenn eine Anforderung, die sowohl im Anforderungsdaten-Stapel 310 als auch im Anforderungsbefehls-Stapel 320 oder sowohl im Anforderungsdaten-Stapel 310' als auch im Anforderungsbefehls-Stapel 320' gespeichert ist, eine in der Bank-Steuerstufe 350 gegebene Präferenz gehabt hat, und wenn die Anforderung eine Freigabe-Anforderung ist, wird die bereits gespeicherte Sperradresseninformation rückgesetzt.

Die Sperrsteuerstufe 40 ist in der Weise aufgebaut, wie dies durch das schematische Blockschaltbild in den F i g. 4A und 4B dargestellt ist.

Ein Sperrbank-Nummer-Register 401 speichert die Bank-Nummer der auszuführenden Sperranforderung von dem Prozessor 1. In entsprechender Weise speichert das Sperradressenregister 450 eine Sperradresse der auszuführenden Sperranforderung von dem Prozessor 1 innerhalb einer Bank. Die im Sperrbank-Nummer-Register 401 zu speichernde Bank-Nummer kommt über die Leitung 3286 vom Anforderungsbefehls-Stapel 320. Die Bank-Nummer wird im Sperrbank-Nummer-Register 401 dadurch gespeichert, das ein Tor 403 mit einem Sperranforderungs-Decodiersignal durchgeschaltet wird, das über die Leitung 328a vom Anforderungsbefehls-Stapel 320 kommt. Hierbei wird das Decodiersignal als Setzsignal verwendet.

In entsprechender Weise wird die im Sperradressenregister 450 zu speichernde interne Bankadresse über die Leitung 311a vom Anforderungsdaten-Stapel 310 bereitgestellt. Das Sperradressenregister 450 speichert die interne Bankadresse dadurch, daß ein Tor 452 durch das Sperranforderungs-Decodiersignal durchgeschaltet wird, das über die Leitung 328a vom Anforderungsbefehls-Stapel 320 kommt Dabei wird das Sperranforderungs-Decodiersignal als Setzsignat verwendet

Ein Vergleicher 402 vergleicht die im Sperrbank-Nummer-Register 401 gespeicherte Sperrbank-Nummer und die Bank-Nummer einer Anforderung, die von neuem von dem Prozessor 1' zum Hauptspeicher 30 gelangt Zur selben Zeit wie die neue Anforderung von dem Prozessor 1' zum Anforderungsdaten-Stapel 310' sowie zum Anforderungsbefehls-Stapel 320' gelangt wird die Bank-Nummer der Anforderung über eine Leitung 100'-2 in die Sperrsteuerstufe 40 eingegeben. Diese

13 14

Banknummer wird im Vergleicher 402 mit der Sperr- wert nur dann ab, wenn beide Vergleichsergebnisse der

bank-Nummer im Sperrbank-Nummer-Register 401 Vergleicher 454 und 456 Übereinstimmungen ergeben,

verglichen. Dieser Vergleicher erzeugt ein Signal mit Das Ausgangssignal des Vergleichers 451 wird über

dem Binärwert »1«, wenn die beiden Signale überein- UND-Glieder und ODER-Glieder in irgendeinem der

stimmen. Erste Vergleichsindikatoren 41i', 412' und 5 zweiten Vergleichsindikatoren 461', 462'und 463'einge-

413' bestehen aus Flip-Flops, die das Ausgangssigna] des geben. Die zweiten Vergleichsindikatoren bestehen aus

Vergleichers 402 speichern. Die drei ersten Vergleichs- drei Flip-Flops, die entsprechend den drei Registergrup-

indikatoren sind entsprechend der Anzahl an Anforde- pen im Anforderungsdaten-Stapel 310' angeordnet sind,

rangen angeordnet, die im Arforderungsdaten-Stape¹ Weicher zweite Vergleichsindikator das Ausgangssignal

310' sowie im Anforderungsbefehls-Stapel 320' gespei- 10 des Vergleichers 451 speichert, wird durch Steuerung

chert werden könen. UND-Glieder, die den Vergleicher der Durchlaß- und Sperrfunktion der UND-Glieder mit

402 mit den ersten Vergleichsindikatoren 411', 412' und den Signalen auf den Leitungen 411'a, 412'a, und 413'a

413' verbinden, dienen dazu, das Vergleicherausgangssi- oder den Signalen auf den Leitungen 316'a festgelegt,

gnal in einen der ersten Vergleichsindikatoren 41Γ, 412' Die Ausgangssignale der zweiten Vergleichsindikato-

und 413' einzugeben. 15 ren 461' bis 463' werden über Leitungen 420'c direkt der

Diese UND-Glieder werden von Signalen auf den Prioritätswert-Festlegschaltung in der Banksteuerstufe

Leitungen 331a selektiv angesteuert. Die Signale auf 350 (vgl. F i g. 2) zugeführt. Die invertierten Signale die-

den Leitungen 331a sind auch Signale, die die Anforde- ser Ausgangssignale gelangen über Leitungen 420'c zu

rung von dem Prozessor Γ in die vorgegebenen Regi- den ersten Vergleichsindikatoren 411' bis 413' und set-

ster im Anforderungsdaten-Stapel 310' und im Anforde- 20 zen diese zurück, und weiterhin gelangen diese inver- |

rungsbefehls-Stapel 320' auswählen. Die ersten Ver- tierten Signale über die Leitungen 420'i> zu den Sperrin- I

gleichsindikatoren4ir, 412'und 413'speichern also das dikatoren 316' bis 318' im Anforderungsdaten-Stapel f

Ausgangssignal des Vergleichers 402, wenn die neue 310', um diese Indikatoren rückzusetzen. '

von dem Prozessor Γ kommende Anforderung in den Die vorausgegangene Beschreibung gilt für die Ope- i

Registergruppen 311', 321', 324', 312', 322', 325' und 25 rationen der Schaltungsteile in der Sperrsteuerstufe 40 ;

313'. 323', 326' im Anforderungsdaten-Stapel 310' und für den Fall, daß die Anforderung von dem Prozessor Γ |

im Anforderungsbefehls-Stapel 320' gespeichert sind. kommt, während die Sperranforderung von dem Pro- |

Als Rücksetzsignale für die ersten Vergleichsindika- zessor 1 gerade ausgeführt wird. t

toren 411', 412' und 413' wird das Sperrfreigabe-Anfor- Die Schaltungsteile in der Sperrsteuerstufe 40' betref-

derungs-Decodiersignal verwendet, das auf der Leitung 30 fen den Fall, bei dem im Gegensatz dazu eine Anforde-

328a auftritt. Die Ausgangssignale der ersten Ver- rung von dem Prozessor 1 kommt, während eine Sperr-

gleichsindikatoren gelangen über Leitungen 411'a,412'a anforderung von dem Prozessor Γ gerade ausgeführt \

und 413'a (die zusammen als Leitungen 470 dargestellt wird, wobei die Arbeitsweise genauso wie bei den zuvor \

sind) zu Prioritätswert-Feststellstufen in den Bank-Steu- beschriebenen Schaltungsteilen vor sich geht. Daher \

erstufen 350 (vgl. F i g. 2). 35 wird dies hier nicht nochmals beschrieben. \

Ein Vergleicher 451 hat zunächst die Aufgabe, die im F i g. 6 zeigt ein Blockschaltbild mit dem Schaltungs-

Sperradressenregister 450 gespeicherte bankinterne aufbau der Banksteuerstufen 360 (vgl. F i g. 2). Die ;.

Sperradresse und die bankinterne Adresse zu verglei- Banksteuerstufen 350 sind vier Schaltungsteile, die ein- i

chen, die über die Leitung 311'a vom Anforderungsda- ander völlig gleich sind, und die jeweils einer Bank 31 {

ten-Stapel 310'kommt. 40 entsprechen. Ein Schaltungsteil besteht aus der Priori-

Der Vergleicher 451 hat die zweite Aufgabe, die Aus- täts-Festleg- oder Entscheidungsstufe 351, einem Spei- | gangssignale des Sperrbank-Nummer-Registers 401 cheradressenregister 352 und einem diese Schaltungsund des Sperradressenregisters 450 jeweils mit der über stufen verbindenden Verknüpfungsglied oder Tor 353. die Leitung 328'ύ vom Anforderungsbefehls-Stapel 320 Die Prioritäts-Entscheidungsstufe 351 erhält über die kommenden Bank-Nummer und mit der bankinternen 45 jeweiligen Leitungen 329 und 329' Bank-Nummern von Adresse zu vergleichen, die über die Leitung 31 l'a vom den Anforderungsbefehls-Stapel 320 und 320' zugeleitet Anforderungsdaten-Stapel 310' bereitgestellt wird. und stellt fest, ob die auftretenden Bank-Nummern die

Die Ausgangssignale der Sperrindikatoren 316', 317' Nummer der Banken sind oder nicht, die die jeweiligen

und 318' (vgl. F i g. 3) im Anforderungsdaten-Stappl 310' Prioritäts-Entscheidungsstufen betreffen,

gelangen über Leitungen 316'a zu einem ODER-Glied 50 Weiterhin übertragen sie die Ausgangssignale der er-

480, dessen Ausgangssignal über eine Leitung 480a zum sten und zweiten Vergleichsindikatoren, die über die

Vergleicher 451 gelangt. Leitungen 470 und 420'a von der Sperrsteuerstufe 40

In Abhängigkeit davon, ob ein Signal mit dem Binär- kommen, sowie die Steuersignale der Verknüpfungswert »1« auf der Leitung 480a auftritt oder nicht, schal- glieder 353 und Signale zur Anforderungsstapel-Steuertetder Vergleicher 451 um und iühri die zweite oder die 55 stufe 330 entsprechend den vorausgegangenen Decoerste Aufgabe aus. dier- bzw. Feststellergebnissen.

Der Vergleicher 451 weist den in F i g. 5 dargestellten Die bankinternen Adressen werden über die jeweili-

Aufbau auf. Ein Vergleicher 454 vergleicht in der in gen Leitungen311aund311'a von den Anforderungsda-

Fig. 5 dargestellten Schaltungsanordnung das Aus- ten-Stapeln 310 und 310'zu den Verknüpfungsgliedern

gangssignal des Sperradressenregisters 450 mit dem Si- 60 353 geführt, und sie werden in die Speicheradressenregi-

gnal auf der Leitung 31 l'a. Ein Vergleicher 456 ver- ster 352 eingegeben, wenn die Verknüpfungsglieder

gleicht das Ausgangssignal des Sperrbank-Nummer- durchgeschaltet sind. Die Daten der Adressenwerte, die

Registers 401 und das Signal auf der Leitung 328'Zj. durch die Speicherinhalte der Speicheradressenregister

Wenn das Signal auf der Leitung 480a den Binärwert gekennzeichnet sind, werden aus den jeweiligen Banken

»0« aufweist, gibt der Vergleicher 451 nur das Ver- 65 ausgelesen.

gleichsergebnis des Vergleichers 454 ab. Wenn das Si- Fig.7 zeigt ein Blockschaltbild einer Prioritäts-Ent-

gnal auf der Leitung 480a den Binärwert »1« aufweist, scheidungsstufe 351. Die Signale, die auf den Leitungen

gibi der Vergleicher 451 das Signal mit hohem Binär- 316a, 420a, 411a, 412a und 413a liegen, werden entspre-

chend der jeweiligen Register 311, 3ί2 und 313 im Anforderungsdaten-Stapel 310 einer ODER-Verknüpfung unterzogen, und ihre invertierten Signale werden den jeweiligen UND-Gliedern 365 zugeleitet. Alle diese Signale sind Signale, die eine Blockierung der Prioritäts-Entscheidung der Anforderungen darstellen. Die Signale, die über die Leitungen 329 vom Anforderungsbefehls-Stapel 320 kommen, werden entsprechend den Registern 311, 312 und 313 im Änforderungsdaten-Stapel 310 zu den UND-Gliedern 365 geführt, die weiterhin das invertierte Signal eines Ausgangssignals eines Flip-Flops 361 und ein Signal von einer Banksteuerstufe 360 zugeführt erhalten.

Der Flip-Flop 361 gibt an, ob die jeweilige Bank 31 tätig bzw. besetzt ist. Ein Ausgangssignal mit dem Binärwert »1« zeigt den tätigen bzw. besetzten Zustand an, und die UND-Glieder365 werden gesperrt. Dieser Flip-Flop wird mit einem von der Banksteuerstufe 360 kommenden Signal auf den Binärwert »1« gesetzt, wenn der Prioritätswert in der jeweiligen Bank 31 festgelegt worden ist, und dieser Flip-Flop wird von der Banksteuerstufe 360 nach einem festgelegten Zyklus bzw. Zeitraum rückgesetzt.

Die Banksteuerstufe 360 liefert Signale 362 und 362', die die Anforderungen von dem Prozessor 1 und von dem Prozessor Γ zu der jeweiligen Bank 31 steuern, so daß diese abwechselnde Prioritäten haben. Die Leitungen 362 und 362' bzw. die daran anliegenden Signale werden so gesteuert, daß eine der Leitung immer einen hohen Binärwert aufweist.

Die UND-Glieder 365 sind entsprechend den Registern 311, 312 und 313 im Anforderungsdaten-Stapel angeordnet. Die Ausgangssignale der UND-Glieder 365 geben an, ob die Register 311,312 und 313 im Anforderungsdaten-Stapel die Priorität der Anforderung zur jeweiligen Bank festlegen können, und sie werden über die Leitungen 355a zu der Anforderungsstapel-Steuerstufe 330 geleitet. Weiche der drei Anforderungen schließlich im Anforderungsdaten-Stapel ausgewählt wird, wird durch die Anforderungsstapel-Steuerstufe 330 bestimmt. Dieselbe Funktion wird auch für die Anforderungen von der Zentraleinheit 1' ausgeführt.

In Fig. 2 sind die Anforderungsstapel-Steuerstufen 330 und 330' Schaltungsstufen, die die Register, die die Anforderungen in den Anforderungsdaten-Stapeln 310 und 310' und in den Anforderungsbefehls-Stapeln 320 und 320' speichern, sowie die Register festlegen, die die Anforderungen der Banksteuerstufe 350 bereitstellen. Die Anforderungsstapel-Steuerstufen 330 und 330' sind Schaltungsstufen mit demselben Aufbau. Nachfolgend soll nur die Anforderungsstapel-Steuerstufe 330 erläutert werden.

F i g. 8 zeigt ein Blockschaltbild der Anforderungsstapel-Steuerstufe 330, die Flip-Flops 337,338 und 339 aufweist. Diese Flip-Flops geben an, ob die Anforderungen in den jeweiligen Registern entsprechend der Register 311,312 und 313 in dem Anforderungsdaten-Stapel 310 gespeichert sind. Wenn ein Signal, das eine Anforderungsübertragung angibt, von der Speichersteuereinheit 12 über eine Leitung 100-3 zur Anforderungsstapel-Steuerstufe 330 gelangt, wird eine UND-Verknüpfung zwischen einem Signal von einer Ein-Hinweisadressen-Steuerstufe (in pointer control) 335 und das Signal auf der Leitung 100-3 durchgeführt, um einen der Flip-Flops 337, 338 und 339 auf den Binärwert »1« zu setzen. Die Ein-Hinweisadressen-Steuerstufe 335 stellt die Zustände der Register im Anforderungsdaten-Stapel 310 mit den Ausgangssignalen der Flip-Flops 337, 338 und 339 fest, und legt fest, in welchem Register die Anforderung von der Speichersteuereinheit 12 eingegeben werden soll. Drei Ausgangssignale 33ta der Ein-Hinweisadressen-Steuerstufe 335 werden dem Anforderungsdaten-Stapel 310, dem Anforderungsbefehls-Stapel 320 und der Sperrsteuerstufe 40 zugeleitet. Wenn die Anforderungen in allen Registern im Anforderungsdaten-Stapel 310 gespeichert worden sind, wird ein Signal, das eine Anforderungsübertragung zur Speichersteuereinheit 12

ίο unterbindet, über eine Leitung 100-4 an den Prozessor 1 abgegeben. Die Ausgangssignale der Flip-Flops 337, 338 und 339 gelangen zu einer Aus-Hinweisadre^en-Steuerstufe (out-pointer control) 336 und werden gleichzeitig zu UND-Gliedern 340 geleitet, um sie einer UND-Verknüpfung mit einem Signal zu unterziehen, das über eine Leitung 323'c vom Anforderungsbefehl-Stapel 320' kommt.

Zusätzlich zu den Ausgangssignalen der Flip-Flops gelangen zu der Aus-Hinweisadressen-Steuerstufe 336 drei Gruppen von Decodier-Ausgangssignalen der Bankadressen, die über die Leitungen 329 geführt werden, und die Ergebnisse der Prioritäts-Entscheidung von den Prioritäts-Entscheidungsstufen 351, die über die Leitungen 355a geführt werden, um festzulegen, welche Anforderungen in den drei Registern Anforderungsdaten-Stapel 310 zur Bank abgegeben werden. Die Aus-Hinweisadressen-Steuerstufe 336 gibt ein Signal, das das Ergebnis der Festlegung wiedergibt, über Leitungen 331 b an den Anforderungsdaten-Stapel 310, den Anforderungsbefehls-Stapel 320 und die Sperrsteuerstufen 40 ab. Die Signale auf den Leitungen 331 b gelangen zu den Flip-Flops 337, 338 und 339, um die entsprechenden Flip-Flops rückzusetzen.

Die Ausgangssignale der UND-Glieder 340 gelangen über Leitungen 332a zum Anforderungsdaten-Stapel 310 und setzen uie Sperrindikatoren 316,317 und 318.

Die F i g. 9A bis 9D sind Diagramme, die zur Erläuterung der Arbeitsweise des Systems dienen, das in der zuvor beschriebenen Weise aufgebaut ist. Die Arbeitsweise des erfindungsgemäßen Systems wird nachfolgend anhand der F i g. 2 bis 9A—9D beschrieben.

Vor der Übertragung von Anforderungen oder Adressendaten von den Zentraleinheiten 1 und 1' zu den Anforderungsdaten-Stapeln 310 und 310' oder den Anforderungsbefehls-Stapeln 320 und 320' wird ein Signal, das eine Anforderungsübertragung anzeigt, über die Leitung 100-3 oder 100'-3 von dem Prozessor 1 oder von dem Prozessor Γ zur Anforderungsstapel-Steuerstufe 330 oder 330'geleitet.

Die Anforderungsstapel-Steuerstufen 330, 330' setzen die Ein-Hinweisadressen-Steuerstufe 335 mit den Ausgangssignalen der Flip-Flop 337, 338, 339 und 337', 338', 339' in Funktion, die speichern, welche der jeweiligen drei Registergruppen in den Anforderungsdaten-Stapeln 310, 310' unbenutzt ist. Wenn keine Registergruppe unbenutzt ist, wird ein Besetzt-Signal über die Leitung 100-4 zum Prozessor zurückgegeben, und die Übertragung der Anforderung zum Prozessor wird unterbunden.

Die Anforderungsstapel-Steuerstufen 330, 330' übertragen das Besetzt-Signal nicht, wenn eine Registergruppe unbenutzt ist. Stattdessen schalten sie die Verknüpfungsglieder 315, 328 oder 315', 328' im Anforderungsdaten-Stapel 310 und im Anforderungsbefehls-Stapel 320 oder im Anforderungsdaten-Stapel 310' und im Anforderungsbefehls-Stapel 320' über die Leitungen 331a, 331'a durch, um die von dem Prozessor kommenden Adressendaten, Befehle usw. in den unbenutzten

17 18

Regis-tern zu speichern. Der Anforderungsdaten-Stapel schreibrnarkierung usw.) des Registers 311 in das Spei-

und der Anforderungsbefehls-Stapel können bis zu drei cheradressenregister352 eingegeben.

Anforderungsgruppen speichern. Die Anforderungssta- Wenn die Sperranforderung nicht vorliegt bzw. nicht

pel-Steuerstufe 330 oder 330' stellt über die Leitungen bereitgestellt wird, tritt auf diese Weise die Sperrsteuer-

331Ö oder 331'Ä Signale bereit, die die Wahlschalter 314, 5 stufe 40 nlso überhaupt nicht in Funktion und die Verar-

327c, 327doder 314', 327'c, 32Tdsteuern, um die Anfor- beitung der Anforderung wird auf Grund des Vorhan-

derungen zu vorgegebenen Zeiten von einem zuerst denseins der Sperrsteuerstufe 40 nicht verzögert

geladenen Anforderungsdaten-Stapel bzw. Anforde- (ii) Die von dem Prozessor 1 kommende Anforderung

rungsbefehls-Stapel bereitzustellen. ist die Sperr-Anforderung:

(i) Keiner der bereitgestellten Anforderungen von io Die Sperr-Anforderung wird in der folgenden Rei-

den Prozessoren 1 und 1' ist die Sperranforderung: henfolgc verarbeitet bzw. behandelt: Auslesen der

Zu diesem Zeitpunkt wird kein Signal von dem Deco- Sperrinf»rmation aus dem Speicher, Übertragen der

der 327a oder 327'a im Anforderungsbefehls-Stapel 320 ausgelesenen Sperrinformation zum Rechenwerk 11,

oder 320' bereitgestellt Daher wird auch kein Signal Prüfen der Sperrinformation im Rechenwerk, auf den

von der Sperrsteuerstufe 40 an die Priontäts-Entschei- I5 neuesten Stand bringen der Sperrinformation im Re-

dungsstufe 351 abgegeben. chenwerk, und Eingeben der auf den neuesten Stand

Vom Decoder 3276, 327'ύ im Anforderungsbefehls- gebrachten Sperriuformation in den Speicher.
Stapel 320,320' wird das mit der Bank-Nummer in den Die jeweilige Bank im Hauptspeicher 3 werden in Registern 324 bis 326 oder 324' bis 326' decodiertes Einheiten von 8 Bytes einem Zugriff unterzogen. Die Signal über die Leitung 329 an die Bank-Steuerstufe 350 20 Sperrinformation ist von diesem Bytes 1 Byte. Die Speribgegeben. Das Signal gelangt zur Prioritäts-Entschei- rung wird alle 8 Bytes vorgenommen. Ein Befehl, der die dungsstufe 351. Wenn zu diesem Zeitpunkt kein Signal Sperrung ausführt, ist der TS-Befehl. Der Anfordeüber die Leitungen 470,420a von der Sperr-Steuerstufe rung^cbel shl für die Hauptspeicher-Steuerstufe 30, die 40 abgegeben wird, und auch kein Signal über die Lei- durch diesen Befehl (nachfolgend als »Sperrbefehl« betungen 316a, 316'a von den Anforderungsdaten-Stapeln 25 zeichnet] gestartet wird, gibt die beiden Gperationsar-310, 310' abgegeben wird, entscheidet die Prioritäts- ten »Lese:-Anforderung« und»Sperr-Anforderung« an. Entscheidungsstufe 351 entsprechend den vorgegebe- Der d«m Sperrbefehl betreffende Anforderungsbefehl nen Regeln über die Prioritätswerte bzw. über die Prio- ist der lilefehl selbst, und die Bank-Nummern werden ritäten unter den Decodiersignalen der Bank-Nummern, jeweils in die Register des Anforderungsdaten-Stapels die an den Leitungen 329,329'anliegen. Jede Prioritäts- 30 310 und des Anforderungsbefehls-Stapels 320 unter Entscheidungsstufe 351 gibt eine Präferenz für nur eine Steuerung durch die Anforderungsstapel-Steuerstufe Anforderung, wenn Bank 31 nicht benutzt wird. Das 330 entsprechend den üblichen eingegeben. Es sei nun Ergebnis der Präferenz-Entscheidung gelangt über die angenommen, daß die zuvor beschriebenen Daten je-Leitung 355a oder 355'a zur Anforderungsstapel-Steu- weils in die Register 311, 321 und 324 eingegeben worerstufe 330 oder 330'. 35 den sind.

Die Anforderungsstapel-Steuerstufe 330 oder 330' Das decodierte Ergebnis der Bank-Nummer des Rebesitzt die Möglichkeit, Signale zu empfangen, die ange- gisters 324 wird der Prioritäts-Entscheidungsstufe 351 ben, daß höchstens drei Anforderungen, die Preferen- über die Leitung 329 übertragen, und weist den in der zen aufweisen, die durch die Prioritäts-Entscheidungs- Prioritäts-Entscheidungsstufe351 gegebenen Prioritätsstufe 351 gegeben worden sind. In diesem Fall wird nur 40 wert auI Wenn die Prioritäts-Entscheidungsstufe 351 eine Anforderung durch ein vorgegebenes die Reihen- die Prio'ii:ätswerte entsprechend den vorgegebenen übfolge steuerndes System ausgewählt (beispielsweise liehen Regeln festgelegt hat, und wenn dem Sperrbefehl durch ein System, gemäß dem die zuerst eingegangene die Präferenz gegeben worden ist, wird der Speicherin-Anforderung auch zuerst ausgegeben wurde — »first-in halt des Registers 311 auf die gleiche Weise wie unter (i) first -out system). Wenn nur eine Anforderung die Prä- 45 beschrieben, in das Speicheradressenregister 352 eingeferenz durch eine der Prioritäts-Entscheidungsstufen geben. Zu diesem Zeitpunkt wird die bankinterne 351 gehabt hat, wählt die Anforderungsstapel-Steuer- Adresse im Register 311 gleichzeitig über den Wahlstufe 330 oder 330' die Anforderung mit der gegebenen schalter Ϊ14 und die Leitung 311a an das Verknüpfungs-Präferenz aus. glied 452 in der Sperrsteuerstufe 40 abgegeben. Zu die-Die Anforderungsstapel-Steuerstufen 330, 330' stel- 50 sem Zeiipunkt wird das Ausgangssignal des Decoders len Signale bereit, um die ausgewählte Anforderung von 327a im Anforderungsbefehls-Stapel 320 gleichzeitig dem Anforderungsdaten-Stapel 310, dem Anforde- durch den Wahlschalter 32Td ausgewählt und über die rungsbefehls-Stapel 320 oder dem Anforderungsdaten- Leitung 128a an das Verknüpfungsglied 452 abgegeben. Stapel 310', dem Anforderungsbefehls-Stapel 320' auf Das Verknüpfungsglied 452 wird durchgeschaltet, wenn den Leitungen 331 b oder 33V b bereitzustellen. 55 das Decodiersignal der »Sperranforderung« an der Lei-Wenn beispielsweise die Anforderung, die im Regi- tung 32i·® auftritt. In diesem Falle wird der Befehl des ster 311 des Anforderungsdaten-Stapels 310 und in den Registers 321 von der Sperranforderung begleitet, so Registern 321,324 des Anforderungsbefehls-Stapels 320 daß das Verknüpfungsglied 452 durchgeschaltet und die ausgewählt worden ist, wird der Speicherinhalt des Re- Adresse m Register 311 im Sperradressenregister 450 gisters 311 durch den Wahlschalter 314 ausgewählt und 60 gespeichert wird.

über die Leitung 31 la der Prioritäts-Entscheidungsstufe Paralkl zu diesen Vorgängen wird die Bank-Nummer 351 bereitgestellt. Die Prioritäts-Entscheidungsstufe im Regiüter 324 durch den Wahlschalter 327c ausge-351, die die Preferenz der Anforderung, welche dem wählt und über die Leitung 328£> dem Verknüpfungs-Register 311 entspricht, gegeben hat, überträgt auf der glied 403 in der Sperrsteuerstufe 40 abgegeben. Dieses Leitung 357 das Signal REQ, welches das Verknüp- 65 Verknüpfungsglied 403 wird vom Decodiersignal der fungsglied 353 steuert, um das Signal auf die Leitung »Sperranforderung« auf derselben Leitung 328a wie 311a zu geben. Entsprechend wird der Speicherinhalt beim zuvor beschriebenen Verknüpfungsglied 452 (die Anforderungsadresse, die Schreibdaten, die Teil- durchgesichaltet. Dementsprechend wird die Bank-

Nummer im Register 324 im Sperrbank-Nummer-Register 401 gespeichert.

Das Sperradressenregister 450 und das Sperrbank-Nummer-Register 401 weisen eine gültige Bit-Kennung von einem weiteren Bit auf, und sie werden auf den s Binärwert »1« gesetzt, während die Sperrung am Hauptspeicher ausgeübt wird. Oder konkret ausgedrückt, wenn der Anforderung, die zusammen mit der »Sperranforderung« auftritt, in der Prioritäts-Entscheidungsstufe 351 der Vorrang bzw. die Präferenz gegeben worden iüi, und die bankinterne Adresse sowie die Bank-Nummer der Anforderung im Sperradressenregister 450 und im Sperrbank-Nummer-Register 401 gespeichert worden ist, wird die gültige Bit-Anzeige bzw. -Bezugszahl, die die Gültigkeit des Sperradressenregisters 450 und des Sperrbank-Nummer-Registers 401 darstellt, auf den Binärwert »1« gesetzt.

Die gültige Bit-Anzeige bzw. -Bezugszahl wird auf die Weise gesetzt, daß die Anforderung, die zusammen mit der »Sperrfreigabeanforderung« die in der Prioritäts-Entscheidungsstufe 351 gegebene Präferenz hat, um das »Sperrfreigabeanforderungs-Decodiersignal« auf der Leitung 328a bereitzustellen.

Wenn der Hauptspeicher durch die Anforderung von dem Prozessor 1 gesperrt wird, und die Adresse und die Bank-Nummer jeweils im Sperradressenregister 450 bzw. im Sperrbank-Nummer-Register 401 gesetzt sind, wird ein Kennzeichen bzw. eine Markierung (flag) gleichzeitig an dasjenige der Register 31Γ, 312' und 313' des dem Prozessor Γ entsprechenden Anforderungsdaten-Stapel 310' angebracht, indem die Anforderung von der Zentraleinheit Γ gespeichert ist. Die Sperrindikatoren 316', 317' und 318' in Fig.3 sind die Kennzeichen bzw. Markierungen. Die Sperrindikatoren 316' bis 318' werden durch Signale auf den Leitungen 328c gesetzt, die von den Leitungen 328a, welche die »Sperranforderungen« übertragen, abzweigen. Die auf den Leitungen 328cauftretenden Signale gelangen vom Anforderungsbefehls-Stapel 320 zur Anforderungsbefehls-Steuerstufe 330'. Die Anforderungsstapel-Steuerstufe 330' überträgt ein Signal zum Setzen des Sperranzeigers über die Leitung 332'a an diesen Sperranzeiger, wobei der Sperranzeiger demjenigen Sperranzeiger der Register 31Γ, 312' und 313' entspricht, in dem die Adresse für die Anforderung von dem Prozessor 1' schon gespeichert ist.

(ia) Verarbeitung einer schon im Anforderungsdaten-Stapel 310' gespeicherten Anforderung, wenn die Sperrung von dem Prozessor 1 zum Hauptspeicher gelangt:

Es wird der Fall betrachtet, bei dem die Anforderung von dem Prozessor Γ schon im Register 311' gespeichert ist.

Zu diesem Zeitpunkt wird der Sperrinrlikator 316' durch den zuvor beschriebenen Vorgang auf den Binärwert»!« gebracht.

Wenn nach dem Vergleich der Prioritätswerte in der Prioritäts-Entscheidungsstufe 351 als gewöhnliche Anforderungen die Anforderung mit dem gesetzten Kennzeichen gewählt ist, wird die bankinterne Adresse des Registers 33Γ über die Leitung 311'a zum Vergleicher eo 451 der Sperrsteuerstufe 40 übertragen. Zu diesem Zeitpunkt gelangt über die Leitung 316'a vom Kennzeichen bzw. von der Markierungsstufe 316' im Anforderungsdaten-Stapel 310' ein Binärwert »1« an das ODER-Glied 480, so daß auf der Leitung 480a ein hoher Binärwert auftritt. Dementsprechend führt der Vergleicher 451 die zweite Aufgabe durch, wie dies zuvor beschrieben wurde.

Der Vergleicher 451 erhält die gesperrte bankinterne Adresse, die im Sperradressenregister 450 gespeichert ist, die im Sperrbank-Nurnmer-Register 401 gespeicherte Sperrbank-Nummer und die Bank-Nummer zugeleitet, die über die Leitung 327'c und die Leitung 32S'f> vom Anforderungsbefehls-Stapels 320' kommen. Der Vergleicher 451 prüft die Übereinstimmung zwischen der von dem Prozessor Γ kommenden Anforderungsadresse und der Adresse, die 2U diesem Zeitpunkt gesperrt ist (vgl. Block »C₂« in Fig. 9A). Die Prioritäts-Entscheidungsstufe 351 hält das Verknüpfungsglied 353 gesperrt, während sie das Ausgangssignal der Sperrmarkierstufe 316' über die Leitung 316'a zugeführt erhält. Aus dem bei dem Vergleich sich ergebenden Verhältnis und dem Ausgangssignal auf der Ausgangsleitung 316'a der Markierungsstufe 316' wird ein logisches Produkt gebildet, das über das binäre Summenglied OR in den zweiten Vergleichsindikator 461' entsprechend dem Register3ir eingegeben wird.

Wenn bei dem Vergleich eine Übereinstimmung festgestellt wurde, gelangt das Ausgangssignal (mit dem Binärwert »1«) 52 des zweiten Vergleichsindikators 461' über die Leitung 420'a zur Prioritäts-Entscheidungsstufe 351. Bei Auftreten des Ausgangssignals des zweiten Vergleichsindikators sperrt die Prioritäts-Entscheidungsstufe die Adresse, die Schreibdaten, die Teilschreibmarkierung usw. des Registers 311', so daß diese Daten nicht in das Speicheradressenregister 352 eingegeben werden. Diese Sperrung wird dadurch vorgenommen, daß das Setzsignal (REQ) von der Prioritäts-Entscheidungsstufe 351 nicht über die Leitung 357 zum Speicheradressenregister 352 gelangt.

Die zeitlichen Beziehungen zwischen den Signalen bzw. zwischen den einzelnen Operationen sind in F i g. 9A dargestellt. Bei einem Zyklus bzw. Zeitpunkt T₀ unmittelbar nachdem die Prioritätswerte festgelegt worden sind, gelangen die Ausgangssignale des Sperrindikators 316' auf die Leitungen 316a und 316'a, so daß ein Eingeben der Adresse, der Schreibdaten, der Teilschreibmarkierung usw. in das Speicheradressenregister 352 durch Sperren des Setzsignals 357 unterbunden wird. Beim nächsten Zyklus 7o wird das Eingeben in das Speicheradressenregister 352 wieder durch das Signal 52 auf der Ausgangsleitung 470 des zweiten Vergleichsindikators 46Γ verhindert.

Bis die Sperrung von dem Prozessor 1 danach aufgehoben wird, wird die Anforderung im Register 311' des Anforderungsdaten-Stapels 310' gehalten. Nach der Aufhebung der Sperrung werden die Prioritätswerte wieder in die Prioritäts-Entscheidungsstufe 351 gegeben. Oder konkret ausgedrückt, die Prioritäts-Entscheidung wird pro Zyklus von der Prioritäts-Entscheidungsstufe 351 vorgenommen bzw. abgefragt, und jedesmal wird die Zuordnung einer Priorität für die Anforderung durch das Ausgangssignal 420'a des zweiten Vergleichsindikators 46Γ unterbunden. Das Ausgangssignal 420'a des zweiten Vergleichsindikators hat also die Aufgabe zu verhindern, daß das Setzsignal (REQ) für das Speicheradressenregister 352 nicht zur Leitung 357 in der Prioritäts-Entscheidungsstufe 351 gelangt (wenn der Prioritäiswert der Anforderung festgelegt bzw. entschieden worden ist), und weiterhin die Aufgabe, zu verhindern, daß der Anforderung eine Priorität zugewiesen wird, bis die Sperrung danach aufgehoben ist.

Wenn dagegen beim Vergleich keine Übereinstimmung festgestellt wurde, wird der Binärwert »0« in zweiten Vergleichsindikator 461' gesetzt. Dadurch wird das Ausgangssignal (mit dem Binärwert »0«) des zwei-

21 22

ten Vergleichsindikators 461' der Prioritäts-Entschei- zum Anforderungsbefehls-Stapel 320'bringt, so daß die dungsstufe 351 zugeleitet, jedoch wird das Setzsignal S₂ Anforderungsdaten des Registers 311' zur Hauptspeifür das Speicheradressenregister 352 auf die Leitung cherbank übertragen werden. Gleichzeitig wird dassel- | 357 gegeben, und die Anforderungsdaten des Registers be Signal zur Sperrsteuerstufe 40 geleitet. ψ 311' werden in das Speicheradressenregister 351 gespei- 5 Der Anforderungsdaten-Stapel 310' überträgt die chert. Gleichzeitig wird die Negation bzw. Inversion des Daten des Registers 311' über den Wahlschalter 314' j Ausgangssignals des zweiten Vergleichsindikators 46Γ und die Leitung 311 'a auf Grund des Signals auf der ^! über die Leitung 420'6 zum Anforderungsdaten-Stapel Leitung 331 'b zum Verknüpfungsglied 353. Gleichzeitig 310' geführt, um den Sperrindikator 316' des Registers bildet die Sperrsteuerstufe 40 das logische Produkt zwi-31Γ des Anforderungsdaten-Stapels 310' rückzusetzen. io sehen dem Ausgangssignal S\ des ersten Vergleichsindi-

(ib) Verarbeiten der von dem Prozessor 1' zur Haupt- kators 411' und dem Signal auf der Leitung 331'£> und

speicher-Steuerstufe 30 übertragenen Anforderung, gibt das sich ergebende Ausgangssignal über die Lei-

nachdem eine Sperrung von der Zentraleinheit 1 vor- tung 470 an die Prioritäts-Entscheidungsstufe 351 ab.

liegt: Das Ausgangssignal S\ des ersten Vergleichsindikators

Die Adresse, die Schreibdaten usw. werden wie die is 41Γ zeigt an, daß diese spezielle Anforderung eine Anüblichen Anforderungen (es sei angenommen, daß sie förderung für eine Bank ist, die die durch den Prozessor jetzt im Register 311' gespeichert sind) von der Spei- 1 gesperrte Sperrinformation enthält. Um das Eingeben chersteuereinheit 12' über die Leitung lOO'-l zum Regi- der Anforderungsdaten des Registers 311' in das Speister des Anforderungsdaten-Stapels 310' gebracht und cheradressenregister 352 zu unterbinden, verhindert dadort gespeichert. Der Befehl und die Bank-Nummer 20 her die Prioritäts-Entscheidungsstufe 351, daß das Setzwerden in dem Register 32Γ bzw. 324' des Anforde- signal für das Speicheradressenregister 352 (REQ) auf rungsbefehls-Stapels 320' gespeichert. die Leitung 357 gelangt (vgl. die F i g. 9B und 9C).

Zu diesem Zeitpunkt ist die Bank-Nummer im Regi- Zu diesem Zeitpunkt gelangt die im Register 311'

ster 324'gespeichert, und gelangt gleichzeitig direkt von enthaltene Adresse über die Leitung 311'a zur Sperr-

der Speichersteuereinheit 12' über die Leitung 100'-2 in 25 steuerstufe 40 und wird mit dem Wert des Sperradres-

die Sperrsteuerstufe 40, so daß die Bank-Nummer im senregisters 450 im Vergleicher 451 verglichen. Das

Vergleicher 402 mit dem Wert des Sperrbank-Nummer- Ausgangssignal des Vergleichers 451 wird mit dem Si-

Registers 401 verglichen werden kann. (Dieser Vorgang gnal, das durch die ein logisches Produkt erzeugende

wird immer dann ausgeführt, wenn die Hauptspeicher- Stufe des ersten Vergleichsindikators 41Γ gelangt, einer

Steuerstufe 30 die Anforderung von den Prozessoren 1 30 logischen Produktbildung unterzogen und dann auf dem

oder Γ zugeleitet erhält, unabhängig davon, ob eine zweiten Vergleichsindikator 46Γ angezeigt. (Wenn

Sperrung vorliegt oder nicht Übereinstimmung bei diesem Vergleich festgestellt

Wenn die Sperrung jedoch nicht vorliegt, weist das wird, wird der Binärwert »1« angezeigt.) Wie bei den

Sperrbank-Nummer-Register 401 oder 40Γ das gültige ersten Vergleichsindikatoren sind auch drei zweite Ver-

Bit mit dem Binärwert »0« auf, so daß das Vergieichser- 35 gleichsindikatoren vorgesehen, die den drei Registern

gebnis nicht beachtet wird.) des Anforderungsdaten-Stapels 310' eins zu eins ent-

Das Vergleichsergebnis wird durch die Stufe für das sprechen. (In diesem Falle entspricht der Indikator 461'

logische Produkt auf dem ersten Vergleichsindikator dem Register 311'.)

angezeigt. Es sind drei erste Vergleichsindikatoren Der Binärwert »1« wird im zweiten Vergleichsindika-

(411', 412', 413') entsprechend den drei Registern des 40 tor dann gesetzt, wenn die entsprechende Anforderung

Anforderungsdaten-Stapels31ö' vorgesehen,unddasje- von dem Prozessor i' (im Register 3ii' gespeichert)

nige Ergebnis, das angezeigt wird, wird durch die Lei- eine Anforderung ist, die sich auf den 8-Byte-Bereich

tung 331 'a von der Anforderungsstapel-Steuerstufe 330' mit der Sperrinformation A bezieht,

angegeben. Die Leitung 331'a gibt an, welche der Regi- Wenn der Binärwert »1« auf dem zweiten Vergleichs-

ster des Anforderungsdaten-Stapels 310' die Anforde- 45 indikator wie zuvor angegeben, angezeigt wird, wird das

rung von dem Prozessor Γ speichert, und entsprechend Setzsignal REQ nicht auf die Leitung 357 gegeben, um

hierzu wird das Ausgangssignal des Vergleichers 402 in zu verhindern, daß die Anforderung des Registers 311'

diesem Falle auf dem ersten Vergleichsindikator 411' in das Speicheradressenregister 352 gelangt

angezeigt Parallel zur Eingabe der Anforderung in dem In diesem Falle wird das Setzen bzw. Einspeichern in

Anforderungsdaten-Stapel 310' kann also überprüft 50 das Speicheradressenregister 352 einmal durch das Aus-

werden, wenn die Anforderung von dem Prozessor Γ gangssägna! 470 des ersten Vcrglcichsindikators 411 'un-

eine Anforderung für die gesperrte Bank ist terbunden. Wenn beim Vergleich im Vergleicher 451

Wenn Übereinstimmung beim Vergleichsvorgang des Übereinstimmung festgestellt wurde, wird das Eingeben

Vergleichers 402 festgestellt wurde, wird in diesem Falle in das Speicheradressenregister 352 so lange unterbun-

dann auf dem ersten Vergleichsindikator 411'der Binär- 55 den, bis die Sperrung aufgehoben ist. In diesem Falle

wert »1« angezeigt Die Anforderung von dem Prozes- wird die Sperrung in zwei Stufen unterbunden (vgl.

sor 1', bei der »1« auf den ersten Vergleichsindikatoren F i g. 9B).

411' bis 413' der Binärwert »1« angezeigt ist, ist eine Auch in dem Falle, wenn Übereinstimmung beim VerAnforderung für eine Bank, die die von dem Prozessor 1 gleich im Vergleicher 402 festgestellt wurde, und wenn gesperrte Sperrinformation B enthält ₆o der Binärwert »1« auf dem ersten Vergleichsindikator

Parallel zum Vorgang in der Sperrsteuerstufe 40 wird 411' angezeigt worden ist im Falle daß im zweiten Ver-

die übliche Prioritäts-Entscheidung ausgeführt Wenn gleicher 451 keine Übereinstimmung festgestellt wurde,

der Prioritätswert der Anforderung von dem Prozessor wird die Anforderung nur während eines Zyklus nicht in

1' (im Register 311' gespeichert) durch die Prioritäts- das Speicheradressenregister 352 und im nächsten Zy-

Entscheidungsstufe 351 entschieden bzw. festgelegt 65 klus in das Adressenspeicherregister 352 eingegeben

worden ist, wird er über die Leitung 355' zur Anforde- (der erste Vergleichsindikator wird durch das Aus-

rungsstapel-Steuerstufe 330' gebracht, die ihn über die gangssignal des Negationsgliedes im Falle, daß der s

Leitung 33Γί> zum Anforderungsdaten-Stapel 3Ί0' und zweite Vergleichsindikator auf den Binärwert »0« ge-

setzt ist, rückgesetzt), und die Anforderung (REQ) wird zur Hauptspeicherbank ausgegeben (vgl. F i g. 9C).

Wenn der Wert des Sperrbank-Nummer-Registers 401 und die Bank-Nummer beim Vergleich im Vergleicher 402 nicht miteinander übereinstimmen, wird die Anforderung vorbehaltlos bzw. uneingeschränkt zur Hauptspeicherbank weitergeleitet und in das Speicheradressenregister 352 eingegeben, sobald der Prioritätswert festgelegt bzw. entschieden worden ist (vgl. F ig. 9D).

Die zuvor beschriebenen Operationen und Vorgänge werden nachfolgend anhand der F i g. 9A bis 9D zusammengefaßt.

Das Setzsignal (REQ)der Anforderung von dem Prozessor Γ, die bereits im Anforderungsdaten-Stapel 310' gespeichert ist, wenn die Sperrung von dem Prozessor 1 aufgetreten ist, wird durch den Sperrindikator daran gehindert, in das Speicheradressenregister 352 zu gelangen, wenn der Prioritätswert festgelegt bzw. entschieden worden ist (Block P). Andererseits wird der Vergleich (Block C₂) vom Vergleicher 451 ausgeführt. Das Ergebnis wird vom zweiten Vergieichsindikator angezeigt. Wenn das Ausgangssignal (S₂) den Binärwert »1« aufweist, wird die Übertragung des Signals (REQ) für das Setzen des Speicheradressenregisters 352 wieder unterbunden, und die Unterbindung dauert an, bis die Sperrung aufgehoben ist. Wenn das Signal S₂ eine binäre »0« ist, wird das Setzen des Speicheradressenregisters 352 erlaubt (das Signal REQ wird erzeugt), und die Hauptspeicherbank wird gestartet (F i g. 9A).

Im Falle einer Anforderung, die der Prozessor Γ nach dem Sperrer von dem Prozessor 1 abgegeben hat, wird die Anforderung im Anforderungsdaien-Stapel 310' und im Anforderungsbefehls-Stapel 320' gespeichert, und parallel zum Decodieren (Block D) der Anforderung wird der Vergleich (Block Ci) der Bank-Nummern vom Vergleicher 402 ausgeführt. Das Vergleichsergebnis des Vergleichers 402 wird auf dem ersten Vergieichsindikator angezeigt. Wenn das Ausgangssignal (S₁) den Binärwert »1« aufweist, wird das Setzsignal (REQ) in das Speicheradressenregister 352 unterbunden, und der Adressenvergleich (Block C₂) im Vergleicher 451 wird ausgelöst (F ig.9B und 9C).

Das Vergleichsergebnis des Vergleichers 451 wird auf dem zweiten Vergleichsindikator angezeigt. Wenn das Ausgangssignal (S₂) ein Binärwert »1« ist (Fig. 9B), wird das Setzsignal (REQ) zum Speicheradressenregister 352 bis zur Sperraufhebung unterbunden.

Wenn das Signal S₂ dagegen den Binärwert »0« aufweist (F i g. 9C), wird das Setzsignal (REQ) im nächsten Zyklus T₀ dem Speicheradressenregister 352 bereitgestellt, und gleichzeitig wird der erste Vergleichsindikator rückgesetzt

Wenn das Vergleichsergebnis (Block C₁) des Vergleichers 402 mit dem Binärwert »0« auf dem ersten Vergleichsindikator (vgl. F i g. 9) gesetzt ist, wird das Setzsignal (REQ) des Speicheradressenregisters 352 im Zyklus 7o als nächstes der Entscheidung über die Priorität (Block /^ bereitgestellt

Der Vergleich im Vergleicher 402 ist der Vergleich der Bank-Nummer des Sperrbank-Nummer-Registers 401. Dies sind mehrere Bits (2 Bits, wenn der Hauptspeicher vier Bänke enthält und höchstens 4 Bits auch dann, wenn der Hauptspeicher sechszehn Bänke umfaßt). Die Anzahl der binären Stufen ist höchstens 2, und der Zeitraum, der für den Vergleich erforderlich ist, ist gering. Darüber hinaus wird der Vergleich gleichzeitig mit der Aufnahme der von der Zentraleinheit 1' kommenden Anforderung durch die Hauptspeichersteuerstufe durchgeführt und ist abgeschlossen, wenn die Anforderung decodiert werden soll, so daß der Zeitraum praktisch nicht ins Gewicht fällt.

Wenn der Prozessor 1 keine Sperrung abgibt, wird der Vorgang in derselben Weise wie in Fig.9D ausgeführt, und der Anforderungs-Zwischenraum oder -Abstand zum Hauptspeicher ist zu diesem Zeitpunkt 1 Zyklus.

Nur dann, wenn der Prozessor 1 die Sperrung ausführt, und eine Übereinstimmung im Vergleicher 402 festgestellt wurde, d. h., wenn der Prozessor 1' eine Bank mit der Sperrinformation angefordert hat, wird die Anforderung in jedem Falle 1 Zyklus im nächsten Zyklus warten gelassen und mit dem Wert des Sperradressenregisters 450 verglichen. Da der Sperrbereich jedoch nur 8 Bytes klein ist, ist die Übereinstimmung im Vergleicher 451 selten, und es besteht eine hohe Wahrscheinlichkeit dafür, daß die Anforderung zum Hauptspeicher im nächsten Zyklus ermöglicht wird.

Der in dem Prozessor 1 ausgeführte TS-Befehl endet mit dem auf den neuesten Standbringen oder dem Schreiben der Sperrinformation. Bei Beendigung des Einschreibvorgangs der Sperrinformation in die Bank des Hauptspeichers muß die Sperrung aufgehoben werden. Der Befehl von dem Prozessor 1 umfaßt die »Schreibanforderung« und die »Sperrfreigabeanforderung«.
Zum Zeitpunkt, wenn der Bank-Prioritätswert der Schreibanforderung festgelegt bzw. entschieden worden ist, wird der Befehl zur Sperrfreigabe, der das Ausgangssignal des Decoders 321 ist, über die Leitung 328a zur Sperrsteuerstufe 40 geleitet. Durch den Freigabebefehl rücksetzt die Sperrsteuerstufe 40 alle gültigen Bit-Anzeigen des Sperrbank-Nummer-Registers 401 mit der Bank-Nummer, die ersten Vergleichsindikatoren 41Γ, 412' und 413', die das Ergebnis des Vergleichers 402 anzeigen, die effektive Bit-Anzeige des Sperradressenregisters 450, die zweiten Vergleichsindikatoren 461', 462' und 463', die das Ergebnis des Vergleichers 451 anzeigen, sowie die Sperrindikatoren 316', 317' und 318', die zu den Registern des Anforderungsdaten-Stapels 310'gehören.
Die Anforderung des Prozessors Γ ist also zu dem Sperrbereich vom nächsten Zyklus zur Sperrfreigabe zuzuordnen bzw. zuzuschreiben.

Wie zuvor beschrieben, muß gemäß der vorliegenden Erfindung bei der Durchführung der Sperrung des Hauptspeichers in der Datenverarbeitungsanlage mit Mehrprogrammbetrieb, wenn das System zur Begrenzung des gesamten Bereichs verwendet wird, jede Bezugnahme auf den Hauptspeicher durch den gesperrten Prozessor in zwei Stufen beurteilt werden, ob die Bezugnahme eine Bezugnahme für diesen Bereich ist Da-

bei wird die Bezugnahme auf den gesperrten Bereich unterschieden und zusätzlich kann dann, wenn keine Sperrung vorliegt, verhindert werden, daß der Zeitraum zum Prüfen oder Testen für die Unterscheidung die Leistung bzw. die Funktion der Anlage nicht beeinträchtigt.

Bei dem hier beschriebenen Ausführungsbeispiel der Erfindung wurde der TS-Befehl als Beispiel herangezogen. Es können jedoch auch andere Befehle, die Sperrungen erfordern, mit der erfindungsgemäßen Anlage durchgeführt werden.

Hierzu 10 Blatt Zeichnungen

Claims (13)

Patentansprüche:

1. Datenverarbeitungsanlage mit Mehrprogrammbetrieb, mit Prozessoren (1,1'). mit einem Hauptspeicher (3) zum Speichern von Daten, mit an die Prozessoren (1, V) angeschlossenen Anforderungsregistern (310, 310', 320, 320') zum Speichern von Anforderungssignalen von den Prozessoren (1, 1') einschließlich Adressensignalen zur Bezeichnung von Speicherplätzen im Hauptspeicher

mit an die Prozessoren (1, V) angeschlossenen Sperradressenregistern (401, 40Γ, 450, 450') zum Speichern von gesperrten Adressen, mit an die Sperradressenregister (401, 401', 450, 450') und an die Anforderungsregister (310, 310', 320, 320') angeschlossenen Vergleichern (402, 402', 451, 45Γ) zum Vergleichen der Inhalte der Sperradressenregister und Anforderungsregister, und mit einer an die Vergleicher (402, 402', 451, 45Γ) angeschlossenen Steuerung (350), die in Abhängigkeit von einem von den Vergleichern gelieferten Antikoinzidenzsignal ein in einem Anforderungsregister gespeichertes Anforderungssignal an den Hauptspeicher (3) überträgt, dadurch gekennzeichnet, daß die Vergleicher (402, 402', 451, 45Γ) an die Prozessoren (1, V) und die Sperradressenregister (401, 401', 450, 450') angeschlossene, erste Vergleicher (402,402') aufweisen, die eine Koinzidenz zwischen einem ersten Teil einer gesperrten Adresse und einem entsprechenden ersten Teil eines Adressensignals, das im von den Prozessoren (1, V) gelieferten jeweiligen Anforderungssignal enthalten ist, parallel zum Speichern des Anforderungssignals im Anforderungsregister (310, 310', 320, 320') überprüfen,

daß die Vergleicher (402.402', 451,451') an die Prozessoren (1, V) und die Sperradressenregister (401, 401', 450, 450') angeschlossene, zweite Vergleicher (451, 45Γ) aufweisen, die eine Koinzidenz zwischen einem zweiten Teil derselben gesperrten Adresse und einem entsprechenden zweiten Teil des Adressensignals, das im von den Prozessoren (1, V) gelieferten jeweiligen Anforderungssignal enthalten ist, überprüfen, nachdem das Anforderungssignal im Anforderungsregister (310, 310', 320, 320') gespeichert ist,

und daß die Steuerung Banksteuerstufen (350) das im Anforderungsregister (310, 310,' 320, 320') gespeicherte jeweilige Anforderungssignal bei Vorliegen eines Antikoinzidenzsignals von den ersten Vergleichern (402,402') an den Hauptspeicher (3) überträgt, ohne das Vergleichsergebnis der zweiten Vergleicher (451, 45Γ) abzuwarten, und die Übertragung des jeweiligen Anforderungssignals bei Vorliegen eines Koinzidenzsignals von den ersten Vergleichern (402, 402') so lange verhindert, bis von den zweiten Vergleichern (451,451') ein Antikoinzidenzsignal für das jeweilige Anforderungssignal geliefert wird.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten Vergleicher (451, 45Γ) mit den Prozessoren (1, V) über die Anforderungsregister (310,310'; 320,320') und die den zweiten Vergleichern zugeordneten Sperradressenregister (450, 450') verbunden sind und Koinzidenz zwischen dem zweiten Teil der gesperrten Adresse und dem entsprechenden zweiten Teil des Adressensignals des jeweiligen Anforderungssigiials, das im Anforderungsregister (310, 310'; 320, 320') gespeichert ist, feststellen.

3. Datenverarbeitungsanlage nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweiten Vergleicher (451, 45Γ) jeweils in Abhängigkeit von einem der ersten Vergleicher (402, 402') bereitgestellten Koinzidenzsignal einen Vergleich zwischen dem zweiten Teil der gesperrten Adresse und dem jeweiligen Anforderungssignal durchführen.

4. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,

daß die Anforderungsregister (310, 320; 310', 320') erste und zweite Anforderungsregister (310, 320 bzw. 310', 320') umfassen, daß die den ersten Vergleichern zugeordneten Sperradressenregister (401, 401') ein erstes und ein zweites Sperradressenregister (401 bzw. 40Γ) umfassen, die jeweils die ersten Teile erster bzw. zweiter gesperrter Adressen, die von einem ersten bzw. zweiten Prozessor (1 bzw. V) gesperrt sind, speichern, daß die den zweiten Vergleichern zugeordneten Sperradressenregister (450, 450') ein drittes und ein viertes Sperradressenregister (450 bzw. 450') umfassen, die jeweils die zweiten Teile der ersten bzw. zweiten gesperrten Adressen speichern, die vom ersten bzw. zweiten Prozessor (1 bzw. V) gesperrt sind,

daß die ersten Vergleicher (402, 402') einen dritten und einen vierten Vergleicher (402 bzw. 402') umfassen, wobei der dritte Vergleicher (402) mit dem zweiten Prozessor (V) und dem ersten Sperradressenregister (401) in Verbindung steht und Koinzidenz zwischen dem ersten Teil der ersten geperrten Adresse und dem entsprechenden ersten Teil eines Adressensignals des jeweiligen Anforderungssignals feststellt, das vom zweiten Prozessor (1') bereitgestellt wird, und der vierte Vergleicher (402') mit dem ersten Prozessor (1) und dem zweiten Sperradressenregister (401') in Verbindung steht und Koinzidenz zwischen dem ersten Teil der zweiten gesperrten Adresse und dem entsprechenden ersten Teil eines Adressensignals des jeweiligen Anforderungssignals feststellt, das vom ersten Prozessor (1) bereitgestellt wird,
daß die zweiten Vergleicher (451,45ΓΊ einen fünften und einen sechsten Vergleicher (451 bzw. 45Γ) umfassen, wobei der fünfte Vergleicher (451) mit dem zweiten Prozessor (V) und dem dritten Sperradressenregister (450) verbunden ist und Koinzidenz zwischen dem zweiten Teil der ersten gesperrten Adresse und dem entsprechenden zweiten Teil eines Adressensignals des jeweiligen Anforderungssignals feststellt, das vom zweiten Prozessor (V) bereitgestellt wird, und der sechste Vergleither (451') mit dem ersten Prozessor (1) und dem vierten Sperradressenregister (450') in Verbindung steht und Koinzidenz zwischen dem zweiten Teil der zweiten gesperrten Adresse und dem entsprechenden zweiten Teil des jeweiligen Anforderungssignals feststellt, das vom ersten Prozessor (1) bereitgestellt wird,

daß eine Anforderungsstapelsteuerstufe (330) vorgesehen ist, die mit dem ersten Prozessor (1) verbunden ist und das jeweilige Anforderungssignal vom ersten Prozessor (1) dem ersten Anforderungsregister (310, 320) und dem vierten Vergleicher (402') gleichzeitig bereitstellt, sowie eine weitere Anforderungsstapelsteuerstufe (330') vorgesehen ist, die mit

20

25

30

dem zweiten Prozessor (1') in Verbindung steht und das jeweilige Anforderungssignal vom zweiten Prozessor (V) dem zweiten Anforderungsregister (310', 320') und dem dritten Vergleicher (402) gleichzeitig bereitstellt, und daß die Steuerung (350) mit dem dritten bis sechsten Vergleicher (402,402', 451,451') und dem ersten und zweiten Anforderungsregister (310, 320; 310'. 320') in Verbindung steht, das jeweilige im ersten Anforderungsregister (310, 320) gespeicherte Anforderungssignal in Abhängigkeit eines Antikoinzidenzsignals, das entweder vom vierten (402') oder vom sechsten Vergleicher (451') erzeugt wird, überträgt, und das jeweilige im zweiten Anforderungsregister (310', 320') gespeicherte Anforderungssignal in Abhängigkeit eines Antikoinzidenzsignals überträgt, das von entweder dem dritten (402) oder dem fünften Vergleicher (451) erzeugt wird.

5. Datenverarbeitungsanlage nach Anspruch 4, dadurch gekennzeichnet,

daß der dritte Vergleicher (402) mit dem zweiten Prozessor (V) über das zweite Anforderungsregister (310', 320') verbunden ist, und
daß der vierte Vergleicher (402') mit dem ersten Prozessor (1) über das erste Anforderungsregister (310, 320) in Verbindung steht.

6. Datenverarbeitungsanlage nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet,

daß der fünfte Vergleicher (451) den Vergleich in Abhängigkeit von einem Koinzidenzsignal durchführt, das vom dritten Vergleicher (402) erzeugt wird, und

daß der sechste Vergleicher (451') den Vergleich in Abhängigkeit von einem Koinzidenzsignal durchführt, das vom vierten Vergleicher (402') erzeugt wird.

7. Datenverarbeitungsanlage nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Steuerung (350) die Übertragung der jeweiligen im ersten und zweiten Anforderungsregister (310, 320 bzw. 310', 320') gespeicherten Anforderungssignale jeweils in Abhängigkeit von Koinzidenzsignalen, die vom vierten (402') bzw. vom dritten Vergleicher (402) erzeugt werden, so lange unterbindet, bis Antikoinzidenzsignale vom sechsten (45Γ) bzw. fünften Vergleicher (451) erzeugt werden.

8. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der erste Teil der Adressensignale eine kleinere Anzahl an Bits als der zweite Teil der Adressensignale aufweist.

9. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet,

daß der Hauptspeicher (3) mehrere Speicherbänke (31) aufweist, daß jedes Adressensignal jedes Anforderungssignals ein Speicherbank-Nummernsignal zur Kennzeichnung einer der Speicherbänke (31) und einer Speicherstelle innerhalb derjenigen Speicherbank (31) aufweist, die durch das Speicherbank-Nummersignal bezeichnet ist,

daß die ersten Teile der Adressensignale Speicherbank-Nummersignale sind, und
daß die zweiten Teile der Adressensignale Speicherstellensignale sind.

10. Datenverarbeitungsanlage nach Anspruch 7 oder 9, dadurch gekennzeichnet,

daß das erste und zweite Anforderungsregister (310, 320; 310', 320') jeweils mehrere Anforderungssignale speichern, die vom ersten bzw. zweiten Prozessor (1,1') bereitgestellt werden, und
daß die Steuerung (350) erste und zweite Prioritätsentscheidungsstufen (35i, 351') umfaßt, die Speicherstellen im ersten und zweiten Anforderungsregister (310, 320; 310', 320') auswählen, um jeweils jedes vom ersten bzw. zweiten Prozessor (1,1') bereitgestellte Anforderungssignal zu speichern, und jeweils Speicherstellen im ersten Anforderungsregister (310, 320) auswählt, um dem sechsten und fünften Vergleicher (45Γ, 451) jeweils ein im ersten Anforderungsregister (310, 320) gespeichertes Anforderungssignal bereitzustellen.

11. Datenverarbeitunganlage nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, daß der dritte bis sechste Vergleicher (402, 402', 451, 45Γ) jeweils dritte bis sechste Vergleichsindikatoren (411-413,411'-413", 461-463,461'-463') aufweisen, die jeweils die im dritten bis sechsten Vergleicher (402, 402', 451, 45Γ) erzeugten Vergleichsergebnisse speichern.

12. Datenverarbeitunganlage nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet

daß mehrere erste Vergleichsindikatoren (411—413; 411'—413') vorgesehen sind, die das jeweilige Vergleichsergebnis der ersten Vergleicher (402, 402') speichern,

daß erste Torschaltungen (315, 328) vorhanden sind, die jedes von den Prozessoren (1, V) bereitgestellte Anforderungssignal zu ausgewählten Anforderungsregistern (310,320, 310', 320') und das Vergleichsergebnis der Vergleicher (402,402', 451,45Γ) zu einem der Vergleichsindikatoren (411—413, 411'—413', 461-463,461'-463') durchschalten,
daß die Steuerung (350) zweite Torschaltungen (353) aufweist zur Auswahl eines der Anforderungsregister (310, 320, 310', 320') und eines entsprechenden Vergleichsindikators (411-413,411'-413'), und daß die Steuerung (350) Verknüpfungsglieder aufweist, die ein Anforderungssignal von den ausgewählten Anforderungsregistern (310, 320, 310', 320') in Abhängigkeit eines von dem ausgewählten Vergleichsindikator(411— 413,411' — 413') bereitgestellten Antikoinzidenzsignals übertragen.

13. Datenverarbeitungsanlage nach Anspruch 12, dadurch gekennzeichnet, daß die Steuerung (350) mehrere zweite Vergleichsindikatoren (461—463, 46Γ—463') aufweist, von denen jeder mit einem zweiten Vergleicher (451,451') und mit dem entsprechenden ersten Vergleichsindikator verbunden ist, um das Vergleichsergebnis des zweiten Vergleichers zu speichern, und die Verknüpfungsglieder auf Signale ansprechen, die von den zweiten Vergleichsindikatoren bereitgestellt werden.