DE2165767A1 - Datenverarbeitungssystem - Google Patents
DatenverarbeitungssystemInfo
- Publication number
- DE2165767A1 DE2165767A1 DE19712165767 DE2165767A DE2165767A1 DE 2165767 A1 DE2165767 A1 DE 2165767A1 DE 19712165767 DE19712165767 DE 19712165767 DE 2165767 A DE2165767 A DE 2165767A DE 2165767 A1 DE2165767 A1 DE 2165767A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- interrupt
- data processing
- priority
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
Description
Dipl.-Ing. Heinz Bardehle
8000. München 26, Postfach 4
Mein Zeichen: P 1324 .
Anmelder: Honeywell Information Systems Inc. 200 Smith Street
Waltham/Mass., Vi St. A.
Waltham/Mass., Vi St. A.
Die Erfindung bezieht sich generell auf ein informationsverarbeitendes
System und insbesondere auf eine Unterbrechungs-Prioritätseinrichtung,
die in einer zentralen Systemsteuereinrichtung untergebracht ist, um eine Verbindung^steuerung
durch jede vorgesehene Verarbeitungseinrichtung in einem Datenverarbeitungssystem zur gleichzeitigen Verarbeitung
mehrerer Programme zu bewirken.
Bei bekannten Mehrprozeßinformations-Verarbeitungssystemen konnte nur eine Verarbeitungseinrichtung bzw. Zentraleinheit
als Steuerungs-Verarbeitungseinrichtung bzw. -Zentraleinheit ausgewählt werden. Die Steuerungs-Zentraleinheit steuert die
Abwicklung bzw. Ausführung von Unterbrechungen durch Module des informationsverarbeitenden Systems.
In vielen Fällen führt jedoch jede Zentraleinheit bzw.
Verarbeitungseinrichtung in einem Mehrprozeßsystem ein anderes Programm aus, weshalb eine Zentraleinheit bzw· Verarbeitungseinrichtung ein hochwertiges Programm und eine
20983671Ug
andere Verarbeitungseinrichtung ein niedrigwertiges Programm ausführt, währenddessen eine Unterbrechung angefordert
wird. Wenn die erste Verarbeitungseinrichtung als Steuerungs-Verarbeitungseinrichtung ausgewählt worden ist
und die Anforderung eine niedrigere Priorität hätte als das hochwertige Programm, dann würde die erste Verarbeitungseinrichtung
ihre Programmausführung bis zum Abschluß fortsetzen, bevor das Unterbrechungsprogramm ausgeführt würde. Es ist
nun durchaus möglich, daß das unterbrechungsprogramm eine wesentlich höhere Priorität besitzt als das niedrigwertige
Programm, das von der zweiten Verarbeitungseinrichtung ausgeführt wird. Die Priorität wird bei den bisher bekannten
Einrichtungen streng durch die Beziehung der Uhterbrechungsanforderung
zu dem Programm bestimmt, das von der Steuerungs-Verarbeitungseinrichtung ausgeführt wird.
Ohne eine zentrale Unterbrechungssteuerung und Maskierung bzw. Abdeckung muß in entsprechender Weise jede Verarbeitungseinrichtung
ihre eigene Annahme oder Abweisung der jeweiligen Aufgabenzuordnung ausführen. Bisher ist eine
zentrale Unterbrechungsadressentabelle vorgesehen worden, um einer Verarbeitungseinrichtung die Möglichkeit zu geben,
eine Unterbrechung zu steuern oder zu verhindern. Zu der Verarbeitungseinrichtung muß dabei eine Verbindung hergestellt
werden. Zu diesem Zeitpunkt muß die Verarbeitungseinrichtung dann bestimmen, ob die Priorität der Unterbrechung
hoch genug ist, um eine Unterbrechung zu rechtfertigen.
Der Erfindung liegt die Aufgabe zu Grunde, einen Weg zu zeigen, wie unter Vermeidung der den vorstehend betrachteten
2ÖÖ836/1UI
bekannten Systemen anhaftenden Nachteile in besonders einfacher Weise Programmunterbrechungen durch die jeweils
vorgesehenen Zentraleinheiten bzw. Verarbeitungseinrichtungen vorgenommen werden können.
Gelöst wird die vorstehend aufgezeigte Aufgabe durch die
im Patentanspruch 1 angegebene Erfindung. Gemäß der Erfindung
ist ein Datenverarbeitungssystem geschaffen, das dadurch gekennzeichnet ist, daß ein Speicher vorgesehen ist,
der Daten und Programmbefehle an adressierbaren Speicherplätzen zu speichern vermag, daß eine Vielzahl von Übertragungseinrichtungen
vorgesehen ist, die eine Vielzahl von Datenverarbeitungseinrichtungen und Steuerungs-Datenverarbeitungseinrichtungen
enthalten, durch die Daten entsprechend den Programmbefehlen verarbeitet bzw» bearbeitet
werden, die aus dem Speicher herausgeführt worden sind, daß die übertragungseinrichtungen Unterbrechungssignale auf das
Auftreten bestimmter Zustände hin zu erzeugen gestatten, daß die Steuerungs-Datenverarbeitungseinrichtungen jeweils Einrichtungen
enthalten, die Maskierungssignale erzeugen, welche die Priorität der Programmbefehle kennzeichnen, die von der
Steuerungs-Datenverarbeitungseinrichtung für die Datenbehandlung benutzt werden, daß die Steuerungs-Datenverarbeitungseinrichtungen
ferner jeweils Einrichtungen zur Unterbrechung der Dateribehandlungen enthalten, daß eine Systemsteuereinrichtung
mit dem Speicher und den Übertragungseinrichtungen verbunden ist und auf die Erzeugung der Unterbrechungs signale
hin an die Steuerungs-Datenverarbeitungseinrichtung eine Adresse abgibt, welche eine Bit-Konfiguration enthält, die
für die zur Erzeugung der Unterbrechungssignale führenden
Zustände eindeutig ist, daß die Systemsteuereinrichtung ferner auf die Erzeugung der Unterbrechungssignale hin ein
209836/1U6
das Vorhandensein einer Unterbrechung anzeigendes Signal zum Zwecke der Unterbrechung der Datenbehandlungen in der
Steuerungs-Datenverarbeitungseinrichtung abgibt, daß die Systemsteuereinrichtung eine Vielzahl von Einrichtungen
enthält, die auf die Maskierungssignale hin ansprechen und die jeweils einer Steuerungs-Datenverarbeitungseinrichtung
zur Verhinderung der Erzeugung des das Vorhandensein einer Unterbrechung anzeigenden Signals zugeordnet sind, und daß
die zuletzt genannten Einrichtungen die Abgabe der Adresse an die jeweils zugeordnete Steuerungs-Datenverarbeitungseinrichtung
entsprechend der Priorität des Programmbefehls in dem Maskierungssignal in dem Fall zu verhindern gestattet,
daß die Unterbrechungssignale auf das Vorliegen ausgewählter Zustände der betreffenden bestimmten Zustände
hin erzeugt werden.
Die den bisher bekannten Datenverarbeitungssystemen anhaftenden
Probleme werden somit durch Bereitstellung einer Einrichtung gelöst, die der jeweiligen Verarbeitungseinrichtung
in einem Mehrprozeßsystem ermöglicht, zu einer Steuerungs-Verarbeitungseinrichtung
zu werden und damit eine wirksamere Abwicklung von Übertragungsanforderungen zu bewirken, die
eine höhere Priorität haben als das jeweils ausgeführte Programm. Die vorliegende Erfindung vermindert damit das
Prioritätsproblem bei der Unterbrechung von Verarbeitungseinrichtungen in einem Mehrrechnersystem, nämlich durch
die Verwendung einer Einrichtung in einer zentralen Systemsteuereinrichtung für die Maskierung oder Verhinderung der
Unterbrechung einer Verarbeitungseinrichtung, die ein
Programm ausführt, welches einen höheren Wert hat als das Programm, welches durch das Unterbrechungs-Modul angefordert
wird. Außerdem ermöglicht die betreffende Einrichtung die
208836/1148
Unterbrechung einer Verarbeitungseinrichtung, die ein
Programm ausführt, das einen niedrigeren Wert hat als das Programm, das von dem Unterbrechungs-Modul angefordert wird.
In einer Systemsteuereinrichtung ist ein Maskenregister vorgesehen,
welches die Prioritätsbetriebsdaten des Programms speichert, das von einem Steuermodul verarbeitet wird. Ein
weiteres Register speichert die Unterbrechungsanforderungen für die Verarbeitungszeit oder den Zugriff zu einem Modul in
dem System. Das Maskenregister verhindert dabei selektiv die Bedienung der betreffenden Unterbrechung durch das dem Maskenregister
zugeordnete Steuermodul, und zwar durch Sperrung einer Prioritätsauswahl-Unterbrechungs-Verknüpfungsschaltung,
die die Übertragung der Unterbrechungssignale zu dem Steuermodul hin verhindert. Mit Beendigung des Programms durch
das Steuermodul fordert das betreffende Steuermodul das in dem Unterbrechungsregister gespeicherte Unterbrechungssignal mit der höchsten Priorität an. Die Unterbrechungssignale
werden den Unterbrechungsregistern durch die eine Unterbrechung anfordernden Module zugeleitet. In dem Unterbrechungssignal
sind ein entsprechend festgesetztes Prioritätsdatensignal bzw. Prioritätsbetriebsdatensignal und ein
Identifizierungssignal enthalten. Das Prioritätsdatensignal legt das Unterbrechungssignal in einer Prioritätsbaumverknüpfungsschaltung
fest. Die Prioritätsbaum-Schaltung ermöglicht die Bedienung bzw, Abwicklung von Unterbrechungen
in der Weise, daß die Unterbrechung mit dem höchsten Wert zuerst von irgendeinem Steuermodul abgewickelt wird. Auf
diese Weise werden Unterbrechungen also nicht nur von einer Verarbeitungseinrichtung abgewickelt, sondern die Abwicklung
der Unterbrechungen erfolgt durch mehrere Verarbeitungsein-
209835/1 U6
richtungen, die als Steueinmgs-Verarbeitungseinrichtungen
entsprechend eingesetzt sind.
In einem modernen Mehrprozessor- oder Mehrrechnersystem ist
es erforderlich, sowohl die Hardware als auch die Software von der Belastung der Prüfung weiterer Komponenten des
Systems bezüglich der Beendigung einer Bedienung oder von Bedienungsanforderungen zu befreien. Zu diesem Zweck werden
durch aktive Module, wie Eingabe/Ausgabe-Steuereinrichtungen, die vollständig festgelegte Aufgaben haben oder die
eine Bedienung erfordern, Unterbrechungen bezüglich des normalen Befehlsflusses in einer Verarbeitungseinrichtung
erzeugt ο In einem Me rhre eimer sy st em können diese Unterbrechungen
durch Verarbeitungseinrichtungen sowie durch Eingabe/Ausgabe-Einrichtungen erzeugt werden.
Jede Systemsteuereinrichtung gemäß dem vorliegenden Verfahren weist seine Programmunterbrechungszellen auf, die in
einer Prioritätsreihenfolge miteinander verbunden sind* Jede von einem aktiven Modul erzeugte Unterbrechungsanforderung
gibt eine dieser Unterbrechungszellen frei, und zwar in Abhängigkeit davon, welche bestimmte Unterbrechungszelle
der Unterbrechungs-Einrichtung für die Benutzung zugeordnet worden ist. Für jede Unterbrechungszelle ist eine
Steuerungs-Verarbeitungseinrichtung vorgesehen, die in dem Fall anspricht, daß die entsprechende Unterbrechungszelle
freigegeben worden ist.
Auf die Beendigung des jeweiligen Befehls in der Verarbeitungseinrichtung
hin wird eine Überprüfung bezüglich des Vorhandenseins einer Unterbrechung vorgenommen. Wenn
keine Unterbrechungen vorhanden sind oder wenn die Unter-
200836/1146
brechungs-Sperrfunktion, die als Makierungsfunktion bezeichnet sei, aktiv ist, wird die Befehlsausführung in
einer normalen Folge fortgesetzt. Wenn eine oder mehrere Unterbrechungen vorhanden und nicht abgedeckt oder verhindert
sind, gibt die Systemsteuereinrichtung die Identität der Zelle höchster Priorität an, die freigegeben ist, und
dann wird die Unterbrechungszelle zurückgestellt. Hierdurch wird die Verarbeitungseinrichtung veranlaßt, ihren nächsten
Befehl aus einem zuvor festgelegten Speicherplatz aufzunehmen, der auf der Grundlage der Uhterbreehungszellen-Identität
bestimmt wird. Für jede ühterbrechungszelle sind zwei aufeinanderfolgende Speicherplätze in dem Speicher vorgesehen,
wobei die Befehle aus diesen Speicherplätzen normalerweise
dazu herangezogen werden, den Maschinenzustand zu speichern und dann auf das in Frage kommende Teilprogramm
zur Abwicklung der Unterbrechung überzugehen» Eine Wortunterbrechungstabelle oder ein Unterbrechungsvektor ist
somit für ^ede Systemsteuereinrichtung in dem System erforderlich.
Wenn die Bedienung bzw. Abwicklung der Unterbrechung abgeschlossen ist, erledigt die Überwachungs-Software
das Programm höchster Priorität in seiner Wartestellung,
Die Systemsteuereinrichtung weist mehrere Unterbrechungs-Freigaberegister
oder Unterbrechungs-Maskenregister auf, von denen jeweils eines für eine Verarbeitungseinrichtung
vorgesehen ist, die mit der Systemsteuereinrichtung verbunden ist. Jedes der Maskenregister enthält ein Bit entsprechend
der jeweiligen Unterbrechungszelle in der Systemsteuereinrichtung.
Diese Maskenregister können von einer Verarbeitungseinrichtung her geladen werden, die mit einem
Steuerteil verbunden ist, und außerdem bestimmen sie, welche Verarbeitungseinrichtung für die jeweilige Unterbrechungszelle die Steuerungs-Verarbeitungseinrichtung ist.
209836/1146
Die eine bestimmte Unterbrechung abwickelnde Überwachungs-Software
sperrt normalerweise den Befehlszähler und Anzeigeeinrichtungen für das unterbrochene Programm. Sofern
erforderlich, kann die Überwachungs-Software das Maskenregister mit einer geeigneten Kombination von Informationsbits laden, um Jegliche unterwünschten Unterbrechungen zu
verhindern. Die Bedienung bzw. Abwicklung der jeweiligen Unterbrechung kann dann ohne die Benutzung der Maskierungsbits fortschreiten. Die Überwachungs-Software kann somit
* gegen unerwünschte Unterbrechungen geschützt werden; sie
kann jedoch nacheinander durch eine freigegebene Unterbrechung höherer Priorität unterbrochen werden. Die Überwachungs-Software
besitzt über die Vielzahl von Steuerungs-Verarbeitungseinrichtungen eine Flexibilität, derzufolge
eine Verteilung der Ausführung der verschiedenen Unterbrechungen unter die Steuerungs-Verarbeitungseinrichtungen
möglich ist. Sämtliche Maskenregister können von jeder Steuerungs-Verarbeitungseinrichtung mit Hilfe eines Lesebefehls
abgefragt werden, um den Zustand der jeweils anderen Steuerungs-Verarbeitungseinrichtung und die Unterbrechungen
zu prüfen, die von einer derartigen anderen Steuerungs-Verarbeitungseinrichtung angefordert werden.
Auf diese Weise kann eine eine hohe Priorität besitzende Unterbrechung irgendeiner Verarbeitungseinrichtung von
irgendeiner Steuerungs-Verarbeitungseinrichtung bedient bzw. abgewickelt werden.
Das Ansprechen auf eine Programmunterbrechung kann zu der Verzweigung von dem Programm, das gerade ausgeführt
wird, zu einem bestimmten Unterprogramm oder ggfs. zur Wiederholung eines Vorgangs führen, wenn ein Fehler aufgetreten
ist. Auf Grund der Systemflexibilität ist jedoch
209836/1 U6
eine Änderung des Ansprechens auf ein Programmsignal
durch das System vor Aufnahme der Programmunterbrechung mögliche Das Ansprechen auf das Programmunterbrechungssignal
kann dann die Form einer Verzweigung von dem gerade ausgeführten Programm durch irgendeine Steuerungs-Verarbeitungseinrichtung
zu einem Befehl hin annehmen, der gemäß dem Ausführungsprogramm von der Steuerungs-Verarbeitungseinrichtung
geändert sein kann.
An Hand von Zeichnungen wird die Erfindung nachstehend
näher erläutert.
Fig. 1 zeigt in einem Blockdiagramm ein Mehrrechner-Datenverarbeitungssystem,
bei dem nachstehend näher beschriebene Ausführungsformen der Erfindung anwendbar sind.
Fig. 2 zeigt in einem Funktionsblockdiagramm eine Systemsteuereinrichtung für die Verwendung in dem Datenverarbeitungssystem
gemäß Fig. 1„
Fig. 3 zeigt eine Darstellung eines Datenfeldes-eines Wortes,
das in einem Maskenregister gemäß der Erfindung gespeichert ist c
Fig. 4 zeigt in einem Blockdiagramm eine Unterbrechungsprioritätsbaum-Schaltung,
die in Verbindung mit Maskenregistern verwendet wird.
Fig. 5 zeigt in einem Blockdiagramm eine Schaltung, die zur Abtastung von Unterbrechungszellen benutzt wird.
Fig. 6 zeigt in einem Verknüpfungsdiagramm eine Vier-Bit-Stufe eines 32-Bit-Unterbrechungszellenregisterso
Fig. 7 zeigt in einem Signal-Zeit-Diagramm Steuersignale, wie sie für das Setzen und Auslesen der Unterbrechungszellenregister
und Maskenregister erforderlich sind, wobei die zeitliche Lage der Signale veranschaulicht ist, wie
sie in den Verknüpfungsschaltungen gemäß Fig. 5, 6 und 8
bis 11 benutzt bzw. erzeugt werden.
209836/1148
Fig. 8 zeigt in einem Verknüpfungsdiagramm den Steuerteil
für das Setzen und Rückstellen des Maskenregisters. Fig. 9 zeigt in einem Verknüpfungsdiagramm eine Verknüpfungsschaltung
für das Auslesen eines Maskenregisters-Fig. 10 zeigt in einem Verknüpfungsdiagramm eine Mas kenregister-Prioritätslogik
und die Erzeugung einer Unterbrechung.
Fig. 11 zeigt in einem Verknüpfungsdiagramm den generellen
Steuersignalfluß für das Lesen eines Unterbrechungszellensignals und für die Erzeugung einer Teiladresse für die
Übertragung zu einer Steuerungs-Verarbeitungseinrichtung hin.
In Fig. 1 ist ein Mehrrechner-Datenverarbeitungssystem gezeigt,
das mehrere Datenverarbeitungsmodule enthält, die gemäß der Erfindung verwendet werden. Zwei Verarbeitungseinrichtungen bzw. Zentraleinheiten 10 und 11 in dem Datenverarbeitungssystem
sind mit einer Gruppe von Systemsteuereinrichtungen 12 verbunden, von denen hier zwei gezeigt sind.
Die Systemsteuereinrichtungen 12 bewirken über Kanäle oder Übertragungskanäle 14 eine Steuerung der Datenübertragung
des Datenverarbeitungssystems, und zwar unter den Verarbeitungseinrichtungen
10 und 11, einer Gruppe von Speicherreihen 16, einer Eingabe/Ausgabe-Steuereinrichtung 18 und
einer Übertragungsverarbeitungseinrichtung 20. Die Eingabe/Ausgabe-Steuereinrichtung
18 ist ein Koordinator, der sämtliche Eingabe/Ausgabe-Operationen zwischen den komplementären
Geräten peripherer Untersysteme, wie Magnettrommelspeichereinheiten, Magnetplattenspeichereinheiten und Magnetbandspeichereinheiten,
und jeder der in einer Vielzahl vor» gesehenen Systemsteuereinrichtungen 12 koordiniert. Die
Übertragungssteuereinrichtung 20 kann eine Datenübertragungs-Verarbeitungseinrichtung
sein, die automatisch Informationen
209836/1148
von Fern-Endgeräten aufnimmt und verarbeitet, um über die
Systemsteuereinrichtungen Eingabesignale in das System einzuführen und Informationen an die Endgeräte über gemeinsame
Trägergeräte auszusenden.
Die Dateninformationsübertragüng zu und von den Systemsteuereinrichtungen
12 und den übrigen Modulen des Datenverarbeitungssystems erfolgt über gesonderte Kanäle 14. Diese
Kanäle stehen unter der Steuerung eines Kanalauswahlsignals, welches jeweils einen bestimmten Kanal in dem System für die
Aufnahme oder Aussendung von Dateninformationen auswählt und aktiviert. Wenn die Verarbeitungseinrichtung 10 z.B. eine
Verbindung mit dem Speicher 16 wünscht, würde ein Kanal 22 in der Verarbeitungs einrichtung aktiviert werden, um ein
entsprechendes Zustandesignal zu übertragen, und ein Kanal 14a
würde in der Systemsteuereinrichtung 12 freigegeben werden, um das betreffende Anforderungssignal aufzunehmen· Die
Systemsteuereinrichtung 12 würde ihrerseits einen Kanal 14b
aktivieren, um mit dem Speicher 16 in Verbindung zu gelangen, und über die Kanäle 14b und 14a würde die Information zu
dem Kanal 22 in der Verarbeitungseinrichtung 10 hin geleitet werden. Auf diese Weise steuern die in dem jeweiligen Datenverarbeitungsmodul
des Systems enthaltenen Kanäle die Verbindungen zwischen den Modulen. Bezüglich einer weiteren
Erläuterung eines modularen Datenverarbeitungssystems und insbesondere einer Systemübertragungssteuereinrichtung für
die Verwendung in Verbindung mit der Erfindung sei auf die US-PS 3 413 613 hingewiesen. Bezüglich Maskierungsprogramm-Unterbrechungsanforderungen
sei auf die US-PS 3 479 649 hingewiesen.
In Fig. 2 ist in näheren Einzelheiten in einem Funktionsblockdiagramm
eine Systemsteuereinrichtung gezeigt, die für
20Ö836/1U6
die Verwendung in dem Datenverarbeitungssystem gemäß Fig. dient. Die Grundfunktion der Systemsteuereinrichtung bildet
die Koordinierung der Wiederauffindung und Speicherung von Daten in Schnellspeichereinheiten für aktive Systemmodule.
Neben Speichereinheiten-Datenänderungen enthält die Systemsteuereinrichtung noch interne Register, die dazu benutzt
werden, die Hardwareoperation des gesamten Datenverarbeitungssystems zu steuern.
Im folgenden sei insbesondere auf Fig. 2 Bezug genommen.
Die Systemsteuereinrichtung enthält zwei Schnittstellen, deren eine, als Kanalschnittstelle 24 bezeichnet ist und
deren andere, als Speicherschnittstelle 26 bezeichnet ist. Die Kanalschnittstelle 24 leitet Daten zu bzw. von den aktiven
Kanälen und wirkt als Übertragungs-Verteilerzentrum für das gesamte Datenverarbeitungssystem. Die Speicherschnittstelle
stellt die Übertragungsverbindungsleitung zwischen der Systemsteuereinrichtung
und den daran angebrachten Speichereinheiten dar (siehe Fig. 1).
Die Kanalschnittstelle 24 ist eine aktive Modulschnittstelle in Bezug auf die Systemsteuereinrichtungskanäle.
Die aktiven Module sind die Verarbeitungseinrichtungen 10 und 11, die lingabe/Ausgabe-Steuereinrichtung 18 und z.B.
die Übertragungs-Verarbeitungseinrichtung 20 gemäß Fig. 1.
Die Grundfunktion der Kanalschnittstelle bzw. der Kanaltrenngeräte 24 besteht darin, die für die Verbindung der
aktiven Module mit der Systemsteuereinrichtung erforderliche Hardware und Verknüpfungsschaltung bereitzustellen.
206836/iue
Das an der Kanalschnittstelle 24 auftretende Datenwort
umfaßt 72 Bits, die parallel übertragen werden. Dabei ist ein Paritätsbit den Bits 00-35 zugeordnet, und ein Paritätsbit ist den Bits 36-71 zugeordnet. Die Paritätsprüfung in
der Systemsteuereinrichtung gemäß der vorliegenden Erfindung erfolgt hinsichtlich einer ungeradzahligen Bitparität, wes-'halb
eine richtige Information eine ungerade Anzahl von Bits einschließlich des Paritätsbits umfaßt,, Das Bit 00 der Daten
ist das Bit höchster Wertigkeit, und das Bit 71 ist das Bit niedrigster Wertigkeit. Die Übertragung der 72 Datenbits
zwischen den aktiven Kanälen und der Systemsteuereinrichtung erfolgt über doppeltgerichtete Leitungen 28. Dies heißt,
daß Daten zu und von den aktiven Modulen über ein und denselben Leitungsdraht übertragen werden. Die beiden Paritätsbits wirken jeweils einseitig, weshalb zwei eindeutige Leitungen
von dem aktiven Modul und zwei eindeutige zu dem aktiven Modul hin erforderlich sind.
Der Systemsteuereinrichtung wird der Beginn eines Zyklus mit einem asynchronen Unterbrechungssignal signalisiert,
das mit SINT bezeichnet ist. Auf die Aufnahme eines Unterbrechungssignals von einem aktiven Modul hin führt die
Systemsteuereinrichtung eine Prioritätsprüfung aus, um sicherzustellen, daß das anfordernde Modul das Modul mit
der höchsten Priorität ist, welches gerade die Abwicklung eines Betriebszyklusses erfordert.
Die anfängliche Entscheidung, die von der Systemsteuereinrichtung auf die Aufnahme eines Unterbrechungssignals getroffen
wird, besteht darin, festzulegen, daß die Speichereinheit, der der betreffende Zyklus gilt, verfügbar ist.
2QÖÖ3G/1U6
Dies bedeutet, daß die Speiehereinheit bei laufendem Zyklus
nicht besetzt ist. Die Systemsteuereinheit weist normalerweise zwei angeschlossene Speichereinheiten auf; sie benutzt '
vier der Adressenbits des anfordernden aktiven Moduls, nämlich , sogenannte Adressenvorbits, um zu bestimmen, bei welchem der
beiden Speichereinheiten der betreffende Zyklus auszuführen ist.
Nachdem von der Systemsteuereinrichtung festgelegt worden ist, daß die Speichereinheit, die von dem aktiven. Modul angefordert
wird, nicht belegt ist, und nachdem die Kanalpriorität die höchste gerade vorliegende Priorität im Hinblick auf die
Anforderung eines Zyklus ist, setzt die Systemsteuereinrichtung die Verarbeitung der Anforderung des aktiven Moduls fort.
Die nächste Entscheidung durch die Systemsteuereinrichtung besteht in der Feststellung des Zyklustyps des aktiven Moduls.
Die Systemsteuereinrichtung leitet die Daten von der Leitung sowie die Zonen-, Adressen- und Befehlssignale , die mit ZAC
bezeichnet sind, von der Leitung 30 auf interne Hauptleitungen. Wie aus Fig. 2 hervorgeht, werden die Daten über eine
ZPI-Hauptleitung übertragen, die Zonen-, Adressen- und Befehlssignale
werden über ZAC-IN-Leitungen übertragen, und die Takt- und Steuersignale werden über INT-Leitungen übertragen.
Die Takt- bzw. Zeitsteuer- und Steuersignale werden von den Leitungen 31 her über die Kanalschnittstelle 24 den INT-Leitungen
zugeführt. Die Takt- und Steuersignale umfassen die notwendigen Schnittstellen-Steuersignale, um einen Systemsteuereinrichtungszyklus
in Betrieb zu setzen und abzuschliessen, und zwar zuzüglich verschiedener weiterer, nicht an einen
Zyklus orientierter Steuersignale. Die Takt- und Steuersignale werden einer Takt- und Steuerlogik 32 zugeführt, die eine
209836/1146
ZAC-Logik 34 steuert. Auf diese Weise wird die Decodierung der Zonen-, Adressen- und Befehlssignale gesteuert. Die
Zonen-, Adressen- und Befehlssignale werden.über ZAC-OUT-Leitungen
der Speicher-Schnittstelleneinheit 26 zugeführt. Die Takt- und Steuerlogik 32 ist ferner mit einer Datenübertragungs-Ausgabelogik
36 verbunden, um die Datensignale zu steuern, die von der Speichereinheit den aktiven Kanälen
zugeführt worden sind. Die Takt- und Steuerlogik 32 bewirkt ferner eine Steuerung einer Datenübertragung in eine Logik 38,
um die Steuerung der Angabedaten von der Kanalschnittstelle über die ZPI-Hauptleitung sowie die Übertragung der Daten auf
einer ZCI-Hauptleitung zu der Speicherschnittstelle 26 hin
für die Verwendung in den Speichereinheiten zu bewirken. Zusätzlich zu den normalen ZyklusSteuerungen sind noch interne
Systemsteuereinrichtungs-Registerzyklen Leitungen zugeordnet.
Auf diese Weise bewirkt die Takt- und Steuerlogik 32 ferner eine Steuerung des Setzens und Zurückstellens von Ausführungs-Unterbrechungszellen
und Maskenregistern, wie sie durch den Block 40 dargestellt sind. Diese Steuerung erfolgt über die
Leitung XEC. Die Ausführungs- und Unterbrechungszellen und die Maskenregister 40 stellen Steuereinrichtungen dar, die
für eine Datenübertragung zwischen aktiven Modulen benutzt werden, welche mit derselben Systemsteuereinrichtung verbunden
sind. Die Ausführungs-Unterbrechungszellen und die Maskenregister 40 bilden sozusagen den Kern der Erfindung,
weshalb auf diese Elemente nach der allgemeinen Erläuterung der Systemsteuereinrichtung näher eingegangen werden wird.
Im Hinblick auf Pig. 2 sei ferner bemerkt, daß die Daten über die Datenübertragungs-Eingabelogik 38 der in Frage
kommenden Speichereinheit oder dem in Frage kommenden internen Systemsteuereinrichtungs-Register zugeführt werden.
In einer Paritätsprüflogik 42 wird dabei eine ungeradzahlige
209838/1146
Parität geprüft; wird ein Fehler ermittelt, so wird ein Fehlerkennzeichen gesetzt, das später innerhalb des Zyklus
verwendbar ist. Die ZAC-Leitungen führen zu der ZAC-Steuerlogik 34 hin, in der die auf den Befehlsleitungen auftretenden
Signale decodiert werden, um den Zyklustyp zu bestimmen, der von dem aktiven Modul angefordert wird. Eine
ungeradzahlige Parität wird außerdem in der Paritätsprüflogik 42 auf die ZAC-Signale hin geprüft, und ein Fehlerkennzeichen
wird dabei dann gesetzt, wenn ein Fehler erk mittelt worden ist. Dem aktiven Modul wird gemeldet, daß
der geforderte Zyklus fortschreitet, und zwar durch ein Verarbeitungseinrichtungs-Steuersignal
SPIN.
Vor der Bestimmung des Zyklustyps ist das aktive Modul durch die Decodierung der auf den Befehlsleitungen auftretenden
Befehlssignale angefordert worden; der ausgewählte Speichereinheitszyklus wird durch einen Start-Speicherimpuls
STS ausgelöst, der der Speichereinheit zugeführt wird. Dies erfolgt deshalb, weil die Systemsteuereinrichtung einen
Speichereinheitszyklus für jede Anforderung durch ein aktives Modul ausführt. Die Speichereinheit muß dabei den festgelegten
Speicherkernplatz vor irgendeiner Änderung lesen. Dem- ψ gemäß ist es keine Forderung an dieser Stelle des Zyklus,
daß die Systemsteuereinrichtung oder die Speichereinheit von dem Typ des laufenden Zyklus unterrichtet wird.
Nachdem die Systemsteuereinrichtung die ausgewählte Speichereinheit mit dem STS-Impuls in Betrieb gesetzt hat
und die auf den Befehlsleitungen auftretenden Befehlssignale decodiert worden sind, erfolgt eine Entscheidung bezüglich
des Typs des Zyklus, der ausgeführt wird. Der betreffende Zyklus kann einer der vier möglichen bzw. zulässigen
Speichereinheitszyklen oder einer der internen
209836/1146
Systemsteuereinrichtungs-Registerzyklen sein. Wenn es sich bei dem betreffenden Zyklus um einen Speichereinheitszyklus
handelt, wird ein entsprechendes Befehlsaustastsignal an die Speichereinheit abgegeben, um dieser zu signalisieren,
daß die Maßnahme, welche durch die auf den Steuerleitungen auftretenden Steuersignale gefordert wird, auszuführen ist.
Liegt jedoch ein interner Systemsteuereinrichtungs-Registerbefehl vor, so wird das in Frage kommende interne Befehlsaustastsignal
innerhalb der Systemsteuereinrichtung abgegeben, und ein Lese-Rückstellungs-Befehl SRRS wird an die
Speichereinheit abgegeben. Auf interne Systemsteuereinrichtungsbefehle hin wird die Speichereinheit veranlaßt, den
Lese-Wiederherstellungs-Zyklus auszuführen. Die Systemsteuereinrichtung benutzt Ansprech-Zeitsteuersignale bzw. -Taktsignale
aus dem Wort, das von der Speichereinheit her erhalten
wird, läßt andererseits aber die in dem betreffenden Wort enthaltene Dateninformation unberücksichtigt. Sämtliche
Befehlsaustastsignale, und zwar sowohl für interne Systemsteuereinrichtungszyklen
als auch für Speichereinheitszyklen, werden für die spätere Verwendung in dem Zyklus in Flipflops
gespeichert.
Die Zeitsteuerung bzw. Taktsteuerung des Systemsteuereinrichtungszyklus
ist in zwei Teile aufgeteilt. In der ersten Hälfte des Zyklus führt die Systemsteuereinrichtung folgende
Funktionen aus: Die Auswahl der Speichereinheit mit den Adressenvorbits, die Bestimmung der Kanalpriorität, die
Eingabe von Daten und Zonen-, Adressen- und Befehlssignalen aus dem anfordernden Kanal in die Systemsteuereinrichtung,
die Abgabe des Startimpulses STS an die Speichereinheit, die Decodierung der auf den Befehlsleitungen auftretenden
Befehlssignale, die Abgabe der Befehlsaustastsignale und
209836/1146
die Registrierung bzw. Speicherung der Befehlsaustastsignale.
Nachdem die erste Hälfte des Zyklus abgeschlossen ist, vermag die Systemsteuereinrichtung ungehindert einen
weiteren Zyklus für die zweite Speichereinheit auszulösen, wenn ein aktives Modul eine Anforderung an die betreffende
•Speichereinheit gerichtet hat, wie dies durch einen Teil des Befehlsworts festgelegt ist, der durch die Adressenvorbits
bezeichnet ist. Die Speicherung der Befehlsaustastsignale und weiterer in Frage kommender Steuersignale ermöglicht der
Systemsteuereinrichtung, den ersten Halbzyklus von dem letzten W Halbzyklus vollständig zu trennen. Die letzte Hälfte des
Zyklus bzw. der letzte Halbzyklus verläuft in Bezug auf die erste Hälfte des Zyklus asynchron; hier erfolgt eine Triggerung
auf die Aufnahme eines Speichereinheit-Ansprechimpulses bzw. Antwortaustastimpulses SANS durch die Systemsteuereinrichtung.
Der Antwortaustastimpuls von der Speichereinheit hängt von der Zugriffszeit der Speichereinheit ab. Da die Systemsteuereinrichtung
im Zeitmultiplexprinzip Datenhauptleitungen ausnutzt, müssen die beiden zugeordneten Speichereinheiten
dieselbe Zugriffszeit besitzen.
Der Antwortaustastimpuls SANS der Speichereinheit signalisiert } der Systemsteuereinrichtung die Inbetriebsetzung der letzten
Hälfte des Zyklus in Erwartung der Daten, die von dem Speicherkern von einem festliegenden Zeitpunkt auf den Antwortaustastimpuls
SANS hin zur Verfügung stehen. Die Systemsteuereinrichtung legt die erforderlichen Datenwege fest, wie sie
durch die Steuersignale bestimmt sind, die während des ersten Halbzyklus registriert worden sind. Händelt es sich bei dem
Zyklus um einen internen Systemsteuereinrichtungs-Registerzyklus,
so werden die in Frage kommenden internen Steuereinrichtungen freigegeben, und dem anfordernden aktiven
209836/1U6
Modul wird das bezeichnete Ansprechverhalten gegeben.
Handelt es sich bei dem Zyklus um einen Speichereinheitzyklus, so werden die Steuereinrichtungen freigegeben, um
der Speichereinheit-Information zu ermöglichen, zu dem anfordernden
aktiven Modul hin zu gelangen. Es dürfte ersichtlich sein, daß die Zeitsteuerung bzw. Taktsteuerung für die
internen Systemsteuereinrichtungs-Registerzyklen und die Speichereinheitzyklen gleich ist, und zwar mit Rücksicht
darauf, daß die Ansprechzeit von der Speichereinheit dazu ausgenutzt wird, während der letzten Hälfte der Systemsteuereinrichtungs-Zyklus-Zeit
eine Triggerung zu bewirken. Nachdem die von dem aktiven Modul angeforderten Daten an der Kanalschnittstelle
24 zur Verfügung stehen, gibt die Systemsteuereinrichtung einen die Datenverfügbarkeit anzeigenden Impuls
SDA an das anfordernde aktive Modul ab. Dadurch wird diesem Modul angezeigt, daß die Daten an der aktiven Kanalschnittstelle
anstehen.
en Die Speichereinheit gibt ferner ein) Zyklusende-Impuls SEOC ab. Dieser Zyklusende-Impuls wird von der Systemsteuereinrichtung
dazu benutzt, festzulegen, daß ein weiterer Zyklus bei der betreffenden Einheit ausgelöst werden kann. Der
Zyklusende-Impuls wird zu einem bestimmten Zeitpunkt abgegeben,
so daß die Systemsteuereinrichtung die Speichereinheiten unter Ausnutzung ihrer maximalen Zyklus-Eigenschaften
zyklisch betreiben kann· Am Ende des Systemsteuereinrichtungszyklus wird der unzulässige Funktionscode von
den Speichereinheiten und innerhalb der Systemsteuereinrichtung überprüft, codiert und dem anfordernden aktiven Modul
zugeführt. Der unzulässige Furiktionscode wird dabei derart codiert, daß in dem Fall, daß mehr als eine unzulässige
2 09836/1146
Maßnahme bzw. Funktion in einem Zyklus auftritt, nur die unzulässige Funktion höchster Priorität dem aktiven Modul
zugeführt wird.
Im Hinblick auf Fig„ 2 sei ferner bemerkt, daß die
Speicherschnittstelle 26 die Systemsteuereinrichtungs-Schnittstelle zu den Kanälen darstellt, die mit den Speichereinheiten
verbunden sind. Die Speicherschnittstelle 26 kann zwei Speichereinheiten aufweisen (siehe Fig. 1). Die Übertragung
der Dateninformation auf den Leitungen 48 und der Zonen-, Adressen- und Befehlssignale auf den Leitungen 46
zwischen der Systemsteuereinrichtung und den Speichereinheiten erfolgt in entsprechender Weise wie die Übertragung
dieser Informationen zwischen den aktiven Modulen und der Systemsteuereinrichtungβ Die Speicherschnittstelle 26 nimmt
die Informationsdaten über die ZCI-Hauptleitung auf und überträgt
die betreffenden Daten über die Leitungen 48 zu der Speichere'yLnheit hin. Die Zonen-, Adressen- und Befehls signale
ZAC werden über die ZAC-OUT-Leitung zu der Speicherschnittstelle 26 hin übertragen, welche die betreffenden ZAC-Signa-Ie
zu den Speichereinheiten hin überträgt. Die Zeitsteuersignale bzw. Taktsignale für die Speichereinheiten werden
einem Speichereinheit-Taktgenerator 44 über Leitungen TS entnommen und über die Speicherschnittstelle mit Hilfe von
Leitungen 50 den Speichereinheiten zugeführt. Der Speichereinheit-Taktgenerator 44 nimmt die decodierten ZAC-Signale
von der ZAC-Logik 34 her unter der Steuerung der Takt- und Steuerlogik 32 auf„
Die von der Speicherschnittstelle zu den Speichereinheiten hinführenden Datenleitungen 48 sind doppelt gerichtet betriebene
Leitungen. Die Taktimpulse von der Speichereinheit werden der Systemsteuereinrichtung über die Speicherschnitt-
209836/1U6
stelle 26 und über Leitungen ANS einem aktiven Kanal-Taktgenerator
52 zugeführt. Die Taktimpulse von diesem Taktgenerator 52 werden der Taktsteuerlogik 32 zugeführt.
Die Daten werden aus den Speichereinheiten über Leitungen und von der Speicherschnittstelle 26 her über eine ZCO-Hauptleitung
übertragen. Die ZCO-Hauptleitung überträgt die 'Daten zu der Datenübertragungs-Ausgabelogik 36, wobei in
einer Paritätsprüflogik 54 die betreffenden Daten einer Paritätsprüfung unterzogen werden. Die Daten werden dann
über eine ZPO-Hauptleitung und über die Kanalschnittstelle den aktiven Kanälen zugeführt. Dies erfolgt unter der
Steuerung der Takt-Ansteuerlogik 32. -
Die Systemsteuereinrichtung enthält interne Register, nämlich das Ausführungs-Unterbrechungszellenregister und das
Maskenregister 40. Diese Register werden von dem gesamten Datenverarbeitungssystem im Hinblick auf die Koordinierung
einer intermodularen DatenJUbertragung benutzt. Die Takt-
und Steuerlogik 32 , die zum Setzen und Lesen dieser Register dient, entspricht weitgehend der Schaltung, die zum
Schreiben und Lesen von Daten in bzw. aus den Speichereinheiten erforderlich ist. Der Unterschied in der Systemsteuereinrichtung
liegt jedoch darin, daß die Daten zu bzw. von dem jeweils bezeichneten Register auf interne Registerbefehle
hin übertragen werden, nicht aber zu bzw. von den Speichereinheiten. Durch einen internen Registerzyklus wird
außerdem ein Lese-Wiederherstellungs-Zyklus für die Speichereinheit wirksam, und die Systemsteuereinrichtung nutzt das
Antwortsignal von der Speichereinheit dazu aus, für den nachfolgenden Zyklus Takt- und Steuersignale zu erzeugen.
Die so erzielte Taktsteuerung der Kanalschnittstelle 24 ist dabei für die internen Registerzyklen und die Speicher-
209836/1146
einheit-zyklen gleich.
Das anfordernde aktive Modul muß ein Adressenfeld bereitstellen,
mit dessen Hilfe die durch eine niedrige Adresse 'bezeichnete Speichereinheit ausgewählt wird, wenn der Zyklus
ein interner Registerzyklus ist. Dies ist erforderlich, um das gleichzeitige Setzen und. Lesen eines internen Registers
durch zwei aktive Module zu verhindern, wenn die Systemsteuer- ^ einrichtung vollständig überlappt arbeitet. Im Überlappungs-"
zustand , der dann vorliegt, wenn ein aktives Modul in einem Zyklus mit einer Speichereinheit arbeitet und ein weiteres
Modul in einem Zyklus mit einer zweiten Speichereinheit arbeitet, könnte die Systemsteuereinrichtung das Register
zum gleichen Zeitpunkt setzen, zu dem der Inhalt dieses Registers gelesen wird, und zwar auf Grund der Unabhängigkeit
zwischen der anfänglichen Zyklustaktsteuerung und der späteren
Zyklustaktsteuerung. Demgemäß muß ein aktives Modul, das versucht
^den Inhalt eines internen Registers zu lesen oder dieses
interne Register zu setzen, ein Interessenfeld liefern, durch das der Lese-Wiederherstellungs-Zyklus in den unteren
Speicher geführt wird. Erfolgt dies nicht, so führt dies ψ zur Abgabe eines unzulässigen Funktionsimpulses.
Die Ausführungs-Unterbrechungszellen der Ausführungs-Uhterbrechungszellen-
und Maskenregisterlogik 40 stellen die Verbindungsglieder zwischen den Eingabe/Ausgabe-Modulen
und den Verarbeitungseinrichtungen bzw. Zentraleinheiten dar. Die Systemsteuereinrichtung gemäß der Erfindung enthilt
32 Ausführungs-Unterbrechungszellen, die ein 32-Bit-Unterbrechungsregister
darstellen.
209836/1146
Das Ausführungs-Unterbrechungsregister ist in zwei Hälften
aufgeteilt. Die obere Hälfte umfaßt die Zellen 00 bis 15
und die untere Hälfte umfaßt die Zellen 16 bis 31. Die Zelle 00 ist die Unterbrechungs-Zelle höchster Priorität,
und die Zelle 31 ist die Zelle niedrigster Priorität. Um eine Zelle oder um Zellen zu setzen, muß das aktive Modul
einen Systemsteuereinrichtungszyklus mit einem Unterbrechungsimpuls auslösen. Außerdem muß ein Adressenfeld
bereitgestellt werden, durch das die untere adressierbare Speichereinheit ausgewählt wird, und schließlich muß an die
Befehlsleitungen ein bestimmter Code abgegeben werden. Das an der Kanalschnittstelle durch das aktive Modul gelieferte
Datenfeld muß ein solches Format bzw. eine solche Einteilung aufweisen, daß das Bit 35 eine 11O" oder eine "1" ist. Durch
dieses Bit wird festgelegt, ob das "obere" oder das "untere"
Zellenfeld ausgewählt wird. Ferner bezeichnen die Bits 00 bis 15 des oberen Datenfeldes, welche Zelle oder welche
Zellen zu setzen sind. So bewirkt z.B. ein Datenwort, bei dem das Bit 35 eine "0" ist und bei dem die Bits 00 bis
gleich einer "1" sind, dass die Ausführungs-Unterbrechungszellen 00 bis 15 gesetzt werden. Bei einem Datenwort, bei
dem das Bit 35 eine "1" ist und bei dem die Bits 00 bis eine "1" sind, erfolgt das Setzen der Ausführungs-Unterbrechungszeilen
16 bis 31.
Um die Ausführungs-Zellen abzulesen, was normalerweise
als Ausführung einer Unterbrechungszelle bezeichnet wird, muß das aktive Modul als Steuerungsmodul bestimmt sein, dem
eines der Maskenregister zugeordnet ist. Außerdem muß ein Systemsteuereinrichtungszyklus mit einem Unterbrechungsimpuls SINT eingeleitet werden, ferner muß ein Adressenfeld
bereitgestellt werden, das die untere adressierbare
209836/1 U6
Speichereinheit auswählt, und schließlich muß an die
Befehlsleitungen ein anderer bestimmter Code abgegeben v/erden. Die Systemsteuereinrichtung spricht auf ein Datenfeld
an, welches die Adresse in den Bits 12 bis 17 der die höchste Priorität besitzenden nicht abgedeckten Unterbrechungszelle
enthält.
Die Sjrstemsteuereinrichtung gemäß der Erfindung enthält
vier eindeutige Ausführungs-Unterbrechungs-Maskenregister und ein Kanal-Maskenregister. Der Zweck der vier Ausführungs-Unterbrechungs-Maskenregister
besteht darin, bis zu vier Steuerungs-Verarbeitungseinrichtungen in dem Datenverarbeitungssystem
bereitstellen zu können und damit die Möglichkeit zu bieten, daß mehr als eine Verarbeitungseinrichtung
Ausführungsunterbrechungen auszuwerten vermag.
Jedes Ausführungs-Unterbrechungsmaskenregister enthält ein Bit für jede der 32 Ausführungs-Unterbrechungszellen.
Das eine Kanal-Maskenregister enthält ein Bit für jeden der acht aktiven Kanäle. Bei dieser Kanalanzahl handelt
es sich um die maximale Anzahl aktiver Kanäle, die in der Systemsteuereinrichtung gemäß der Erfindung enthalten sind.
Das Datenfeld zum Setzen oder Lesen eines Maskenregisters ist in Fig. 3 veranschaulicht. Wenn ein Maskenbit in dem
Register gesetzt ist, wird die Ausführungs-Unterbrechungszelle oder der Kanal entsprechend dem betreffenden Bit
"ausgeblendet". Dies heißt, daß die betreffende Zelle bzw. der betreffende Kanal bezüglich des aktiven Kanals, der dem
betreffenden Maskenregister zugeordnet ist, gesperrt ist. Die in dem Register enthaltenen Kanal-Maskenbits bzw.
-Maskierungsbits können durch in dem Systemsteuereinrichtungsfeld enthaltene Kanalfreigabeschalter überschrieben
209836/1 U6
BAD ORIGINAL
BAD ORIGINAL
werden. Im Hinblick auf die Erläuterung der Ausführungs-Unterbrechungszellen
und der Maskenregister gemäß der Erfindung sei angenommen, daß die Kanal-Maskierungsbits in
den Maskenregistern durch den Kanalfreigabeschalter nicht überschrieben werden.
1 Im folgenden sei Fig. 3 näher betrachtet. Die Ausführungs-Unterbrechungszellen
0-15 umfassen die Bits 00-15 des oberen Worts, und die Ausführungs-Unterbrechungszellen 16 bis 31
umfassen die Bits 36-51 des unteren Worts. Die acht Kanal-Maskierungsbits für die acht Kanäle der Systemsteuereinrichtung
umfassen die Bits 32 bis 35 des oberen Worts für die
Kanal-Maskierungsbits 0 bis 3 und die Bits 68 bis 71 des
unteren Worts für die Kanal-Maskierungsbits 4-7. Die Ausführungs-Unterbrechungs-Maskenregister
bewirken eine intermodulare Datenübertragung zwischen der Ausführungs-Unterbrechungszelle
und lediglich demin Frage kommenden Kanal. Zur Ausführung dieser Leitfunktion ist jedem der vier Ausführungs-Maskenregister
ein gesondertes 32-Pegel-Prioritätsnetzwerk zugeordnet. Die Prioritätsnetzwerke ermöglichen der
Systemsteuereinrichtung die Priorität der Ausführungs-Unterbrechungszelle auf einer Steuerkanalbasis zu überprüfen.
Dadurch ist einem Kanal, der die Ausführung einer Zellenoperation versucht, ermöglicht, lediglich von der dem betreffenden
Kanal zugeordneten nicht abgedeckten Zelle höchster Priorität entsprechende Informationen aufzunehmen.
Die Maskenregister können von jedem Kanal gelesen werden, und zwar unabhängig davon, ob diesem ein Maskenregister
zugeordnet ist oder nicht. Ein Steuerkanal kann jedes dsr vier Maskenregister entsprechend einstellen.
209836/1146
In Fig. 4 bis 13 sind Verknüpfungs- und Zeitdiagramme bezüglich
der Ausführungs-Unterbrechungszellen und Maskenregisterlogik gemäß Fig. 2 dargestellt. Die Daten, welche
,das Unterbrechungszellenregister und die Maskenregister "setzen,
werden von der ZCI-Hauptleitung über die Datenübertragungs-Eingabelogik
38 geleitet. Die Takt- und Steuersignale werden von der Takt- und Steuerlogik 32 für die Logik 40 erzeugt,
welche das Unterbrechungszellenregister und die Maskenre-P gister gemäß Fig. 2 enthält.
Bevor mit einer detaillierten Beschreibung des 'Verarbeitungsteils des elektronischen Datenverarbeitungssystems gemäß der
Erfindung begonnen wird,, sei zunächst kurz die Art und Weise betrachtet, in der dieser Teil oder diese Einheit beschrieben
werden wird. Es sei ausdrücklich darauf hingewiesen, daß in der folgenden Beschreibung ein großer Teil der Steuerschaltung
aus Gründen einer knappen und klaren Darstellung weggelassen worden ist, daß aber die betreffenden zusätzlichen
Schaltungen in einem vollständigen System selbstverständlich vorhanden sind. Was die Erzeugung, Ausnutzung und
Wechselbeziehung einer großen Anzahl der Steuersignale anbelangt, so sei bemerkt, daß dies für sich nicht einen Teil der
Erfindung bildet. Da die Weglassung dieser Faktoren das generelle Verständnis der Erfindung nicht beeinträchtigt,
sind diese Elemente hier nicht umfaßt. Ferner sei darauf hingewiesen, daß zwar viele einzelne Leitungen dargestellt
sind, durch die verschiedene Schalter, Register und andere Bauelemente des Systems miteinander verbunden werden, daß
aber diese Leitungen in vielen Fällen eine Hauptleitung mit einer Vielzahl von Leitern darstellen. Die Anzahl von
Leitern . in der jeweiligen Hauptleitung ändert sich selbstverständlich entsprechend den durch den jeweiligen Fall
209836/1146
gegebenen Auflagen.
In Fig. 4 sind ein Unterbreehungszellenregister 56 und
vier Maskenregister 58, 60,· 62 und 64 gezeigt, die als Maskenregister A, B, C und D bezeichnet sind. Daneben ist
die zugehörige Logik dargestellt, die die Eingabe und Ausgabe von Daten und Steuersignalen für die jeweilige Unterbrechung
bewirkte Die in Fig. 4 dargestellten Verknüpfungsdiagramme
stellen in Blockform die Ausführungs-Unterbrechungszellen und Maskenregister 40 gemäß Fig. 2 dar. Die Eingabedaten
kommen von der ZCI-Hauptleitung her, und die Ausgabedaten
treten auf der ZCO-Hauptleitung auf. Die Steuersignale werden den Schaltungen gemäß Fig. 4 über die XECr-Leitungen
von der Takt- und Steuerlogik 32 (siehe Fig. 2) her zugeführt.
Jedem Maskenregister A bis D ist eine Unterbrechungsprioritätsbaum-Schaltung
zugeordnet, die eine Prioritätsauswahl-Unterbrechungslogikschaltung
66, 68, 70 und 72, Ausgangs-UND-Glieder 74, 76, 78 und 80 und Kanalzuteilungsschalter A-D 82, 84,
86 bzw. 88 enthält. Jede Unterbrechungsprioritätsbaum-.Schaltung ist gesperrt, wenn der Kanalzuteilungsschalter
in der Aus-Stellung steht. Das Ausgangssignal jeder Bitstelle des 32-Bit-Unterbrechungsregisters, das als Unterbrechungszellenregister
56 dargestellt ist, wird undmäßig in einem Ausgangsverknüpfungsglied 90 mit dem Ausgangssignal
der entsprechenden Bitstelle jedes der vier Maskenregister verknüpft. Dabei ist lediglich ein Ausgangsverknüpfungsglied
90 für eine Hauptleitung von dem Unterbrechungszellenregister 56 her dargestellt. Es dürfte jedoch einzusehen
sein, daß in der Unterbrechungsprioritätsbaum-Schaltung. ein Verknüpfungsglied für jede Bitstelle des Unterbrechungszellenregisters
vorhanden ist. Das Unterbrechungs-
209836/1146
Zellenregister 56 und die Maskenregister A bis D nehmen Daten von der Speicherkern-Eingangshauptleitung ZCI her
auf. Das Unterbrechungszellenregister 56 wird dabei gesetzt, wenn die Systemsteuereinrichtungs-Taktlogik und -Steuerlogik
ein Unterbrechungszellenregister-Setzsignal SXEC-CELLS erzeugt, und ein Maskenregister wird dann gesetzt, wenn von
dem Ausführungsprogramm ein Maskenregister-Setzsignal S-MASK-A, B, C oder D erzeugt und an die Systemsteuereinrichtung
abgegeben wird.
Der Datenfluß zu dem Unterbrechungszellenregister 56 und
zu den Maskenregistern A bis D erfolgt über die Speicherkern-Eingabehauptleitung
ZCI. Wie oben bereits erwähnt und wie in Fig. 3 gezeigt, legen die Bits 00-15 der Speicherkernlingabehauptleitung
ZCI den Weg zum Setzen der Unterbrechungszellen 00-15 und der Unterbrechungszellen 16-31 für die Aufnahme
von Daten aus den Bitstellen 36-51 fest. Die Maskenregister-Bitstellen 0 bis 3 nehmen Daten von den Bitstellen
32 bis 35 über die Speicherkemi-Eingabehauptleitung ZCI her auf, und die Maskenregister-Bitstellen 4 bis
nehmen Dateninformationen aus den Bitstellen 58 bis 71 über
die Hauptleitung ZCI her auf. Der Datenfluß von den Unterbrechungszellen und Maskenregistern zum Zwecke der Datenablesung
und Datenanzeige erfolgt über die Kern-Ausgabehauptleitung ZCO.
Der Inhalt des Unterbrechungszellenregisters 56 wird über ein Ausgangsverknüpfungsglied 90 an die Kern-Ausgabehauptleitung
ZCO abgegeben, wenn die Takt- und Steuerlogik 32 das Unterbrechungszellen-Lesesignal cRXC erzeugt. Das
cRXC-Signal wird von der Takt- und Steuerlogik 32 jedesmal
2 09 836/1 TA 6
SAD ORIGINAL
dann erzeugt, wenn ein aktives Modul wünscht, den Zustand der Unterbrechungszellen zu kennen, \ienn eine Unterbrechungszelle gesetzt ist, erzeugt jedes' Maskenregister-Prioritätsauswahl-UND-Glied
ein Unterbrechungssignal, durch das dessen Kanalzuteilungsschalter irgendeine andere Stellung als die
Aus-Stellung zugeteilt wird, und das entsprechende Maskierungsbit wird gesetzt. Das Unterbrechungssignal XIP wird
durch die entsprechende Einstellung des Kanalzuteilungsschalters zu dem bezeichneten Kanal hin geleitet.
Wenn einer Steuerverarbeitungseinrichtung durch das XIP-Signal
von dem bezeichneten Kanal her signalisiert wird, daß eine Ausführungs-Unterbrechungszelle in der Systemsteuereinrichtung
freigegeben ist, so spricht die Steuerverarbeitungseinrichtung
im allgemeinen auf einen Lese-Unterbrechungszellenbefehl SX1DC an. Die Zellennummer der die
gerade höchste Priorität besitzenden Zelle , die gesetzt ist, wird der Verarbeitungseinrichtung in dem Datenfeld mit dem
XIP-.Cignal zugeführt. Diese Zellennummer wird von der Verarbeitungseinrichtung
als Adressenteil des SCEC-Befehls ausgenutzt. Die aus den beiden Speicherplätzen der Speichereinheit
während der Beendigung des XEC-Befehls durch die ."}>■<: tomsteuer einrichtung gewonnenen Informationen enthalten
die Vektor-Information, die erforderlich ist, um das Programm zu dem in Frage kommenden Teilprogramm hin zuführen.
Die Inhalte der Maskenregicter werden zu deren entsprechenden
Aucgangsverknüpfungsgliedern hingeführt. Der Inhalt des
ausgewählten Maskenregisters, wie des Maskenregisters A 58, wird mit Hilfe des Au3gangs-UND~Gliedes 74 an die Kern-Ausgabehauptleitung
ZCO abgegeben, wenn das Maskenregister ausgewählt ist. Dies heißt, daß die Auswahlmaskierungssignale A,
2 0 9 8 3 6/1U6
■ die cREAD-MASK-Signale, freigegeben sind. Die Inhalte
der Maskenregister werden an die ZCO-Hauptleitung abgegeben, wenn die Takt- und Steuerlogik 32 ein Tast-Maskenregistersignal
cREAD-MASK auf die Anforderung eines aktiven Moduls hin erzeugt. Das cREAD-MASK-Signal wird dem einen
Eingang jedes UND-Gliedes der Ausgangs-UND-Glieder 74, 76, 78 und 80 zugeführt.
* Die Systemsteuereinrichtung vermag auf die Aufnahme und Ausführung
von vier Systembefehlen hin das Setzen, Rückstellen oder Lesen des Inhalts der' TJnterbrechungszellen zu
bewirken. Die betreffenden vier Systembefehle sind: Setzen der Unterbrechungszellen, SXC-Befehl, das generelle Setzen
der Register, ein Befehl der durch die Unterbrechungszellen adressiert ist, der SGRIC-Befehl, das Lesen der Unterbrechungszellen,
XEC-Befehl, und der im Hinblick auf die Unterbrechungszellen adressierte Befehl betreffend das
generelle Lesen der Register, nämlich der RGRIC-Befehl.
Wie in Fig. 5 gezeigt, werden die beiden Signale, die die Unterbrechungszellen setzen oder zurückstellen, näplich
W das SXEC-CELLS-UP-Signal, bei dem es sich um ein Austastoder
Abtastsignal für die Zellen 00-15 handelt, und das SXEC-CELLS-LWR-Signal, bei dem es sich um das Abtastsignal
für die Zellen 16-31 handelt, auf eine Art von zwei mögliehen
Arten erzeugt. Zwei ODER-Glieder 92 und 94 mit jeweils zwei Eingängen erzeugen das SXEC-CELLS-Signal. Der
eine Eingang des jeweiligen ODER-Gliedes 92 und 94 wird
durch das Lese-Unterbrechungszellen-Signal XEC oder durch das das allgemeine Setzen der Register bewirkende Befehlssignal SGR angesteuert, das von einem ODER-Glied 96 her
erhalten wird. Das ODER-Glied 96 und damit das Lese-
209836/1U6
' 31 "■ ■ 2185767
Unterbrechungszellen-Signal SXEC-CSLLS wird nach einer Art von drei möglichen Arten über die drei-Eingänge des
ODER-Gliedes 96 aktiviert. Zwei UND-Glieder 98 und 100 sind
dem ODER-Glied 96 vorgeschaltet.
Das Signal SXEC + SGR wird von den UND-Gliedern 98 und 100
und dem ODER-Glied 96 entsprechend einer Möglichkeit von
drei Möglichkeiten erzeugt. Das die Systemsteuereinrichtung auslösende Signal DINZ aktiviert das Leseunterbrechungszellensignal
SXEC unmittelbar über das ODER-Glied 96, und über die beiden Ausgangs-ODER-Glieder 92 und 94 erfolgt unmittelbar
eine Aktivierung des Unterbrechungszellenregisters. Das DINZ-Signal aktiviert die Systemsteuereinrichtung auf
eine Start- oder Auslöseoperation hin. Das obere Unterbrechungszellenregister
und das untere Unterbrechungszellenregister werden während des Auftretens eines Lese-Unterbrechungszellenbefehlssignals
SXEC von der Verarbeitungseinrichtung her aktiviert, wobei dieses Signal zusammen
mit dem die Verfügbarkeit von Daten anzeigenden Impulssignal SDA von der Speichereinheit her dem UND-Glied 98 zugeführt
• wird.""Wenn somit beide Signale freigegeben sind, ist der
Ausgang des UND-Gliedes 98 freigegeben, und über das ODER-Glied
96 und die Ausgänge der ODER-Glieder 92 und. 94 werden
• die Leseunterbrechungszellensignale SXEC-CELLS freigegeben.
Das Signal SXEC + SGR wird ebenfalls erzeugt, wenn die Takt- und Befehlslogik einen allgemeinen Leseregisterbefehl
ausführt, der hinsichtlich des Unterbrechungszellenbefehls RGRIC durch Freigabe eines FCMND-B-STORE-Signals
adressiert ist, und wenn der Setz-Unterbrechungszellenbefehl SXC oder der allgemeine Setz-Registerbefehl bezüglich
des Unterbrechungszellensignals SGRIC adressiert sind
209836/1U6
und wenn beide Signale dem UND-Glied 100 zugeführt sind.
Das Signal FCMND-B-STORE ist ein Befehlsleitungssignal,
das für einen allgemeinen Leseregisterbefehl freigegeben ist.
Wenn die Takt- und Steuerlogik einen Setz-Unterbrechungszelleribefehl
SSXC ausführt, der dem einen Eingang der beiden UND-Glieder 102 und 104 zugeführt wird, dann wird entweder
das Signal SSXC-UPPER oder das Signal SSXC-LOWER von den UND-Gliedern 102 und 104 erzeugt. Eines der beiden UND-Glieder
wird dabei auf das Auftreten eines Setz-Unterbrechungszellenbefehls hin freigegeben. Um welches HFn-Glied
es sich dabei handelt, hängt davon ab, ob das dem
Datenbit 35 entsprechende DT-35-ZCl-Signal gesetzt oder
zurückgesetzt ist. Wenn das Datenbit 35 freigegeben ist, ist das UND-Glied 102 freigegeben, weshalb das Signal SSXC-UPPER
mit hohem Pegel auftritt. Das Signal SSXC-UPPER bewirkt über das ODER-Glied 92 die Freigabe des Signals SXEC-CELLS-UP
und damit eine Abtastung der Zellen 00-15° Das freigegebene Datenbit wird ferner einem Inverter 106 zugeführt,
dessen Ausgangssignal mit niedrigem Pegel auftritt und damit das UND-Glied 104 sperrt. Auf diese Weise wird
das Signal SSXC-LOWER in eine niedrige oder gesperrte Stelle eingeführt. Damit bestimmt das dem Datenbit 35 entsprechende
Signal, ob die oberen oder die unteren Unterbrechungszellen gesetzt werden. Welche Unterbrechungszellen gesetzt werden,
hängt von den Daten ab, die auf der ZCI-Hauptleitung aufgenommen
werden (siehe Fig. 4).
Das 32-Bit-Unterbrechungszellenregister besteht aus acht
Vier-Bit-Stufen. Eine Stufe 108 enthält vier Flipflops, näm·*
lieh die Flipflops FF1-4, wie dies in Fig, 6 gezeigt ist.
2QÖ836/1U6
BAD ORIGJiSiAl.
Die Setz- oder Freigabeeingänge der Flipflops v/erden von einer Verknüpfungsschaltung 110 her- angesteuert, von der
lediglich ein Teil gezeigt ist, der zum Setzen des Bits dient. Die Verknüpfungsschaltung 110 enthält drei UND-Glieder 112, 114 und 116, deren Ausgangssignale über ein ODER-(Glied
118 dem Flipflop FF1 zugeführt werden. Das Flipflop FF1 des Unterbrechungszellenregisters erzeugt das Bit-00-Unterbrechungszellensignal
RXIC-OO.
Bezugnehmend auf Fig. 6 sei ferner bemerkt, daß das Systemsteuereinrichtungs-Auslösesignal
DINZ zusammen mit dem zum Setzen des Unterbrechungszellenregisters führenden Signal
SCBC-CELLS, das durch das Auslösesignal· erzeugt worden ist,
die Nullstellung sämtlicher Unterbrechungszellenregister bewirkt. Die beiden UND-Glieder 112 und 114 werden an jeweils
einem Eingang von dem Leseunterbrechungszellenbefehl XEC gesteuert. Der andere Eingang des UND-Gliedes dient zur Aufnahme
eines Signals XEC-CELLS-OO. Dieses Signal XEC-CELLS-OO wird vom Ausgang der Maskierungsprioritätsbaum-Schaltung
und der zugehörigen Logik geliefert, wie sie in Fig. 5 gezeigt ist. Wenn dieses Signal freigegeben ist, legt es fest,
daß das Unterbrechungszellenregister 00 gesetzt und durch das Maskenregister nicht abgedeckt bzw. maskiert wird, welches dem
Steuerkanal zugeteilt worden ist, über den dieser XEC-Befehl empfangen worden war. Wenn das Signal XEC-CELLS-OO somit
freigegeben ist und wenn das Leseunterbrechungszellensignal XEC aufgenommen wird, werden das UND-Glied 114 und das ODER-Glied
118 freigegeben. Ein Inverter 120 sperrt die Abgabe des Signals SET-XIC-OO, wodurch die Zelle 00 zurückgestellt
wird, wenn das Cetz-Unterbrechungszellenregisterbefehlssignal
SXEC-CELLS auftritt. Wenn das Signal XEC-CELLS-OO
09.8 3fe&i;t
BAD ORIGINAL
mit niedrigem Pegel auftritt, ist das dieses Signal aufnehmende UKD-GIied 114 gesperrt, und das UND-Glied-112, das
das invertierte Unterbrechungszellensignal aufnimmt, bewirkt,. daß das Signal SET-XIC-OO mit demselben Zustand auftritt,
mit dem der in dem Unterbrechungszellen-Flipflop geradegespeicherte Wert auftritt. Wenn somit das Setz-Unterbrechungszellenbefehlssignal
SXEC-CELLS auftritt, bleibt der Zustand.der Unterbrechungszelle unverändert.
| Das dritte, dem ODER-Glied 118 vorgeschaltete UND-Glied
wird durch die die Unterbrechungszelle setzenden Zustände freigegeben, wenn der Setz-Unterbrechungszellenbefehl SXC
oder ein allgemeiner Setzregisterbefehl, der bezüglich des Unterbrechungszellenbefehls SGRIC adressiert ist,
durch die Takt- und Steuerlogik der Systemsteuereinrichtung ausgeführt wird. Das Bit-00-Signal DT-OO-ZCI ist das
Dateneingangs signal,- das die Bit-ΌΟ-Information für das
Unterbrechungszellenregister von der ZCI-Eingangshauptleitung
her enthält. Das Signal DT-OO-ZCI wird dem einen Eingang des UND-Gliedes 116 zugeführt. Das Leseunterbrechungszellensignal
XEC wird dem einen Eingang des UND-. Glieds 116 zugeführt, wodurch dieses UND-Glied während des
■ Auftretens eines Leseunterbrechungszellenbefehls XEC gesperrt ist. Auf einen Setz-Unterbrechungszellenbefehl SXC
hin bewirken ein UND-Glied 122 und ein Inverter 124 eine . solche Ansteuerung des einen Eingangs des UND-Glieds 116,
daß das Ausgangssignal SET-XIC-OO abgegeben wird. Das
Signal FCMND-B wird auf einen SXC-Befehl hin freigegeben. Wenn somit die Unterbrechungszelle 00 eine "1" enthält,
führt die undmäßige Verknüpfung mit dem FCMND-B-Signal in
dem UND-Glied 122 dazu, daß das Signal SET-XIC-OO auf "1" gesetzt wird, und zwar durch Sperrung des UND-Glieds 116,
2 0 9 8 3 6/1
welches über das ODER-Glied 108 und den Inverter 120
das Signal SST-XIG-OO freigibt. Die Freigabe des Signals SET-XIC-OO führt zu keiner Änderung der Unterbrechungszelle,
wenn das Signal SXSC-CELLS auftritt. Wenn die Unterbrechungszelle eine "0" enthält und damit das Signal RXIC#ÖO mit
niedrigem Pegel auftritt, Ist das UND-Glied 122 gesperrt,
weshalb auf das Ausgangssignal keine Wirkung auftreten kann.
Die Steuerung erfolgt nunmehr durch das Datenbitsignal DT-OO-XCI. Das Ausgangssignal des UND-Gliedes 122 tritt mit niedrigem
Pegel auf, weshalb das Ausgangssignal des Inverters 124 mit
hohem Pegel auftritt. Dadurch ist der eine Eingang des UND-Gliedes 116 freigegeben. Wenn das Datenbitsignal DT-OO-ZCI
freigegeben ist, tritt das Signal SET-XIC-OO mit hohem Pegel auf, und das Flipflop FF1 wird gesetzt.' Wenn das Datenbit
gesperrt bzw. unterdrückt ist, tritt das Signal SET-XIC-OO-mit niedrigem Pegel auf, und der Zustand des Flipflops FF 1
wird nicht beeinflußt. Damit steuert das Datenbit das Setzen der Unterbrechungszellen, wenn ein Setz-Unterbrechungszellenregistersignal
SXEC-CELLS empfangen worden ist.· Die Ausführung eines Unterbrechungszellenbefehls XEC
kann lediglich eine Unterbrechungszelle in eine "1" oder Freigabe-Stellung setzen. Der XEC-Befehl kann jedoch nicht
die Unterbrechungszelle in eine "0" oder Sperr-Stellung zurückstellen.
Bezugnehmend auf Fig. 6 sei bemerkt, daß bei einem an die Unterbrechungszelle adressierten allgemeinen Setz-Registerbefehl,
dem SGRIC-Signal, das FCMND-B-Signal mit niedrigem
Pegel auftritt oder gesperrt ist. Dadurch wird das Ausgangssignal
des Inverters 124 und damit das an einem Eingang des UND-Gliedes 116 auftretende Signal mit hohem Pegel
oder" im Freigabezustand auftreten. Hierdurch wird die
Steuerung auf das Datenbit-Signal DN-OO-ZCI und das
209836/1Hfi
Leseunterbrechungszellensignal XEC eingestellt. Auf diese
Weise kann ein SGRIC-Befehl ein Unterbrechungszellen-Flip- ■
flop setzen. Die Übertragung des Datenbits in das Unterbrechungszellenregister wird vorgenommen, wenn das Setz-Unterbrechungszellenregistersignal
SXEC-CBLLS freigegeben ist.
Die Zeitsteuerung des Steuersignals zum Zwecke des Setzens des Unterbrechungszellenregi.sters ist in Fig. 7 dargestellt.
In Fig. 7 sind die zeitlichen Vorgänge bei einem aktiven Modul veranschaulicht, d.h. daß eine Verarbeitungseinrichtung,
eine Eingabe/Ausgabe-Steuereinrichtung, usw., ein Unterbrechungssignal SINT überträgt und daß das Signal von
der Kanalschnittstelle empfangen wird. Wenn die Systemsteuereinrichtung eine unzulässige Funktion bzw. Aktion vermittelt
oder einen Paritätsfehler während des frühen Zyklus feststellt, der dem Befehl zum Setzen der Unterbrechungszellen
zugeordnet·ist, dann werden die Inhalte der Zellen nicht
verändert. Erreicht wird dies durch Sperrung der Erzeugung des Setz-Unterbrechungszellensignals SXC und des allgemeinen
Setzregisterbefehls, der entsprechend dem Unterbrechungszellensignal SGRXIC adressiert ist. Die Sperrung wird in
der Takt- und Steuerlogik gemäß Fig. 2 vorgenommen. Die mit dem Setz-Unterbrechungszellenregisterbefehl XEC und dem
allgemeinen Leseregisterbefehl, der entsprechend dem Unterbrechungszellenbefehl RGRXIC adressiert ist, verknüpfte zeitliche
Steuerung ist in Fig. 7 veranschaulichte Die Befehle
XEC und RGRXIC werden als der späten Zykluszeit zugehörig betrachtet» Eine detaillierterte Beschreibung des XEC-Befehls
wird weiter unten noch gegeben werden.
In Fig. 8 sind die Maskenregister-Steuersignale veranschaulicht.
209836 /1U6
Um ein Maskenregister durch einen Befehl von der Takt-
und Steuerlogik zu setzen oder zurückzustellen, muß das Maskenregister einem Kanal zugeteilt sein. Wenn das Maskenregister
einem Kanal durch den Kanalzuteilungsschalter nicht zugeteilt ist, wird das Maskenregister freigegeben, wenn die
Steuereinrichtung das Auslösesignal DINZ erzeugt.
Wenn die Steuereinrichtung einen Befehl zum Setzen eines Maskenregisters empfängt, werden die Signale zum
Setzen der oberen Maskenregister und/oder der unteren Maskenregister erzeugt. Auf das Auftreten eines Setz-Maskenbefehlssignals
SMSK hin wird bei einer "0" entsprechendem Adressenbit 17 ein Austast-Befehlssetzsignal SSMSKUP für
das obere Maskenregister erzeugt. Wenn das Adressenbit eine "1" ist, wird das Befehlssetzsignal SSMSKLWR für das
untere Maskenregister erzeugt. Wenn ein genereller Setz-Registerbefehl, der an ein Maskenregistersignal ßGRXIC
adressiert bzw. gerichtet ist, erzeugt wird, werden beide Setz-Maskenaustastsignale SSMSKUP und SSMSKLWR erzeugt.
In Fig. 8 sind die Flipflops und die zugehörige Logikschaltung
für die oberen Maskenregister gezeigt. Es dürfte ersichtlich sein, daß ein weiterer entsprechender Satz von
Flipflops und eine entsprechende Logikschaltung für die unteren Maskenregister erforderlich ist. Bezugnehmend auf
Fig. 8 sei bemerkt, daß das Setzsignal für das obere Maskenregister
SSMSKUP dem einen Eingang jeweils eines von vier Eingangs-UND-Gliedern 126, 128, 130 und 132 zugeführt wird.
Von diesen UND-Gliedern ist jeweils ein.UND-Glied für ein Maskenregister der Maskenregister A-D vorgesehen. Dem
anderen Eingang der UND-Glieder werden jeweils Auswahlmaskensignale
zugeführt, die dem jeweiligen Maskenregister A bis D zugeordnet sind. Auf diese Weise wird das Auswahl-
209836/1U β
Maskierungs-A-Signal dem UND-Glied 126 zugeführt, um das
• Austast-Mas kierungssignal SMASK-A zu erzeugen. Die Ausgangssignale
der Eingangs-UND-Glieder 126, 128, 130 und werden jeweils einem Eingang von ODER-Gliedern 134, 136,
138 bzw. 140 zugeführt. Die Ausgangssignale dieser ODER-Glieder
134, 136, 138 und 140 werden den Flipflops der Maskenregister A bis D zugeführt. Einem zweiten Eingang
jedes ODERrGliedes der vier ODER-Glieder wird ein Auslösesignal DINZ von der Systemsteuereinrichtung her zugeführt.
^ Ein ODER-Glied 142 ist mit seinem Ausgang an sämtliche .
ψ Maskenregister angeschlossen» Das ODER-Glied 142 tastet
die obere Hälfte der Dateninformation, das sind die Bits 00-15, des jeweils zugehörigen Maskenregisters über das
Bitinformationssignal DT-OO-ZCI, welches dem einen Eingang
des ODER-Glied 142 zugeführt wird. Das Systemsteuereinrichtungs-Auslösesignal
DINZ wird ebenfalls dem ODER-Glied 142 zugeführt, um sämtliche Flipflops der Maskenregister
bei der Auslöseoperation freizugeben.
Die Maskenregister werden daher von dem Auslösesystem
der Systemsteuereinrichtung her und von den Eingangsdatenleitungen her gesetzt. Wenn ein Auslösesignal DINZ der
ψ Systemsteuereinrichtung auftritt, werden sämtliche Eingangssignale
an die Maskenregister über das ODER-Glied sämtlichen Flipflops der Maskenregister «geleitet, und über
die ODER-Glieder 134, 136, 138 und 140, die sämtliche Signale SMASK-A bis D freigeben, wird jedes Maskenregister
vollständig auf eins zurückgestellt.
Das Setzbefehlssignal SSMSKUP für das obere Maskenregister
wird undmäßig mit dem Auswahl-Maskierungs-Signal für das jeweilige Maskenregister verknüpft. Tritt das jeweilige
Auswahl-Maskierungs-Signal mit hohem Pegel auf bzw,, ist es
209836/1148
freigegeben, so ist das zu—gehörige Maskenregister freigegeben.
Die Dateninformation für die obere Hälfte von Bits
00-15 wird in die Flipflops des ,jeweils freigegebenen
Maskenregisters übertragen, wodurch die freigegebenen Maskenregister auf das Datenmuster des Bitmusters DT-OO-ZCI
gesetzt werden. Das jeweils freigegebene Maskenregister speichert das Bitmuster in Abhängigkeit von dem Bitinformationssignal.
Bines der.Auswahl-Maskierungs-Signale wird dabei erzeugt, wenn die S3rstemsteuereinrichtung einen
Befehl empfangen hat, der ein Maskenregister benutzt. Das Auswahl-Maskierungs-Signal bezeichnet den Kanal, über den
der betreffende Befehl empfangen worden war. Wenn somit
zwei oder mehrere Register demselben Kanal zugeteilt sind, werden die entsprechenden beiden oder mehrere- Auswahl-Maskierungs-Signale
freigegeben, undjdie entsprechenden Maskenregister speichern jeweils die entsprechende Dateninfo
rmation.
Das Setzen eines Maskenregisters erfolgt, währenddessen die Systemsteuereinrichtung ihren frühen Zyklus ausführt.
In Fig. 7 ist die Zeitsteuerung bezüglich eines Unterbrechungssignals SINT hinsichtlich der Operation gezeigt,
bei der das Maskenregister A dem Kanal 0 zugeteilt ist. Dabei wird ein Setz-Maskenbefehlssignal SMSK von dem Kanal 0
her aufgenommen. Auf die Decodierung des Befehls hin erzeugt die Systemsteuereinrichtung ein dem Kanal 0 entsprechendes
Lesemaskensignal, das undmäßig mit dem Auswahl-Maskierungs-A-Signal
verknüpft wird, welches der Kanal-Maskenzuteilungsschalter liefert. Mit Fortschreiten des frühen Zyklus, wie
er in Fig. 7 veranschaulicht ist, erzeugt die Steuereinrichtung einen Setzbefehl für das obere Maslrenregister und/
oder einen Setzbefehl für das untere Maskenregister (SSMSKUP
209836/1 U8
oder SMSKLVfR). Diese Befehle werden undmäßig mit dem
Auswahl-Maskierungs-A-Signal verknüpft, wodurch das Abtast-Maskenregister-Α-Signal SMASK-A'erzeugt wird» Die
Vorderflanke des Signals SMASK-A ermöglicht dem Bit 1 des Maskenregisters A sich zu ändern, und zwar in Abhängigkeit von dem Bitinformationssignal DT-OO-ZCI, das
von der ZCI-Hauptleitung herkommt. Die Rückflanke des
Signals SMASK-A hält die Maskenregisterdaten in dem ausgewählten Maskenregister fest. Die Ermittelung eines Paritätsfehlers oder einer unzulässigen Maßnahme durch die S3fstemsteuereinrichtung
während des frühen Zyklus eines Setzmaskierungsbefehls verhindert die Erzeugung eines Setzbefehlssignals
für das obere oder untere Maskenregistero
Dies führt zu keiner Veränderung in dem Maskenregister. Die entsprechenden Ausgangssignale der Bitstellen der
Maskenregister werden undmäßig mit ihren zugehörigen Auswahl-Maskierungs-Signalen
verknüpft und dann zusammengefaßt, um das Ausgangssignal für die Kern-Ausgangshauptleitung
ZCO zu liefern.
Im folgenden sei Fig. 9 betrachtet, in der die Verteilung der Ausgangssignale der Maskenregister A bis D für die
obere Stellung gezeigt ist. Die Maskenregister-Ausgangssignale
RMASK-A bis D werden vier UND-Gliedern 144, 146,
148 und 150 zugeführt0 Die Auswahl-Maskierungs-Signale A
bis D werden einem zweiten Eingang der betreffenden UND-Glieder zugeführt. Die Ausgangssignale der vier UND-Glieder
144, 146, 148 und 150 werden in einem ODER-Glied 152 zusammengefaßt,
von dem das Freigabesignal ZMASK abgegeben wird. Dieses Signal ZMASK wird dem einen Eingang eines
UND-Gliedes 154 zugeführt. Ein weiterer Eingang des UND-Gliedes 154 wird durch das Steuersignale cREAD-MASK-UP
209836/1 U6 BAD ORIGINAL
gesteuert. Das Signal cREAD-MASK bewirkt eine Übertragung des Inhalts des Maskenregisters auf die ZCO-Hauptleitung,
was durch die Übertragung des Bit-OO-Signals DR-OO-ZCO
auf die ZCO-Hauptleitung dargestellt ist. Die zeitliche Steuerung des Auslesens des Maskenregisters ist in Fig. 7
veranschaulicht.
'Bezugnehmend auf Fig. 7 sei bemerkt, daß das Auswahl-Maskierungs-Signal
während des vollen Zyklus der Systemsteuereinrichtung erzeugt wird. Das Freigabesignal ZMASK
wird kurz danach über das ODER-Glied 152 erzeugt (siehe Fig.9) Die eigentliche Übertragung des Inhalts des Maskenregisters
auf die ZCO-Hauptleitung erfolgt zu einem späteren Zeitpunkt innerhalb des Z^^klus, wie dies Fig„ 7 erkennen läßt.
Die eigentliche Übertragung der Daten aus dem Maskenregister erfolgt dann, wenn das Signal cREAD-MASK den Inhalt des
Maskenregisters über das UND-Glied 154 auf die ZCO-Hauptleitung
gemäß Figo 9 überträgt.
Die die höchste Priorität besitzende Unterbrechungszelle, die freigegeben und nicht abgedeckt bzw. maskiert ist, wird
durch eine Maskenregister-Prioritätslogik ausgewählt. Die Prioritätslogik für das jeweilige Maskenregister ist von
den 3? Zellen des jeweiligen Maskenregister abhängig. Wenn
die die höchste Priorität besitzende Zelle auszuwählen ist, wird eine fallende Sperrfunktion bei allen übrigen Zellen-
?n;swahlen ausgeführt. Sollte eine Zelle höherer Priorität
gesetzt und ausgewählt werden, bevor die betreffende eine
Zelle bedient ist, so sperrt die Zelle höherer Priorität die Zelle niedrigerer Priorität. Die für die Auswahl der
M^skierungspriorität und für die Erzeugung der Unterbrechung
vorgesehene Logik bzw. Verknüpfungsschaltung ist in Fig. dargestellt.
209836/1U6
BADj^pNAL
BADj^pNAL
In Fig. 10 ist ein Prioritätsbaum für das Maskenregister A dargestellt. Bezüglich des zu beschreibenden
Betriebs muß angenommen werden, daß die Unterbrechungszelle 00 freigegeben und nicht maskiert ist„ In Fig. 10 sind
im übrigen nur einige der Prioritätsschaltungen dargestellt.
Jede Prioritätsschaltung enthält zwei UND-Glieder und einen Inverter. So enthält z.B. eine Prioritätsschaltung 156 zur
Erzeugung des A-PRIOR-01-Signals eine Sperrschaltung, ein
UND-Glied 158 und einen Sperr-Inverter 16O sowie ein Ausfc
gangs-UND-Glied 162„ Im übrigen sind nur ausgewählte
Prioritätsschaltungen dargestellt, um die Verbindung der Verknüpfungsschaltungen zu veranschaulichen. Als generelle
Schaltungsregel gilt daher, daß die Prioritätsschaltungen
von 00 bis 06 in entsprechender Weise geschaltet sind wie die Prioritätsschaltung 156 für die Priorität 01 und eine
Prioritätsschaltung 164 für die Priorität 02„" Jede Prioritätsschaltung ist mit einem Ausgang der vorhergehenden Prioritätsschaltung in ihrem Ausgangs-UND-Glied verknüpft, und zwar zusammen
mit einem Ausgangssignal von einer Sperrschaltung, deren Ausgangssignal mit XIC-XX-MSKA bezeichnet ist. Hierin
bezeichnet XX die Nummer der Prioritätsschaltung.
ψ Bei den Prioritätsschaltungen 07 bis 12 wird der eine
Eingang der Ausgangs-UND-Glieder durch das A-PRIOR-01-Signal
zusammen mit dem Signal von der Ausgangsstufe der vorhergehenden Prioritätsschaltung bzw. -stufe gesteuert
sowie mit dem Ausgangssignal XIC-XX-MSKA der Sperrschaltung. Die Prioritätsschaltungen für die Unterbrechungszellen 13 bis 18 sind in entsprechender Weise geschaltet.
Eine Ausnahme hiervon bildet jedoch die Tatsache, daß ein Eingang.des Ausgangs-UND-Gliedes das A-PRIOR-07-Signal
aufnimmt. Die Unterbrechungs-Prioritäts-Zellen 19 bis 24
209 83 6/11
sind' in entsprechender Weise geschältet wie die übrigen
Zellen. Eine Ausnahme hiervon bildet jedoch der Umstand,
daß das A-PRIOR-13-Signal dem einen Eingang des Ausgangs-UND-Gliedes
jeder dieser Prioritäts-Schaltungen zugeführt wird. Bezüglich der Unterbrechungs-Zellen 25 bis 31 ist die
Prioritäts-Ünterbrechungszellen-Verknüpfungsschaltimg in
entsprechender Weise aufgebaut. Eine Ausnahme hiervon bildet jedoch der Umstand, daß ein Eingang des Ausgangs-UND-Gliedes
durch das A-PRIOR-24-Signal gesteuert wird. Die Verknüpfungsschaltung
für die Prioritätsunterbrechungszellen ist in einem gesonderten Block 166 dargestellt; das A-PRIOR-32-Signal
wird einem Inverter 168 zugeführt, dessen Aüsgangssignal
in einem UND-Glied 170 mit dem Setz-Maskenregistersignal
SMSKA verknüpft wird, um ein das Vorhandensein einer Unterbrechung anzeigendes Signal XIP-MASK-A freizugeben.
Das Signal XIP-MASK-A meldet der Systemsteuereinrichtung und letztlich der Verarbeitungseinrichtung, daß eine
Unterbrechung gefordert ist«
Bezugnehmend auf die Prioritätsschaltungen gemäß Fig. 10
sei angenommen, daß der Prioritätsbaum für das Maskenregister A freigegeben ist und daß die Unterbrechungszelle
00 freigegeben und nicht maskiert ist. Das Setz-Maskenregistersicnal
SMSKA für das Maskenregister A tritt von dem Steuerfeld her mit hohem Pegel oder mit einem Freigabepegel
auf, da das Maskenregister A einem aktiven Kanal zugeteilt ist. Die Unterbrechungszelle 00 führt einen hohen
Pegel, weshalb das Signal RXIC-OO vom Ausgang der Zelle
freigegeben ist«, Das Ausgangs signal des Sp err schal tungsinverters
160 in der Prioritäts-Ol-Schaltung, nämlich das
XIC-OO-MASKA-Signal, tritt mit niedrigem Pegel auf, weshalb
das Ausgangs-UND-Glied 162 in der Prioritäts-OI-Verknüpfungsschaltung
gesperrt ist„ Die Unwirksamschaltung des Signals XIC-
209836/1 U6 BAD ORIGINAL
00-MSKA löst die Sperrsignalausbreitung in dem Prioritätsbaum aus. Wenn das Ausgangssignal des Ausgangs-UND-Gliedes
162, das1 Signal A-PRIOR-01, r.it niedrigem Pegel auftritt,
wird die Sperrsignalausbrritung über das Ausgangs-UND-Glied
für die Prioritätszelle 02 fortgesetzt. Das Signa.]. A-PRIOP-02 tritt mit niedrigem Pegel auf und setzt die
Fortpflanzung des Sperrsignals zu der nächsten Prioritäts-Unterbrechungszellenlogik
fort. Dieser Vorgang setzt sich solange fort, bis die A-PRi0R-06-Schaltung gesperrt ist.
Da das Signal A-PRIOR-OI außerdem der Verknüpfungsschaltung
der Prioritätsunterbrechungszelle 07 zugeführt wird, bewirkt gleichzeitig das Signal A-PRIOR-01 die Sperrung des Ausgangs-UND-Gliedes
der Prioritäts-07-Schaltung,, Außerdem
wird eine weitere Ausbreitung der Sperrzustände durch die Prioritntsunterbrechungszellen 07 bis 12 bewirkt. Das
A-PRIOR-C^-Signal wird dem Ausgangs-UND-Glied der Verknüpfungsschaltung
der Prioritätsunterbrechungszelle 13 zugeführt, wodurch die Ausbreitung des Sperrzustandc durch
die Prioritätp^nterbrechungszellen 13 bis 18 bewirkt, wird.
Auf diese Weise breitet sich der Sperrzustand sowohl seriell als auch parallel aus, bis die Verknüpfungsschaltung 166
der Prioritätsunterbrechungszelle 32 durch das Signal A-PRIOR-31 gesperrt wird. Das Signal A-PRIOR-31 veranlaßt
die Sperrung des Ausgangs-UND-Gliedes der Verknüpfungsschaltung der Prioritätsunterbrechungszelle 32. Das gesperrte
Signal A-PRIOR-32 wird durch einen Inverter 168
invertiert, wodurch ein Freigabesignal mit hohem Pegel am Ausgang des Inverters 168 auftritt. Das Ausgangssignal
des Inverters 168 wird dem einen Eingang des UND-Gliedes zugeführt. Das Ausgangssignal des Inverters 168 bewirkt zusammen
mit dem Setz-Maskenregistersignal 3MSKA des Masken-
209 8 36/1U6
BADbRiGfNAC
regicters A die Freigabe des UND-Gliedes 170. Dadurch
wird die Erzeugung eines das" Vorhandensein einer Programmunterbrechung anzeigenden Signals für das Maskenregister A
bewirkt, nämlich durch das Signal XIP-MASK-A. , .
Wie in Figo 10 dargestellt, bewirkt somit das Setzen der Prioritätsunterbrechungszelle an irgendeiner Stelle
in der Prioritätslogik für das jeweils in Frage kommende Maskenregicter, daß sämtliche Zellen niedrigerer Priorität
gesperrt werden. Auf diese Weise ist verhindert, daß eine Unterbrechung niedrigerer'Priorität durch die Verarbeitungseinrichtung bedient bzw. ausgeführt wird, die mit dem
Maskierungs-A-Kanal verbunden iito Das Setzen einer nicht
maskierten Prioritätsunterbreohungszelle führt zur Erzeugung eines das Vorhandensein einer Unterbrechung anzeigenden
Signals, durch das das Vorhandensein der Unterbrechung der Verarbeitungseinrichtung signalisiert wird.
Wenn die Unterbrechungszelle ein Programm niederer Priorität enthält als das Programm, das von der Verarbeitungseinrichtung
gerade bedient bzw. abgewickelt wird, so verhindert das der Verarbeitungseinrichtung zugeteilte Maskenregister die
Bedienung bzw. Abwicklung, und zwar durch Vermeidung der Ausbreitung des Sperrzustands durch den Prioritätsbaum.
Im folgenden wird ein Beispiel der Operation der hier als
Maskierung bezeichneten Ausblendung einer Unterbrechung beschrieben. Es sei angenommen, daß sämtliche Prioritätsunterbrechungen 05 und die im Wert darüberliegenden
Prioritätsunterbrechungen von der Verarbeitungseinrichtung A zu bedienen sind, die mit dem Maskenregister A verbunden
ist,und daß sämtliche Unterbrechungen 06 und die im Wert
darunter liegenden Unterbrechungen nicht zu bedienen sind.
2Ö0 836/1H6
BAD
Das Überwachungsprogramm läßt das Maskenregister A auf Of?,
was bedeutet, daß die AuegangsSignale RMSKA-OO bis RMSKA-05
des Maskenregisters A freigegeben (doh. nicht ausgeblendet)
werden und daß die Atisgangs signale RMSKA-O6 bis RMSKA-31
gesperrt, (d.h. ausgeblendet) werden,, wie dies aus Fig, B
hervorgeht. 5s sei ferner für den ersten Fall angenommen, daß ein Unterbrechungssignal mit einem Prioritätswertsignal,
das auf 01 .gesetzt ist, angefordert, übertragen und in dem Unterbrechungszellenregister A gespeichert ist. Auf diese
* Weise ist das von der Steuerverarbeitungseinrichtung A gelieferte
Signal RXIC-01. freigegeben. Bezugnehmend auf Fig. 10 hinsichtlich der Prioritätsabwicklung sei bemerkt,
daß das Signal RXIC-OO, das dem UND-Glied 158 zugeführt
wird, mit niedrigem Pegel auftritt, wodurch das Signal XIC-OO-MSKA freigegeben ist. Wenn die Prioritätsprüfung
der ersten Unterbrechungsschaltung bzw. OO-Unterbrechungsschaltung mit der Freigabe des Signals SMSKA erfolgt, wird
das Signal A-PRIOR-OO freigegeben, weshalb das Signal A-PRIOR-01 über das UND-Glied 162 mit hohem Pegel auftritt
oder freigegeben ist« In der Prioritätsschaltung 164 tritt
'■las Signal RXIC-01 jedoch mit hohem Pegel auf, da die Unterbrechungsanforderung,
die abgewickelt wird, einen 01-Wert
P besitzt, da außerdem das Signal RMSKA-01 mit hohem Pegel
auftritt, und zwar deshalb,weil ein 01-Wert nicht auszublenden ist, und da gleichzeitig am Eingangs-UND-(TIied
das Signal A-PRIOR-01 mit hohem Pegel auftritt. Dadurch wird das' Signal XIC-01-MSKA am Ausgang des Inverters gesperrt.
Das Sperrsignal pflanzt sich damit durch den Prioritätsbaum fort, wodurch das Signal XIC-MSICA->V freigegeben
und die Unterbrechungsanforderung ermöglicht ist.
Ein Identifizierungssignal mit einer Adresse der Speichereinheit
ist ebenfalls in einem Unterbrechungssignal von
209836/1Uo
BAD ORIGINAL
der Übertragungseinrichtung enthalten, die eine Unterbrechung fordert. Die Adresse hängt von der Art der geforderten
Unterbrechung ab; sie wird in der Systemsteuereinrichtung
gespeichert, und zwar zur Übertragung mit dem das Vorhandensein einer Unterbrechung anzeigenden Signal zu
der Steuerverarbeitungseinrichtung hin.
In einem zweiten Fall seien die gleichen Zustände angenommen, wobei eine Unterbrechungsanforderung eines gesetzten
06-Prioritätswertsignals zur Ausführung empfangen wird. Die Prioritätsschaltung 15β liefert erneut ein freigegebenes
Signal A-PRIOR-01. Die Prioritätsschaltung 164
liefert ein freigegebenes Signal A-PRIOR-02, da' das gesetzte
Prioritätswertsignal, das Signal RXIC-01, mit niedrigem Pegel
auftritt. Deshalb ist das Signal XIOOT-MSKA freigegebene Dies setzt sich fort, wobei der jeweilige Ausgang der
Prioritätsschaltungen durch das niedere Unterbrechungssignal freigegeben wird. In der 06-Prioritätsschaltung ist
das Signal RXIC-06 freigegeben. Dieser Prioritätswert ist jedoch auszublenden, weshalb das Signal RMSKA-06 mit niedrigem
Pegel auftritt. Dadurch wird das Ausgangssignal XIC-06-IiSKA
der Prioritätsschaltung ebenfalls freigegeben. Da alle übrigen Maskenregistersignale über einen Prioritätswert
von 06 ausgeblendet oder gesperrt werden, tritt bei allen übrigen Prioritätsschaltungen dasselbe Ergebnis auf, und das
eine vorhandene Unterbrechung anzeigende Signal XIP-MASK-A wird gesperrt. Auf diese Weise ist die Unterbrechung der
Verarbeitungseinrichtung A verhindert.
Da sämtliche aktiven Module Zugriff zu sämtlichen Unterbröchungszellenregistern
haben, dürfte einzusehen sein, daß einem aktiven Modul der Zugriff zur Verarbeitungsein-
209836/1U6
2165787
richtung A verweigert sein kann, z.B. in dem Fall, daß
die Verarbeitungseinrichtung A ein Programm höherer Priorität abwickelt. Das aktive Modul kann jedoch die
Bedienung durch die Steuerverarbeitungseinrichtung B anfordern, und zwar durch Setzen des Unterbrechungszellenregisters
für das Maskenregister B (oder das Setzen für die Verarbeitungseinrichtung B)0 Die Verarbeitungseinrichtung B
möge ein Programm niederer Priorität ausführen. Demgemäß könnte die Verarbeitungseinrichtung B durch das aktive
Modul unterbrochen werden und dieses vor dem Programm niederer Priorität bedienen. Durch Setzen oder Rückstellen
des der Verarbeitungseinrichtung zugeordneten Maskenregisters kann eine Steuerverarbeitungseinrichtung
sämtliche Unterbrechungsanforderungen ausblenden oder sperren,
und zwar durch Rückstellen sämtlicher Flipflops, die das zugehörige Maskenregister bilden,. Die betreffende Steuerverarbeitungseinrichtung
kann aber auch sämtliche Anforderungen bedienen, indem sie sämtliche Flipflops setzt. Schließlich
kann die betreffende Verarbeitungseinrichtung Prioritätsanforderungen irgendwo zwischen Programmausführungen bedienen
bzw. abwickeln.
Durch die Vielzahl von Maskenregistern gemäß der Erfindung ist eine bessere Abwicklung von Prioritätsprogrammen ermöglicht,
und zwar dadurch, daß mehrere Verarbeitungseinrichtungen in einem Mehrrechnersystem als Steuerverarbeitungseinrichtungen
ausgewählt werden. Dabei brauchen keine Verarbeitungseinrichtungen für die Bedienung ausgewählter
Module vorgesehen zu werden. Vielmehr können durch die Kombination der Systemübertragungssteuereinrichtungen und
der Vielzahl von Maskenregistern sämtliche Verarbeitungseinrichtungen und sogar weitere Verarbeitungseinrichtungen
209836/11A8
äußerst vielseitig durch Bedienung aller übrigen aktiven
Module eingesetzt werden.
Der generelle Steuersignalfluß für das Unterbrechungszellenbefehlssignal
XEC ist in Fig. 11 gezeigt. Die zugehörige Zeitsteuerung bzw. Taktsteuerung für das Setz-Unterbrechungszellenbefehlssignal
XEC ist in Fig. 7 veranschaulicht. Die zeitliche Steuerung umfaßt dabei sowohl den frühen als
auch den spaten Zyklus der Systemsteuereinrichtung„ Der
frühe Zyklus wird dem Unterbrechungs-INT-Signal zugeschrieben,
und der späte Zyklus wird dem Austastantwortimpulssignal SANS zugeschrieben.
Während des frühen Zyklus erzeugt die Systemsteuereinrichtung das Maskensignal RMARK-A über das MASK-A-Register 58„
Das über einen Prioritätswähler 178 gelieferte Signal RMASK-A bewirkt die Sperrung von Zellensignalen von dem Unterbrechungszellenregister 56, was durch Freigabe des Signals XlC-01-MASKA
veranschaulicht ist. Das Sperrzellensignal wird über das ODER-Glied 172 einem Adressengenerator 174 zugeführt, der
seinerseits die Freigabe eines Adressensignals cADDR bewirkt.
Das von irgendeiner Übertragungseinrichtung, der Eingabe/Ausgabe-Steuereinrichtung
18 (siehe Fig. 1), der Übertragungs-Verarbeitungseinrichtung
20 oder der Verarbeitungseinrichtungen
10 und 11 gelieferte Unterbrechungssignal umfaßt ein gesetztes Prioritätswertsignal und ein Identifizierungssignal.
Das gesetzte Prioritätswertsignal wird in dem Unterbrechungszellenregister
56 gespeichert (siehe Fig. 4 und 11).f Das
Identifizierungssignal ist kennzeichnend für den bestimmten Zustand, der die Erzeugung der Unterbrechung bewirkt. Die
209836/1148
in dem Identifizierungssignal enthaltene Information
aktiviert den Adressengenerator 174 (Fig. 11), der daraufhin eine Adresse erzeugt. Diese Adresse bewirkt auf die
Übertragung zu der Speichereinheit hin, daß aus der Speichereinheit ein Wort herausgelesen wird, das die Vektorbestimmung
des Programms umfaßt, welches die Bedienung entsprechend den bestimmten Zuständen erfordert.
Wenn der späte Zyklus beginnt, erzeugt die Systemsteuereinrichtung
das Setz-Unterbrechungszellensignal SXEC-CELLS, und zwar durch Aktivierung der Generator-Abtastschaltung
mit Hilfe des Austastantwortsignals SANS von den Speichereinheiten
her und mit Hilfe des Leseunterbrechungszellensignals XEC von dem Modul her, welches eine Unterbrechung
forderte Beide Signale werden der Generator-Abtastschaltung 176 zugeführt. Die Erzeugung des Leseunterbrechungszellensignals
XEC bewirkt ferner die Tastung der Adressenbits von dem Adressengenerator 174 auf die Kern-Ausgangshauptleitung
ZCO, und zwar durch Aktivierung eines Ausgangs-UND-Gliedes 182. Die Daten werden dann von der Hauptleitung
ZCO zu dem Modul hin geleitet. Während die Daten zu dem Übertragungseinrichtungsmodulhin übertragen werden,
bewirkt das Setz-Unterbrechungszellensignal SXEC-CELLS die
Rückstellung der Unterbrechungszellen. Die Abtastung wird beendet, bevor die Daten auf der Hauptleitung ZCO sich
ändern; die Unterbrechungszellen werden zurückgestellt und
gesperrt, bevor die Eingangssignale für die Unterbrechungszellen sich ändern können.
209836/1146
Claims (1)
- 2165787Patantaas-prficineDatenverarbeitungssysteBa, dadurch gekennzeichnet, daß ein Speicher (16) vorgesehen ist, der Baten und Programmbefehle an adressierbaren Speicherplätzen zu speichern vermag, daß eine Vielzahl von Ubertragungseinrichtungen (20) mit einer Vielzahl von Datenverarbeitungseinrichtungen (10,11) und Steuerdatenverarbeitungseinrichtungen zur Verarbeitung von Daten entsprechend den Programmbefehlen vorgesehen ist, die aus dem Speicher (16) herausgeführt sind, daß die übertra- _ gungseinrichtungen (18,20) Unterbrechungssignale auf Ibestimmte Zustände hin zu erzeugen gestatten, daß die Steuerdatenverarbeitungseinrichtungen jeweils■Ausblendsignale zu erzeugen gestatten, welche die Priorität der Programmbefehle kennzeichnen, die von der jeweiligen Steuerdatenverarbeitungseinrichtung zur Datenverarbeitung verwendet werden, und die jeweils die Datenverarbeitungen zu unterbrechen gestatten, daß eine Systemsteuereinrichtung (12) mit dem Speicher (16) und den Übertragungseinrichtungen (18,20) auf die Erzeugung eines Unterbrechungssignals hin verbindbar ist, und zwar zur Abgabe einer Adresse an die Steuerdatenverarbeitungseinrichtung, daß die betreffende Adresse eine den Zuständen M eindeutige Bitkonfiguration enthält, die zur Erzeugung der Unterbrechersignale führt, daß die Systemsteuereinrichtung (12) ferner auf die Erzeugung der Unterbrechersignale hin ein das Auftreten einer Unterbrechung anzeigendes Signal liefert, und zwar zur Unterbrechung der Verarbeitungen von Daten in der Steuerdatenverarbeitungseinrichtung, daß die Systemsteuereinrichtung (12) eine Vielzahl von Einrichtungen enthält, die auf die Ausblendsignale hin ansprechen, daß jeder209836/1146Steuerdatenverarbeitungseinrichtung eine Einrichtung zugeordnet ist, die die Erzeugung.des eine Unterbrechung anzeigenden* Signals zu verhindern erlaubt, und daß die Abgabe der Adresse an ,ihre zugehörige Steuerdatenverarbeitungseinrichtung gemäß der Priorität des Programmbefehls in dem Ausblendsignal in dem Fall erfolgt, daß die Unterbrechungssignallfi auf ausgewählte Zustände der be-% stimmten Zustände hin erzeugt werden." 2. System., nach Anspruch 1, dadurch gekennzeichnet, daß die Systemsteuereinrichtung (12) eine Vielzahl von Speichereinrichtungen (FF ) enthält, die jeweils einer Steuerdatenverarbeitungseinrichtung zugeordnet sind, und zwar zur Speicherung der Unterbrechungssignale in dem Fall, daß die Unterbrechungssignale auf ausgewählte Zustände der bestimmten Zustände hin erzeugt und der Systemsteuereinrichtung (12) zugeführt werden, und daß eine Vielzahl von Maskenregistern (58,60,62,64) vorgesehen ist, die jeweils den Speichereinrichtungen zur Speicherung der Ausblendsignale entsprechend der Priorität der Programmbefehle zugeordnet sind, und zwar in dem Fall, daß die Ausblendsignale durch·die Steuerdatenverarbeitungseinrichtung erzeugt und der Systemsteuereinrichtung (12) zugeführt werden.3. System nach Anspruch 2, dadurch gekennzeichnet, daß die Systemsteuereinrichtung (12) ferner eine Vielzahl von Prioritätsbaum-Netzwerken (156,164,166) enthält, deren jedes durch ein zugehöriges Maskenregister (58, 60,62,64) gesteuert wird und jeweils einer Speichereinrichtung der Vielzahl von Speichereinrichtungen ( FF)209 8.36/1U6zugeordnet ist, und zwar zur Erzeugung der eine Unterbrechung anzeigenden Signale für eine der Steuerdatenverarbeitungseinrichtungen entsprechend der Priorität des Programmbefehls in dem jeweiligen Ausblendsignal.4. System nach Anspruch 3, dadurch gekennzeichnet, daß die Unterbrechungssignale ein Prioritätsfestlegesignal, welches die Priorität des in einer Speichereinrichtung gespeicherten Unterbrechung^signals festsetzt, und ein Identifizierungssignal enthalten, welches einen durch einen Programmbefehl adressierbaren Speicherplatz in dem Speicher bezeichnet«,5. System nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Vielzahl von Übertragungsmodulen vorgesehen ist, deren jedes eine Vielzahl von Datenverarbeitungseinrichtungen und Steuerdatenverarbeitungseinrichtungen für die Verarbeitung von Daten entsprechend den Programmbefehlen enthält, daß jedes Übertragungsmodul Einrichtungen zur Erzeugung von Unterbrechungssignalen auf bestimmte Zustände hin enthält, daß die Steuerdatenverarbeitungseinrichtungen jeweils Einrichtungen zur Erzeugung von Ausblendsignalen, die die Priorität der Programmbefehle kennzeichnen, welche von der Steuerdatenverarbeitungseinrichtung zur Datenverarbeitung herangezogen werden, und jeweils Einrichtungen zur Unterbrechung der betreffenden Datenverarbeitungen enthalten, und daß durch die Maskenregister (58,60,62,64) gesteuerte Einrichtungen vorgesehen sind, die die Erzeugung des eine Unterbrechung anzeigenden Signals verhindern.209836/1 U66. System nach Anspruch 4, dadurch gekennzeichnet, daß das Identifizierungssignal zur Übertragung des Programmbefehls in dem Speicher zu der Steuerdatenverarbeitungseinrichtung hin ausgenutzt ist.7. Datenverarbeitungssystem, dadurch gekennzeichnet, daß eine Speichereinrichtung (16) vorgesehen ist, die Daten und Programmbefehle an adressierbaren Speicherplätzen^ zu speichern' vermag, daß eine Vielzahl von Übertragungs-' einrichtungen (18,20) mit einer Vielzahl von Steuerdatenverarbeitungseinrichtungen vorgesehen ist, die Daten entsprechend den Programmbefehlen zu verarbeiten gestatten und die auf Unterbrechungssignale hin die Programmbefehle unterbrechen, daß die Übertragungseinrichtungen (18,20) Einrichtungen zur Erzeugung der Unterbrechungssignale auf das Vorliegen bestimmter Zustände hin enthalten, daß eine Systemsteuereinrichtung (12) mit der Speichereinrichtung (16) und den Übertragungseinrichtungen (18,20) verbunden ist und auf die Erzeugung der Unterbrechungssignale hin ein das Vorliegen einer Unterbrechung anzeigendes Signal an die Steuerdaten- ψ Verarbeitungseinrichtungen abgibt, daß die Systemsteuereinrichtung (12) eine Vielzahl von Speichereinrichtungen (FF) enthält, die jeweils einer Steuerdatenverarbeitungseinrichtung zugeordnet sind, und zwar zur Speicherung der Unterbrechungssignale in dem Fall, daß diese auf das Vorliegen ausgewählter Zustände der bestimmten Zustände hin erzeugt und der Systemsteuereinrichtung (12) zugeführt werden, daß eine Vielzahl von Maskenregistern (58,60,62,64) vorgesehen ist, die jeweils einer Speichereinrichtung (FF)209 8 36/1 HBzur Speicherung eines Darstellungswert'.s der Priorität
der Programmbefehls-Verarbeitungsdaten in" der zugehörigen Steuerdatenverarbeitungseinrichtung zugeordnet
sind, und daß eine Vielzahl von Prioritätsbaum-Schaltungen (156,164,166) vorgesehen ist, deren jede durch
ein zugehöriges Maskenregister gesteuert und mit einer
zugehörigen Speichereinrichtung der Vielzahl von Speichereinrichtungen verbunden ist, und zwar zur Erzeugung der das Vorhandensein einer Unterbrechung anzeigenden Signale für eine zugehörige Steuerdatenverarbeitungseinrichtung entsprechend einer Priorität.8. System nach Anspruch 7, dadurch gekennzeichnet, daß die Unterbrechungssignale ein Prioritätsfestlegesignal enthalten, welches die Priorität der Unterbrechungssignale zur Speicherung in der jeweiligen Speichereinrichtung (FF) festlegt.9. System nach Anspruch 8, dadurch gekennzeichnet, daß die Unterbrechungssignale ferner ein Identifizierungssignal umfassen und daß die Systemsteuereinrichtung (12) ferner einen Adressengenerator (174) enthält, der entsprechend dem Identifizierungssignal gesteuert eine Adresse eines Programmbefehls in dem Speicher zur Übertragung zu der
Steuerdatenverarbeitungseinrichtung mit dem das Vorhandensein einer Unterbrechung anzeigenden Signal erzeugte209836/1U6
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10277170A | 1970-12-30 | 1970-12-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2165767A1 true DE2165767A1 (de) | 1972-08-31 |
Family
ID=22291598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712165767 Withdrawn DE2165767A1 (de) | 1970-12-30 | 1971-12-30 | Datenverarbeitungssystem |
Country Status (7)
Country | Link |
---|---|
US (1) | US3676861A (de) |
JP (1) | JPS5852B1 (de) |
CA (1) | CA948784A (de) |
DE (1) | DE2165767A1 (de) |
FR (1) | FR2121114A5 (de) |
GB (1) | GB1357576A (de) |
IT (1) | IT941293B (de) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3798591A (en) * | 1971-09-28 | 1974-03-19 | Gen Electric Co Ltd | Access circuit for a time-shared data processing equipment |
US4099235A (en) * | 1972-02-08 | 1978-07-04 | Siemens Aktiengesellschaft | Method of operating a data processing system |
US4044333A (en) * | 1972-07-26 | 1977-08-23 | Siemens Aktiengesellschaft | Data processing switching system |
US4318182A (en) * | 1974-04-19 | 1982-03-02 | Honeywell Information Systems Inc. | Deadlock detection and prevention mechanism for a computer system |
US4130865A (en) * | 1974-06-05 | 1978-12-19 | Bolt Beranek And Newman Inc. | Multiprocessor computer apparatus employing distributed communications paths and a passive task register |
US3967246A (en) * | 1974-06-05 | 1976-06-29 | Bell Telephone Laboratories, Incorporated | Digital computer arrangement for communicating data via data buses |
US4048623A (en) * | 1974-09-25 | 1977-09-13 | Data General Corporation | Data processing system |
US4001783A (en) * | 1975-03-26 | 1977-01-04 | Honeywell Information Systems, Inc. | Priority interrupt mechanism |
US4028664A (en) * | 1975-03-26 | 1977-06-07 | Honeywell Information Systems, Inc. | Apparatus for dispatching data of the highest priority process having the highest priority channel to a processor |
US4006466A (en) * | 1975-03-26 | 1977-02-01 | Honeywell Information Systems, Inc. | Programmable interface apparatus and method |
CH608902A5 (de) * | 1975-04-21 | 1979-01-31 | Siemens Ag | |
DE2517565C3 (de) * | 1975-04-21 | 1978-10-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung für ein Datenverarbeitungssystem |
US4400771A (en) * | 1975-12-04 | 1983-08-23 | Tokyo Shibaura Electric Co., Ltd. | Multi-processor system with programmable memory-access priority control |
US4344134A (en) * | 1980-06-30 | 1982-08-10 | Burroughs Corporation | Partitionable parallel processor |
US4420806A (en) * | 1981-01-15 | 1983-12-13 | Harris Corporation | Interrupt coupling and monitoring system |
US4703419A (en) * | 1982-11-26 | 1987-10-27 | Zenith Electronics Corporation | Switchcover means and method for dual mode microprocessor system |
US4782462A (en) * | 1985-12-30 | 1988-11-01 | Signetics Corporation | Raster scan video controller with programmable prioritized sharing of display memory between update and display processes and programmable memory access termination |
JPH01126751A (ja) * | 1987-11-11 | 1989-05-18 | Fujitsu Ltd | グルーピング装置 |
US5161228A (en) * | 1988-03-02 | 1992-11-03 | Ricoh Company, Ltd. | System with selectively exclusionary enablement for plural indirect address type interrupt control circuit |
US5197130A (en) * | 1989-12-29 | 1993-03-23 | Supercomputer Systems Limited Partnership | Cluster architecture for a highly parallel scalar/vector multiprocessor system |
US5239629A (en) * | 1989-12-29 | 1993-08-24 | Supercomputer Systems Limited Partnership | Dedicated centralized signaling mechanism for selectively signaling devices in a multiprocessor system |
KR940001878B1 (ko) * | 1990-03-08 | 1994-03-10 | 가부시끼가이샤 히다찌세이사꾸쇼 | 멀티 프로세서시스템 및 인터럽션 제어장치 |
US5613128A (en) * | 1990-12-21 | 1997-03-18 | Intel Corporation | Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller |
US5652890A (en) * | 1991-05-17 | 1997-07-29 | Vantus Technologies, Inc. | Interrupt for a protected mode microprocessor which facilitates transparent entry to and exit from suspend mode |
US5446904A (en) * | 1991-05-17 | 1995-08-29 | Zenith Data Systems Corporation | Suspend/resume capability for a protected mode microprocessor |
DE59206826D1 (de) * | 1992-09-28 | 1996-08-29 | Siemens Ag | Prozesssteuerungssystem |
US5493655A (en) * | 1993-02-20 | 1996-02-20 | Acer Incorporated | Method and apparatus for upgrading a data processing system from a single processor system to a multiprocessor system |
GB2277388B (en) * | 1993-04-19 | 1997-08-13 | Intel Corp | Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller |
EP0647890B1 (de) * | 1993-10-11 | 1998-06-10 | Siemens Aktiengesellschaft | Verarbeitungsmodul für ein modulares Automatisierungssystem |
SG67906A1 (en) * | 1993-12-16 | 1999-10-19 | Intel Corp | Multiple programmable interrupt controllers in a multi-processor system |
JP3676882B2 (ja) | 1996-06-12 | 2005-07-27 | 株式会社リコー | マイクロプロセッサ及びその周辺装置 |
US6430643B1 (en) * | 1999-09-02 | 2002-08-06 | International Business Machines Corporation | Method and system for assigning interrupts among multiple interrupt presentation controllers |
US6574693B1 (en) * | 1999-10-11 | 2003-06-03 | Ati International Srl | Method and apparatus for gating interrupts in a computing system |
US6823414B2 (en) * | 2002-03-01 | 2004-11-23 | Intel Corporation | Interrupt disabling apparatus, system, and method |
US7487503B2 (en) * | 2004-08-12 | 2009-02-03 | International Business Machines Corporation | Scheduling threads in a multiprocessor computer |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3421150A (en) * | 1966-08-26 | 1969-01-07 | Sperry Rand Corp | Multiprocessor interrupt directory |
DE1913059A1 (de) * | 1968-03-15 | 1969-10-02 | Burroughs Corp | Verbesserte Programmunterbrechungseinrichtung fuer eine Datenverarbeitungsanlage in Baukastenweise |
US3479649A (en) * | 1966-07-22 | 1969-11-18 | Gen Electric | Data processing system including means for masking program interrupt requests |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3374465A (en) * | 1965-03-19 | 1968-03-19 | Hughes Aircraft Co | Multiprocessor system having floating executive control |
US3500329A (en) * | 1966-10-06 | 1970-03-10 | Gen Electric | Data processing system |
US3540000A (en) * | 1967-11-02 | 1970-11-10 | Ibm | Criss-cross sorting method and means |
US3523283A (en) * | 1969-05-07 | 1970-08-04 | Gen Electric | Data processing system including means for interrupting a program being executed |
-
1970
- 1970-12-30 US US102771A patent/US3676861A/en not_active Expired - Lifetime
-
1971
- 1971-08-12 CA CA120,430A patent/CA948784A/en not_active Expired
- 1971-10-11 GB GB4731971A patent/GB1357576A/en not_active Expired
- 1971-11-24 IT IT31567/71A patent/IT941293B/it active
- 1971-12-27 JP JP46105599A patent/JPS5852B1/ja active Pending
- 1971-12-29 FR FR7147424A patent/FR2121114A5/fr not_active Expired
- 1971-12-30 DE DE19712165767 patent/DE2165767A1/de not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3479649A (en) * | 1966-07-22 | 1969-11-18 | Gen Electric | Data processing system including means for masking program interrupt requests |
US3421150A (en) * | 1966-08-26 | 1969-01-07 | Sperry Rand Corp | Multiprocessor interrupt directory |
DE1913059A1 (de) * | 1968-03-15 | 1969-10-02 | Burroughs Corp | Verbesserte Programmunterbrechungseinrichtung fuer eine Datenverarbeitungsanlage in Baukastenweise |
Also Published As
Publication number | Publication date |
---|---|
FR2121114A5 (de) | 1972-08-18 |
JPS5852B1 (de) | 1983-01-05 |
US3676861A (en) | 1972-07-11 |
GB1357576A (en) | 1974-06-26 |
AU3417771A (en) | 1973-04-12 |
IT941293B (it) | 1973-03-01 |
CA948784A (en) | 1974-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2165767A1 (de) | Datenverarbeitungssystem | |
DE2320698C2 (de) | Anordnung zur Fehlerüberwachung in einer Mehrfach-Datenverarbeitungsanlage | |
DE2230830C2 (de) | Datenverarbeitungsanlage | |
DE2908316C2 (de) | Modular aufgebaute Multiprozessor-Datenverarbeitungsanlage | |
DE3300261C2 (de) | ||
DE2332734A1 (de) | Datenverarbeitungssystem | |
DE2755371A1 (de) | Ein/ausgabe-verarbeitungssystem | |
DE2358545A1 (de) | Datenverarbeitungssystem mit dynamisch veraenderlichem vorrangzugriffssystem | |
DE2635592A1 (de) | Multiprozessor-abrufsystem | |
DE3508291A1 (de) | Realzeit-datenverarbeitungssystem | |
DE2629266A1 (de) | Ein/ausgabe-system | |
CH619309A5 (de) | ||
DE3300260A1 (de) | Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung | |
DE2045052A1 (de) | System zum Identifizieren von Mehraufgabensituationen und zum Steuern der Durchführung dieser Aufgaben | |
DE2243956A1 (de) | Speicherprogrammierte datenverarbeitungsanlage | |
DE2350884A1 (de) | Datenverarbeitungssystem | |
DE2657848A1 (de) | Steuereinheit fuer ein datenverarbeitungssystem | |
DE1929010A1 (de) | Modular aufgebautes Datenverarbeitungssystem | |
DE2248296A1 (de) | Programmsteuereinrichtung | |
DE68919018T2 (de) | Zeitgeberkanal mit Übereinstimmungserkennungsmerkmalen. | |
DE2237672A1 (de) | Fehlerpruef- und fehlerdiagnoseeinrichtung in einer elektronischen datenverarbeitungsanlage und verfahren zu deren betrieb | |
DE2801563A1 (de) | Dialogprozessor | |
DE69031877T2 (de) | Unterbrechungssteuerung für Mehrprozessorsystem | |
DE2202952C2 (de) | Datenverarbeitungsanlage | |
DE2064383C3 (de) | Datenverarbeitungsanlage mit mehreren zentralen Verarbeitungseinrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8127 | New person/name/address of the applicant |
Owner name: HONEYWELL BULL INC., MINNEAPOLIS, MINN., US |
|
8130 | Withdrawal |