JPH01126751A - グルーピング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術　　　　　　　　　（第６図）発明が解決し
ようとする問題点 問題点を解決するための手段　（第１図）作用 実施例 本発明の一実施例　　　　（第２〜５図）発明の効果 〔概　要〕 入出力機器からの多種類の処理要求を、中央処理装置が
分類可能なグループに振り分けるグルービング装置に関
し、 レジスタ総数を削減して、登録時のレジスタアクセス時
間の短縮と、ＣＰＵ側から見たレジスタ内容の視認性を
向上させることを目的とし、ｎ個の処理要求元の各々の
要素を登録した登録テーブルを有し、処理要求元からの
処理要求を、該登録テーブルに従ってｍグループの１つ
に分類し、中央処理装置のｍ個の処理機能の何れかに振
り分けるグルーピング装置において、前記処理要求元に
対応したｎビットのデータ保持部を各々有し、前記ｍグ
ループ分設けられたレジスタと、該レジスタのデータ保
持部３に予め登録された登録テーブルと処理要求元から
の処理要求に基づいて、中央処理装置のｍ個の処理機能
の何れか１つを選択し、選択された処理機能に振り分け
る振り分は手段と、を備えて構成する。

〔産業上の利用分野〕

本発明は、グルーピング装置に関し、詳しくは中央処理
装置と複数の入出力機器の間に介在して、中央処理装置
が分類可能なグループに入出力機器からの処理要求を振
り分けるグルーピング装置に関する。

一般に、中央処理装置（以下、ＣＰＵという）に接続さ
れる各種入出力機器の数は、ＣＰＵのチャネル数よりも
多く、このため各入出力機器に共通の要素（例えば、処
理速度）毎にグループ分け（いわゆるグルーピング）し
、このグループをＣＰＵのチャネルに対応させることが
行われる。

また、上記入出力機器の数や要素等は固定ではなく、し
ばしば変更されることがある。したがって、グルーピン
グに際しては、書き換え可能な登録テーブルに入出力機
器の要素を登録し、このテーブルを参照しながら入出力
機器からの処理要求をＣＰＵのチャネルに振り分けるこ
とが行われる。

〔従来の技術〕

従来のこの種のグルーピング装置としては、例えば、第
６図に示すようなものがある。この装置では、グルーピ
ング装置１０内に入出力機器と同数のｎ個のレジスタｌ
ｌａ〜ｆｉｎを設け、各々のレジスタｌｌａ〜ｌｌｎの
ビット数は、中央処理装置１２の処理機能数ｍに対応し
てｍビットを有している。

レジスタｌｌａ〜ｌｌｎには各々の入出力機器の要素や
構成等を表わす登録テーブルが予め格納されており、例
えば、所定の２つの入出力機器が共に同一の要素や構成
を有する場合は、これら２つの入出力機器に対応するレ
ジスタ（−例として１１ａ。

１１ｂ）の同一ビットに“１”が格納されている。

そして、所定の入出力機器から処理要求信号（−例とし
てＲＱＩＩ）が出力されると、グルーピング装置１０は
この処理要求信号ＲＱ１．に対応するレジスタアクセス
の登録テーブルを参照し、“１”が格納されているビッ
ト位置に基づいて中央処理装置１２への要求信号ＲＱ　
Ｏ＋を選択して、この要求信号ＲＱ　Ｏ＋を中央処理装
置１２に出力する。中央処理装置１２は要求信号ＲＱＯ
Ｉに応じた処理機能を動作させ、その結果、先に処理要
求信号ＲＱ■１を出力した入出力機器との間でデータの
授受等が実行される。

すなわち、入出力機器数分のレジスタｌｌａ〜１１ｎを
設けるとともに、これらのレジスタｌｌミル１１ｎ内に
は中央処理装置１２の処理機能数分のビットが備えられ
、このビットに各入出力機器の要素等を登録することに
より、多数の入出力機器を要素毎にグルーピングして中
央処理装置１２の処理機能数に対応させることができる
。また、入出力機器等を変更した場合には、登録テーブ
ルを書き換えるだけでよいので、システムの柔軟性に冨
んでいる。

〔発明が解決しようとする問題点〕

しかしながら、このような従来のグルーピング装置にあ
っては、１つの入出力機器に対して１つのレジスタを設
ける構成となっていたため、以下に述べる理由から、登
録時のレジスタアクセスに時間を要したり、また、所定
の処理機能に対する登録要素の視認性が劣るといった問
題点があった。

（１）一般に、ＣＰＵの処理機能数ｍよりも、入出力機
器数ｎの方が多く、したがって、１つの入出力機器に対
して１つのレジスタを設けると、レジスタ総数が多くな
ってしまい、その結果、初期設定等で入出力機器の要素
を登録するに際し、レジスタアクセスの時間がレジスタ
総数に応じて長くなるといった問題点があった。

（Ｉ［）また、ＣＰＵ側から所定の処理機能に対して登
録されている要素数等を視認しようとした場合、全ての
レジスタの同一ビットを横断して点検しなければならず
、具体的には１つのレジスタの所定ビットを点検した後
、次のレジスタの同一ビットを点検するといった動作を
繰り返す必要があり、ＣＰＵ側からの視認性が劣ってい
るといった問題点があった。

本発明は、このような問題点に鑑みてなされたもので、
ＣＰＵの処理機能毎にレジスタを設けることにより、レ
ジスタ総数を削減して、登録時のレジスタアクセス時間
の短縮と、ＣＰＵ側から見たレジスタ内容の視認性を向
上させることを目的としている。

〔問題点を解決するための手段〕

第１図は本発明のグルーピング装置の原理ブロック図を
示す。

第１図において、ｎ個の処理要求元１ａ〜１ｎの各々の
要素を登録した登録テーブルを有し、処理要求元１ａ〜
１ｎからの処理要求を、該登録テーブルに従ってｍグル
ープの１つに分類し、中央処理装置２のｍ個の処理機能
２Ａ〜２ｍの何れかに振り分けるグルーピング装置にお
いて、前記処理要求元１ａ〜１ｎに対応したｎビットの
データ保持部３を各々有し、前記ｍグループ分設けられ
たレジスタ４Ａ〜４ｍと、該レジスタ４Ａ〜４ｍのデー
タ保持部３に予め登録された登録テーブルと処理要求元
１２〜１ｎからの処理要求に基づいて、中央処理装置２
のｍ個の処理機能２Ａ〜２ｍの何れか１つを選択し、選
択された処理機能に振り分ける振り分は手段５と、を備
えて構成する。

〔作　用〕

本発明では、入出力機器の要素を登録するレジスタが、
中央処理装置の処理機能数分設けられる。

したがって、レジスタ総数が従来に比べて削減されるの
で、登録時のレジスタアクセス時の短縮が図られ、また
、１つのレジスタは処理機能の１つ対応しているので、
中央処理装置側から見た要素の視認性が高められる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第２〜５図は本発明に係るグルーピング装置の一実施例
を示す図であり、 処理要求元としてのｎ個の入出力機器と、ｍ種の処理機
能を有する中央処理装置（以下、ＣＰＵという）との間
に介在するグルーピング装置に適用した例である。なお
、入出力機器数ｎと処理機能数ｍは、ｎ＞ｍの関係にあ
る。

まず、構成を説明する。２０はグルーピング装置であり
、グルーピング装置２０はｍ個のレジスタＲＧＩ−ＲＧ
ｍと、ｍ個の変換回路（振り分は手段＞　ＣＶ、〜ＣＶ
ｍとを有している。

レジスタＲＧ、〜ＲＧｍには、図示しないＣＰＵからの
登録データＤ１〜Ｄｎや書込み信号ＷＲＴが必要に応じ
て入力されるとともに、各レジスタＲＧ、〜ＲＧｍのそ
れぞれにはＣＰＵからの個別の選択信号ＳＥＬ、〜ＳＥ
Ｌｍが入力されている。また、変換回路Ｃｖ、〜ＣＶｍ
には図示しない入出力機器からの処理要求信号（処理要
求）ＲＱＩ、〜ＲＱＩｎが入力されるとともに、上記、
レジスタＲＧ＋　”ＲＧｍからのグループ信号ＧＩ〜Ｇ
ｍ（後述する）がそれぞれ入力されている。

第３図はレジスタＲＧｍの回路図である。レジスタＲＧ
ｍは図示しない入出力機器数ｎに対応したｎ個の登録回
路（データ保持部）２１ａ〜２１ｎを有し、各登録回路
２１ａ〜２１ｎのＤ端子には、登録データＤ、−Ｄｎの
１ビツトが入力している。また、登録回路２１ａ〜２１
ｎ（ＤＣ端子には書込み信号ＷＲＴが入力し、Ａ端子に
は選択信号ＳＥＬｍ（但し、ＲＧｍの場合、ＲＧ、では
ＳＥＬ、）が入力している。

このような登録回路２１ａは、選択信号ＳＥＬｍおよび
書込み信号ＷＲＴが“１”で入力しているときに登録デ
ータＤ１〜Ｄｎの１つのビットが１″で入力すると、こ
の“１″を内部に取り込んで保持する。あるいは、登録
データＤ、〜Ｄｎの１つのビットが“０”で入力すると
、前回の保持されていた値をそのまま保持する。また、
登録データＤ、ｘＤｎの１つのビットと選択信号ＳＥＬ
ｍが共に“０”で入力したときも、前回の保持されてい
た値をそのまま保持し、さらに、登録データＤ１〜Ｄｎ
の１つのビットが“１”、選択信号ＳＦ、Ｌｍが０”で
入力すると、保持されていた内容を“０″にリセットす
る。

以上のような動作の真理値表は、次表１に示すとおりと
なる。

表１ 但し、Ｘ：　　ＤＯＮ’Ｔ　　ＣＡＲＥすなわち、（Ｉ
）、（Ｉｆ）、（Ｖ）のときは、先回保持されていた“
１”あるいは“０”の何れかを要求信号Ｇｍ、−Ｇｍｎ
としてＣ端子から出力し、（ＩＩＩ）のときは、先回の
保持データをリセットして抹消し、（ＩＶ）のときは、
１”を登録する。このようにして登録された登録テーブ
ルは、各レジスタＲＧ＋”ＲＧｍからそれぞれグループ
信号ＧＩ−Ｇｍとして変換回路ＣＶ、−ＣＶｍに出力さ
れ、例えば、Ｇｍを例にとると、入出力機器数ｎに相当
するｎビットのＱ　ｍ　、〜Ｇ　ｍ　ｎからなっている
。

第４図は、上表１の真理値表を具現化した登録回路２１
ａ〜２１ｎの１つを示す回路図である。ここでは登録回
路２１ａを例にして説明する。

登録回路２１ａはインバータ２２と抵抗型インバータ２
３とをたすき掛けにして構成されたラッチ回路２４と、
Ｃ端子に入力された書込み信号ＷＲＴをインバータ２５
により反転してＷＲＴを生成し、このＷＲＴとＷＲＴと
の相補信号を受けてオン／オフするトランスミッション
ゲート付インバータ２６と、Ｄ端子、Ａ端子およびＣ端
子の論理信号を論理演算し、トランスミッションゲート
付インバータ２６を介してラッチ回路２４をセット／リ
セットあるいは状態を保持させるインバータ２７、ＡＮ
Ｄ２８．２９および０Ｒ３０からなる論理回路３１と、
を有している。

第５図は変換回路ＣＶ　＋〜ＣＶｍのうちのＣＶｍを例
として示す回路図である。変換回路ＣＶｍは入出力機器
数ｎ分のＡＮＤ３２Ａ〜３２ｎと、１つのｎ入力０Ｒ３
３とを有し、ＲＱ　Ｉ　ｒ　とＧｍ、、ＲＱ　Ｉ　２と
Ｇ　ｍ　２・・・・・・・・・・・・ＲＱＩｎとＧｍｎ
との論理積をそれぞれ取り、これらの論理和を要求信号
ＲＱＯｍとして出力する。例えば、所定の入出力機器か
ら処理要求信号ＲＱＩ、が“１”で出力された場合で、
かつ、前述のレジスタＲＧｍに格納されていたグループ
信号ＣｍのＧｍ、に該当する入出力機器の要素が登録（
ｃ　ｍ　ｒ−“１”）されていると、ＲＱＯｍ＝”　１
”にセットされて図示しないＣＰＵに出力される。ＣＰ
Ｕは、ＲＱＯｍ−“１”を受けて必要な処理機能を動作
させ、ＲＱＩ、を出力した入出力機器との間でデータの
授受等を実行する。

次に、作用を説明する。

レジスタＲＧ、〜ＲＧｍ内に格納された登録テーブルを
全面的に書き換える場合、ＣＰＵはＷＲＴを“１″に立
上げるとともにＳ　Ｅ　Ｌ　＋〜ＳＥＬｍを順次“１”
に立上げながら、登録データＤ。

〜Ｄｎをｍ回繰り返してグルーピング装置２０に転送す
る。例えば、ｍ回目に転送されたＤ１〜ＤｎはＳＥＬｍ
によってＲＧｍ内に取り込まれ、Ｄ１〜Ｄｎの各ビット
のうち“１″が立てられたビットに対応する登録回路２
１ａ〜２Ｉｎに“１”がセットされる。

このことを具体的に説明すると、今、Ｄ、のみが“１”
で他のＤ２〜Ｄｎが“０”ならば、登録回路２１ａに“
１”がセットされる一方、他の登録回路２１ｂ〜２１ｎ
は先回の値を保持する。その結果、これら登録回路２１
８〜２Ｉｎの各Ｑ端子からのＧｍ、〜Ｇｍｎ（すなわち
、グループ信号Ｇｍ）のそれぞれは、Ｑｍ＋　−”ｌ”
、Ｇｍｚ〜Ｇｍｎ−“１”あるいは“０”　（先回の値
）となって出力される。

このようにしてＣＰＵからのＤ１〜Ｄｎがｍ回繰り返さ
れてグルーピング装置２０に転送されると、レジスタＲ
ＧＩには１回目の転送データが、レジスタＲＧ２には２
回目の・・・・・・・・・・・・レジスタＲＧｍにはｍ
回目の転送データがそれぞれ格納され、入出力機器の要
素が登録テーブルとして登録される。

なお、１つの入力機器の要素の登録は、テーブル上の１
箇所（所定の１ビツト）であり、２重登録は許可されな
いようになっている。すなわち、所定回目のＤ１〜Ｄｎ
がグルーピング装置２０に入力されると、このＤ１〜Ｄ
ｎは全てのレジスタＲＧ＋−ＲＧｍに印加されるが、実
際に登録されるのは選択信号ＳＥＬ、〜ＳＥＬｍによっ
て選択されたレジスタＲＧ、〜ＲＧｍの何れか１つであ
る。

すなわち、選択されない他のレジスタＲＧ、〜ＲＧｍに
おいて、例えば、ＲＧｍが非選択のとき、このＲＧｍに
対する選択信号ＳＥＬｍは“０″である。したがって、
前表１の真理値表に従い、Ａ＝“０”かつＤ＝“１”の
登録回路は、その保持していた内容を“０”に抹消して
リセットする。

その結果、選択されたレジスタＲＧ＋−ＲＧｍの所定ビ
ットには“１”が格納される一方、それ以外の非選択の
レジスタＲＧ＋　ｘＲＧｍの所定ビットはリセットされ
（先回の登録が抹消され）、２重登録が防止される。

次に、入出力機器の要素が変化して登録テーブルを一部
書き換える場合の動作を説明すると、この場合、本実施
例では上述の２重登録防止機能により、新たに要素を登
録する先の１つのレジスタをアクセスするだけでよい。

例えば、レジスタＲＧ、の登録回路２１ａに登録されて
いた要素を、レジスタＲＧｍの登録回路２１ａに変更す
るときは以下のようにして行われる。すなわち、Ｄ＋　
−“１″、Ｄ２〜Ｄｎ−“０”をＣＰＵから出力すると
ともに、ＳＥＬｍを“１”に立上げる。これにより、レ
ジスタＲＧｍの登録回路２１ａに“１”がセットされる
一方、レジスタＲＧ、の登録回路２１ａにセットされて
いた“１”はＳＥＬ、が“０”なので抹消される。その
結果、新たな登録先のレジスタＲＧｒｎをアクセスする
だけでレジスタＲＧ１に格納されていた変更前の入力機
器の要素の抹消と、レジスタＲＧｍへの新たな要素の登
録が同時に行われ、登録時のレジスタアクセス時間を短
縮することができる。

一方、入出力機器から処理要求があった場合、例えば、
所定の入出力機器からＲＱｌ、が“１”で出力されると
、グルーピング装置２０はこのＲＱＩ、を含む全ての処
理要求信号と登録テーブルとに基づいて、ＣＰＵの処理
機能の１つを選択し、ＲＱＩ、を選択された処理機能に
振り分ける。このことを詳述すれば、処理要求信号ＲＱ
Ｉ、〜ＲＱＩｎは処理機能数分の変換回路ＣＶ　Ｉ”　
ＣＶ　ｍの全てに入力され、この変換回路ＣＶ、ｘＣＶ
ｍのそれぞれでレジスタＲＧＩ〜ＲＧｍに登録された登
録テーブルとの論理積が取られる。変換回路ＣＶ　ｒ〜
ＣＶｍのそれぞれに加えられている登録テーブルは、ｍ
個のグループ（０１〜０ｍ）に分けられた１つであり、
この１つのグループで処理機能の１つに対応している。

したがって、それぞれの変換回路ＣＶ、〜ＣＶｍでは処
理機能単位の登録テーブルと処理要求信号ＲＱＩＩ〜Ｒ
Ｑ　Ｉ　ｎとを論理積することとなり、例えば、レジス
タＲＧｍの登録回路２１ａに要素が登録（“１”がセン
ト）されていたときは、このレジスタＲＧｍからの処理
機能単位の登録テーブル（すなわちグループ信号Ｇｍ）
と、処理要求信号ＲＱ　Ｉ　ｒ〜ＲＱｎとの論理積が取
られる。そして、仮にＲＱｌ、　−“１”であれば、処
理要求と予め登録した要素とが一致するので、該当する
処理機能を要求するために要求信号ＲＱＯｍをＣＰＵに
出力し、ＣＰＵは該当する処理機能を動作させて処理要
求信号ＲＱ１．を出力した入出力機器との間で、例えば
データの授受等を実行する。

このように本実施例では、ＣＰＵの処理機能毎にレジス
タを設けているので、一般に入出力機器数ｎよりも処理
機能数ｍが少ないことから、レジスタ総数をｎ−ｍだけ
削減することができ、特に、ｎ−ｍの差が大きい程、こ
の削減効果は大きなものとなる。また、登録のためのレ
ジスタアクセスは、登録先のレジスタのみをアクセスす
ればよいので、アクセスに要する時間を短縮でき、さら
に、該アクセスに並行して他のレジスタの同一ビットに
登録された先回までの登録データを自動的に抹消するの
で、２重登録を防止することができる。

また、ＣＰＵ側から所定の処理機能に対して登また、Ｃ
ＰＵ側から所定の処理機能に対して登録された要素の現
況を見る場合には、この処理機能に対応するレジスタの
みの出力を観測すればよいので、視認性にも優れている
。

〔発明の効果〕

本発明によれば、ＣＰＵの処理機能毎に要素登録用のレ
ジスタを設けているので、 レジスタ総数を削減することができ、登録時のレジスタ
アクセス時間の短縮や、ＣＰＵ側から見たレジスタ内容
の視認性を向上させることができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２〜５図は本発明に係るグルービング装置の一実施例
を示す図であり、 第２図はそのブロック図、 第３図はそのレジスタの回路図、 第４図はそのレジスタの登録回路の回路図、第５図はそ
の変換回路の回路図、 第６図は従来のグルーピング装置を示すそのブロック図
である。 ２１ａ〜２１ｎ・・・・・・登録回路（データ保持部）
、ＲＧ、〜ＲＧｍ・・・・・・レジスタ、ＣＶ、〜ＣＶ
ｍ・・・・・・変換回路（振り分は手段）、ＲＱ　Ｉ　
Ｉ”ＲＱ　Ｉ　ｎ・・・・・・処理要求信号（処理要求
）、 Ｇ、〜Ｇｍ・・・・・・グループ信号（登録テーブル）
。

Claims (1)

1. 【特許請求の範囲】 ｎ個の処理要求元（１ａ）〜（１ｎ）の各々の要素を登
   録した登録テーブルを有し、 処理要求元（１ａ）〜（１ｎ）からの処理要求を、該登
   録テーブルに従ってｍグループの１つに分類し、 中央処理装置（２）のｍ個の処理機能（２Ａ）〜（２ｍ
   ）の何れかに振り分けるグルーピング装置において、 前記処理要求元（１ａ）〜（１ｎ）に対応したｎビット
   のデータ保持部（３）を各々有し、前記ｍグループ分設
   けられたレジスタ（４Ａ）〜（４ｍ）と、 該レジスタ（４Ａ）〜（４ｍ）のデータ保持部（３）に
   予め登録された登録テーブルと処理要求を備えたことを
   特徴とするグルーピング装置。