JP3940435B2 - ダイレクト・メモリ・アクセス(dma)バイト・スワッピングを実行する方法および装置 - Google Patents
ダイレクト・メモリ・アクセス(dma)バイト・スワッピングを実行する方法および装置 Download PDFInfo
- Publication number
- JP3940435B2 JP3940435B2 JP53265897A JP53265897A JP3940435B2 JP 3940435 B2 JP3940435 B2 JP 3940435B2 JP 53265897 A JP53265897 A JP 53265897A JP 53265897 A JP53265897 A JP 53265897A JP 3940435 B2 JP3940435 B2 JP 3940435B2
- Authority
- JP
- Japan
- Prior art keywords
- dma
- swapping
- byte
- data word
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
本発明は、コンピュータ・システムの分野に関する。さらに詳細には、本発明はコンピュータ・システムにおけるデータ転送中のバイト・スワッピングの実行に関する。
発明の背景
コンピュータ・システムは、一般に1〜8バイトの間のいずれかの長さの2進データ項目のもとで動作する。「バイト」は8ビットであると定義されている。通常は、現在のコンピュータ・システムが操作する最小のデータ項目は、2バイトの「ワード」または4バイトの「ダブル・ワード」(「dword」)のいずれかである。様々な異なる理由から、ワードまたはdwordのデータ項目内のバイトの順序を変更することが必要となる、または望ましいこともある。この操作は、「バイト・スワッピング」として周知である。バイト・スワッピングが望ましい考えられる1つの理由としては、例えば、メモリ・アドレスがデータ項目の最下位のバイトを参照する「リトル・エンディアン(little-endian)」アドレッシングと、アドレスがデータ項目の最上位のバイトを指定する「ビッグ・エンディアン(big-endian)」アドレッシングとの間など、異なるデータ・アドレッシング方法の間で切替えを行うことがある。
既存のコンピュータ・システムでは、バイト・スワッピングは、一般にソフトウェア・コマンドに応答してホスト・プロセッサによって実行される。例えば、メモリのブロック中に記憶されたデータが新しい位置(すなわちメモリまたは周辺機器中の異なる位置)に転送される、またバイト・スワッピングが必要とされる、共通の状況について考慮されたい。通常なら、ホスト・プロセッサはメモリからデータを読み取り、バイトを再配列し、次いで再配列したデータ・ワードをメモリの第1ブロックに書き戻すことになる。次いでホストは、修正したデータ・ワードを新しい位置に書き込む。この方法には、ホスト・プロセッサが修正したデータを書き戻してからデータを新しい位置に転送しなければならないことから、時間がかかるという欠点がある。したがって、メモリ・アクセス動作中にバイト・スワッピングを実行する、より高速かつより効率的な方法が必要とされている。
発明の概要
メモリ上でメモリ・アクセス動作を実行する装置が提供される。この装置は、バス・インタフェースに結合されたダイレクト・メモリ・アクセス(DMA)制御装置を含む。このバス・インタフェースは、メモリも結合されているバスへの接続を行う。メモリ・アクセス動作中に、DMA制御装置は、メモリ中に記憶された、それぞれが少なくとも2バイトを含むデータ・ワードにアクセスし、少なくとも1つのデータ・ワードのバイトを制御入力に従ってスワップする。
本発明のその他の特徴は、添付の図面および以下の詳細な説明から明らかになるであろう。
【図面の簡単な説明】
同様の参照符が同様の要素を示す添付の図面の各図に、制限的なものではなく例示として本発明を図示する。
第1図は、本発明が実装されるコンピュータ・システムを示す図である。
第2図は、第1図のコンピュータ・システム中のグラフィックス・アクセラレータ・カード上の回路を示す図である。
第3図は、DMA動作中の、DMA制御装置とホスト・システムの間の制御の流れを示す図である。
第4A図は、ダイレクト・メモリ・アクセス(DMA)のコマンド対を示す図である。
第4B図は、バイト・スワッピング方式を示す表である。
第5図は、DMAバイト・スワッピングを実行する技術を示す流れ図である。
第6図は、メモリ読取り動作中にDMAバイト・スワッピングを実行するDMA制御装置中の回路を示す図である。
第7図は、メモリ書込み動作中にDMAバイト・スワッピングを実行するDMA制御装置中の回路を示す図である。
詳細な説明
ダイレクト・メモリ・アクセス(DMA)バイト・スワッピングを実行する方法および装置について記述する。以下の記述では、説明のために多数の特定の詳細を示し、本発明が完全に理解されるようにする。ただし、これらの特定の詳細がなくても本発明を実施することができることは当業者には明らかであろう。その他、本発明を不必要に理解しにくくしないように、周知の構造および装置はブロック図の形態で示す。
第1図は、本発明が実装されているコンピュータ・システム1を示す図である。このコンピュータ・システムは、システム・バス30によってメモリ20に結合された中央処理装置(CPU)10を含む。システム・バス30は、バス・インタフェース50によってPCI(peripheral component interconnect)バス40に結合される。PCIバス40には、モニタ70に結合されたグラフィックス・アクセラレータ・カード60、ならびにいくつかのその他の周辺機器80および90が結合される。本発明は、グラフィックス・アクセラレータ・カード60内で実装される。
第2図は、グラフィックス・アクセラレータ・カード60をさらに詳細に示す図である。グラフィックス・アクセラレータ・カード60は、様々なグラフィックス機能を制御および実行するようになされたグラフィックス・プロセッサ102を含む。グラフィックス・プロセッサ102は、メモリ・インタフェース105を介してローカル・メモリ106に結合され、またピクセル・エンジン104にも結合される。ローカル・メモリ106は、モニタ70に表示されるピクセル・カラー値を記憶するフレーム・バッファを含む。フレーム・バッファに記憶されたカラー値は、RGB(赤色、緑色、青色)アナログ信号の形態でディスプレイ・インタフェース107を介してモニタに供給される。グラフィックス・アクセラレータ・カード60は、PCIインタフェース100によってPCIバス40に結合される。PCIインタフェース100に結合されたダイレクト・メモリ・アクセス(DMA)制御装置101は、主メモリ20など、カード60の動作をサポートするのに必要な、コンピュータ・システム1内の任意のメモリ上で実行されるDMA動作を制御する。グラフィックス・アクセラレータ・カード60がPCIバス40を介して受信した情報は、入力FIFO103を介してグラフィックス・プロセッサに与えられ、グラフィックス・プロセッサ102からPCIバス40上に出力すべき情報は、出力FIFO108を介してPCIインタフェース100に与えれる。
本発明では、バイト・スワッピングは、PCIインタフェース100中の状態マシンの制御下でDMA制御装置101によって実行される。DMA制御装置は、連鎖DMAコマンド・リスト中のコマンド対によって指定されたDMA動作を実行するPCIバス・マスタである。第3図は、メモリ20中に記憶された連鎖コマンド・リスト24の1例である。このコマンド・リスト24は、グラフィックス・アクセラレータ・カード60をサポートする、やはりメモリ20中に記憶されたグラフィックス・ドライバ・ソフトウェア22によって生成される。各DMAコマンド対は、偶数のdword中のアドレス・フィールドおよび奇数のdword中の長さフィールドからなる。第4A図は、アドレス・フィールド211および長さフィールド212を含むDMAコマンド対を示す図である。アドレス・フィールドは、1)そのコマンドについてアクセスすべきデータ・アレイ26中のデータの第1dword、または2)実行すべき次のDMAコマンドの(リンク)アドレスのいずれかの、ワード整列された物理バイト・アドレスを与える。長さフィールドは、アドレス・フィールドがデータ・アレイ26中のアドレスを指定したときにDMA転送のサイズを指定する。長さフィールドの最上位ビットであるビットL31は、そのアドレスがデータの位置を指定するか、または別のDMAコマンドへのリンクを指定するかを示すために使用される。詳細には、ビットL31の値が1であれば、アドレス・フィールドが別のDMAコマンドへのリンクを指定することを示す。
メモリ20中に記憶されたデータはdword整列され、その結果、各DMAコマンドのビットL0およびL1はデータのアドレッシングに不要となる。したがって、長さフィールドの最下位ビットからの2つのビットであるビットL0およびL1(L0を最下位ビットとする)は、本発明では、メモリ・アクセスのためのバイト・スワッピング方式を示すために使用される。各DMAコマンドに対して、ビットL0およびL1の値は、どのようなアプリケーション・ソフトウェアが現在コンピュータ・システム1中で動作しているかというグラフィックス要件に基づいて、グラフィックス・ドライバ・ソフトウェア22によってセットされる。ビットL31が1にセットされている場合には、アドレス・フィールドが別のDMAコマンドへのリンクを指定するので、ビットL0およびL1は無視されることに留意されたい。
第4A図および第4B図は、バイト・スワッピング方式を実装するためにどのようにしてDMAコマンドを使用するかを示す図である。再度第4A図を参照すると、DMAコマンドはアドレス・フィールド211および長さフィールド212からなる。長さフィールド212はビット対「L1L0」を含む。第4B図に示すように、ビット対「L1L0」の値によってバイト・スワッピング方式が決定される。好ましい実施形態では、各データ項目は、バイトB0を最下位バイト、バイトB3を最上位バイトとして、B0〜B3の4バイトからなるdwordである。DMA動作中に、「L1L0」の値が00である場合には、バイト・スワッピングは実行されない。「L1L0」の値が01である場合には、バイトB0とB3とがスワップされ、バイトB1とB2とがスワップされる。「L1L0」の値が10である場合には、バイトB2とB3とがスワップされ、バイトB0とB1とがスワップされる。「L1L0」の値が11である場合には、バイトB1とB3とがスワップされ、バイトB0とB2とがスワップされる。
第3図は、DMA動作中の制御の流れを示す図である。第3図に示すように、DMA制御装置101は、DMAコマンド・ポインタ・レジスタ220およびDMAコマンド・レジスタ222を含む。DMAコマンド・ポインタ・レジスタ220は、現在のDMAコマンド対の物理バイト・アドレスを記憶する。DMAコマンド・レジスタ222は、現在実行されているDMAコマンド対の値を保持する。DMA動作は、グラフィックス・ドライバ22がDMAコマンド・リストの第1コマンドのアドレスをDMAコマンド・ポインタ・レジスタ220に書き込むことによって開始される。第1DMAコマンド対のアドレスがDMAコマンド・ポインタ・レジスタ220に書き込まれると、DMA制御装置101は、連鎖DMAコマンド・リスト24中のDMAコマンド(すなわちコマンド対)の実行を開始する。アドレス・フィールドがヌル値になるとDMA動作は終了する。DMAコマンドが完了するたびに、DMAコマンド・ポインタ・レジスタ220中の値は8バイトずつ増分し、次のDMAコマンド対のバイト位置と一致する。
次に第5図を参照すると、本発明の動作の方法が記載されている。DMA制御装置101は最初にDMAコマンド・ポインタ・レジスタ220を検査し、DMAコマンド対のアドレスがレジスタ200に書き込まれているかどうかを判定する(段階501)。アドレスがDMAコマンド・ポインタ・レジスタ220に書き込まれている場合には、DMA制御装置101は、DMAコマンド・ポインタ・レジスタ220によって指摘されたDMAコマンド対をコマンド・リストから獲得し、このコマンド対をレジスタ222に記憶する(段階502)。次いで、現在のDMAコマンド対のアドレス・フィールドの値がヌルであるかどうかを判定する(段階503)。アドレス・フィールドの値がヌルであれば、動作は終了する。値がヌルでない場合には、長さフィールドのビットL31を検査する(段階504)。ビットL31が1である(すなわちアドレス・フィールドが次のDMAコマンド対へのリンクを指定する)場合には、DMA制御装置101は、DMAコマンド・ポインタ・レジスタ中の値をアドレス・フィールドが指定するリンク・アドレスで置換し(段階505)、DMAコマンド・レジスタ222の内容をリンク・アドレスでのコマンド対で置換する(段階502)。ビットL31が0である(すなわちアドレス・フィールドがデータ・アレイ26中のアドレスを指定する)場合には、DMA制御装置は現在のDMAコマンドによってアドレスされたデータを読み取り(段階506)、各dwordのデータ内で現在の長さフィールドのビットL0およびL1に従ってバイトをスワップする(段階507)。バイト・スワッピングは、各データ項目(dword)がメモリ20からグラフィックス・アクセラレータ・カード60に転送される際に行われる。現在のDMAコマンドが完了すると、DMAコマンド・ポインタ・レジスタ220はもう一度8バイトだけ増分し(段階508)、次のコマンド対をロードする。
第6図は、上記のDMAバイト・スワッピングを実施する回路を示す図である。DMA制御装置101は、PCIバス40に結合された入力とPCIインタフェース100を介してFIFO103に与えられる出力とを有するマルチプレクサ110を含む。マルチプレクサ110は、現在のDMAコマンドの長さフィールドのビットL0およびL1に基づいて選択された4つの入力を有する。マルチプレクサ110の各入力は、同一の32ビット線をPCIバス40から受ける。ただし、ビット線の配列は各入力ごとに異なり、第4B図に関連して記述した4つのバイト・スワッピング形式の1つに対応する。例えば、入力「00」(バイト・スワッピングが要求されない場合に選択される)に適用された各ビット位置は、PCIバス40の対応するビット位置を受信するが、入力「01」では、最下位からの8つのビット位置はPCIバスのビット24〜31(すなわちPCI[31:24])を受信し、入力「01」の最上位からの8つのビット位置はPCIバス40のビット0〜7(すなわちPCI[7:0])を受信する。
好ましい実施形態ではメモリ読取り動作中にバイト・スワッピングを実行する手段が提供されるが、本発明の範囲内でメモリ書込み動作を実行することもできる。第7図は、メモリ書込み動作中にDMAバイト・スワッピングを実行することができる実施形態における回路を示す図である。第7図の実施形態では、第2マルチプレクサ112がDMA制御装置101内に設けられている。マルチプレクサ112は、それぞれFIFO108の出力からの4つの32ビット入力を受ける。各入力のビット線の順序づけは、第6図に関連して説明したように、第4B図に示す4つのバイト・スワッピング形式の1つに従ってなされる。マルチプレクサ112は1つの32ビット出力をPCIバス40に送り出す。マルチプレクサ112の4つの入力の選択は、やはり現在のDMAコマンドのビット「L1L0」の値によって決定される。
第6図および第7図に図示したようなマルチプレクサを使用することは、DMA制御装置内でバイト・スワッピングを実施するための、考えられる方法の1つにすぎないことを理解されたい。DMA制御装置内でバイトの順位付けを選択するその他の方法も、本発明の範囲内で利用することができる。
以上のようにDMAバイト・スワッピングを実行する方法および装置について説明した。特定の例示的な実施形態に関連して本発明を説明したが、請求の範囲に記載する本発明の趣旨および範囲を逸脱することなく、これらの実施形態に様々な修正および変更を加えることができることは明らかであろう。したがって、本明細書および図面は、制限的なものではなく例示的なものであると見なされたい。
Claims (7)
- メモリへのメモリ・アクセス動作を制御するダイレクト・メモリ・アクセス(DMA)制御装置であって、
少なくとも1つのDMAコマンドを受信および記憶するレジスタ手段であって、各DMAコマンドは長さフィールドを含み、この長さフィールドはメモリから読み取るまたはメモリに書き込むべきデータ・ワードの総数を示すとともにバイト・スワッピング方式の1つを指定するための複数の信号ビットを有する、レジスタ手段と、
メモリから読み取るまたはメモリに書き込むべきデータ・ワードを受信し、指定されたバイト・スワッピング方式に従ってこのデータ・ワードのバイトをスワップするスワッピング手段と、
を含むDMA制御装置。 - スワッピング手段はマルチプレクサ手段を含み、
このマルチプレクサ手段は、指定されたバイト・スワッピング方式に従って、可能な複数のバイト・スワッピング方式の各々にそれぞれが対応している複数の入力から1つの入力を選択し、スワップされたバイトを有する修正済みデータ・ワードを出力する、
請求項1に記載のDMA制御装置。 - データ・ワードがダブル・ワードのデータである請求項1に記載のDMA制御装置。
- ダイレクト・メモリ・アクセス(DMA)制御装置においてDMA動作を実行する方法であって、
メモリから読み取る、またはメモリに書き込むべきデータ・ワードを指示するDMAコマンドであって、データ・ワードの総数を示すと共にバイト・スワッピング方式の1つを指定するための複数の信号ビットを有する長さフィールドを含むDMAコマンドを入力する段階と、
データ・ワードを入力する段階と、
指定されたバイト・スワッピング方式に従ってデータ・ワードのバイトをスワップする段階と
を含む方法。 - データ・ワードのバイトをスワップする段階が、
複数の可能なバイト・スワッピング方式の1つに従ってデータ・ワードをそれぞれ表す複数のバージョンのデータ・ワードを生成する段階と、
それらのバージョンの1つを、指定されたバイト・スワッピング方式に従って、修正済みデータ・ワードとして出力する段階と
を含む請求項4に記載の方法。 - 周辺機器と連動するダイレクト・メモリ・アクセス(DMA)制御装置においてDMA動作を実行する方法であって、
DMAコマンドの位置を指定するポインタを受信する段階と、
ポインタの受信に応答してDMAコマンドにアクセスする段階であって、アドレス部分と長さ部分とを含み、その長さ部分はデータ・ワードについて実行すべきバイト・スワッピング方式の1つを指定する複数ビットを含み、メモリから読み取るべきそれぞれが複数バイトを含む複数のデータ・ワードを指示するDMAコマンドにアクセスする段階と、
メモリからデータ・ワードを読み取る段階と、
バイト・スワッピング方式に従ってデータ・ワード内で再配列しながら、これらのデータ・ワードを周辺機器に提供する段階と
を含み、
データ・ワードのバイトを再配列する段階が、
複数の可能なバイト・スワッピング方式の1つに従ってデータ・ワードをそれぞれ表す複数バージョンのデータ・ワードを生成する段階と、
それらのバージョンの1つを、DMAコマンドが指定するバイト・スワッピング方式に従って修正済みデータ・ワードとして出力する段階と
を含む、
方法。 - DMAコマンドが、ダブル・ワード整列されたメモリの部分を指定し、バイト・スワッピング方式の1つを指定する複数ビットが長さ部分の2つの最下位ビットから成る請求項6に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/616,594 US5862407A (en) | 1996-03-15 | 1996-03-15 | System for performing DMA byte swapping within each data element in accordance to swapping indication bits within a DMA command |
US08/616,594 | 1996-03-15 | ||
PCT/US1997/003357 WO1997034233A1 (en) | 1996-03-15 | 1997-03-04 | Method and apparatus for performing direct memory access (dma) byte swapping |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000510973A JP2000510973A (ja) | 2000-08-22 |
JP3940435B2 true JP3940435B2 (ja) | 2007-07-04 |
Family
ID=24470170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53265897A Expired - Fee Related JP3940435B2 (ja) | 1996-03-15 | 1997-03-04 | ダイレクト・メモリ・アクセス(dma)バイト・スワッピングを実行する方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5862407A (ja) |
JP (1) | JP3940435B2 (ja) |
CN (1) | CN1105360C (ja) |
AU (1) | AU1985997A (ja) |
CA (1) | CA2249389C (ja) |
WO (1) | WO1997034233A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69735614T2 (de) * | 1996-10-18 | 2006-09-07 | Matsushita Electric Industrial Co., Ltd., Kadoma | Datenübertragungsgerät und Datenübertragungssystem zur Arbitrierung von mehreren E/A Ports in DMA |
US6711636B1 (en) * | 1999-09-29 | 2004-03-23 | Silicon Graphics, Inc. | Transfer attribute encoding within an address on a bus |
US6735642B2 (en) * | 2000-06-02 | 2004-05-11 | Mellanox Technologies Ltd. | DMA doorbell |
US6678755B1 (en) * | 2000-06-30 | 2004-01-13 | Micron Technology, Inc. | Method and apparatus for appending memory commands during a direct memory access operation |
JP4514173B2 (ja) * | 2000-10-13 | 2010-07-28 | キヤノン株式会社 | データ処理方法および画像処理装置 |
US7016987B2 (en) * | 2001-06-21 | 2006-03-21 | Integrated Device Technology, Inc. | Transaction aligner microarchitecture |
US6799232B1 (en) | 2001-12-05 | 2004-09-28 | Zarlink Semiconductor V.N., Inc. | Automatic byte swap and alignment for descriptor-based direct memory access data transfers |
US20050038946A1 (en) * | 2003-08-12 | 2005-02-17 | Tadpole Computer, Inc. | System and method using a high speed interface in a system having co-processors |
JP2005092742A (ja) * | 2003-09-19 | 2005-04-07 | Toshiba Corp | ビデオ出力コントローラ及びビデオカード |
KR101034493B1 (ko) * | 2004-01-09 | 2011-05-17 | 삼성전자주식회사 | 화상 변환 장치, 화상 변환을 위한 직접 메모리 액세스장치 및 화상 변환을 지원하는 카메라 인터페이스 |
US7904943B2 (en) * | 2004-12-28 | 2011-03-08 | O'connor Dennis M | Secure controller for block oriented storage |
CN100357871C (zh) * | 2005-06-30 | 2007-12-26 | 华为技术有限公司 | 一种支持外部存储器接口模式转换的装置和方法 |
JP4747077B2 (ja) * | 2006-11-16 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 演算回路 |
CN101482853B (zh) * | 2008-01-10 | 2010-10-27 | 松翰科技股份有限公司 | 直接存储器访问系统及方法 |
US8694701B2 (en) | 2011-12-15 | 2014-04-08 | Mellanox Technologies Ltd. | Recovering dropped instructions in a network interface controller |
CN104516840B (zh) * | 2013-09-29 | 2017-08-29 | 联想(北京)有限公司 | 信息处理方法和信息处理设备 |
DE102016211768A1 (de) * | 2016-06-29 | 2018-01-04 | Robert Bosch Gmbh | Speicherdirektzugriffssteuereinrichtung und Betriebsverfahren hierfür |
CN111240581B (zh) * | 2018-11-29 | 2023-08-08 | 北京地平线机器人技术研发有限公司 | 存储器访问控制方法、装置和电子设备 |
CN115237962A (zh) * | 2022-09-20 | 2022-10-25 | 南京芯驰半导体科技有限公司 | 一种数据查找的方法及装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4447878A (en) * | 1978-05-30 | 1984-05-08 | Intel Corporation | Apparatus and method for providing byte and word compatible information transfers |
US5317715A (en) * | 1987-12-15 | 1994-05-31 | Advanced Micro Devices, Inc. | Reduced instruction set computer system including apparatus and method for coupling a high performance RISC interface to a peripheral bus having different performance characteristics |
US5265237A (en) * | 1988-12-07 | 1993-11-23 | Xycom, Inc. | Byte swapping apparatus for selectively reordering bytes of an N-bit word communicated between an at computer and VME bus |
US5214777A (en) * | 1989-03-27 | 1993-05-25 | Ncr Corporation | High speed read/modify/write memory system and method |
US5170477A (en) * | 1989-10-31 | 1992-12-08 | Ibm Corporation | Odd boundary address aligned direct memory acess device and method |
US5168561A (en) * | 1990-02-16 | 1992-12-01 | Ncr Corporation | Pipe-line method and apparatus for byte alignment of data words during direct memory access transfers |
US5530835A (en) * | 1991-09-18 | 1996-06-25 | Ncr Corporation | Computer memory data merging technique for computers with write-back caches |
JP3471384B2 (ja) * | 1993-03-19 | 2003-12-02 | 富士通株式会社 | データ転送装置及びデータ転送処理方法 |
US5428741A (en) * | 1993-07-26 | 1995-06-27 | Ncr Corporation | High speed image preprocessing system including a multi-purpose buffer for storing digital image data and data cropping means for selectively cropping the digital image data |
US5559969A (en) * | 1994-08-09 | 1996-09-24 | Unisys Corporation | Method and apparatus for efficiently interfacing variable width data streams to a fixed width memory |
US5619728A (en) * | 1994-10-20 | 1997-04-08 | Dell Usa, L.P. | Decoupled DMA transfer list storage technique for a peripheral resource controller |
US5561820A (en) * | 1994-11-30 | 1996-10-01 | International Business Machines Corporation | Bridge for interfacing buses in computer system with a direct memory access controller having dynamically configurable direct memory access channels |
US5594854A (en) * | 1995-03-24 | 1997-01-14 | 3Dlabs Inc. Ltd. | Graphics subsystem with coarse subpixel correction |
-
1996
- 1996-03-15 US US08/616,594 patent/US5862407A/en not_active Expired - Lifetime
-
1997
- 1997-03-04 CA CA002249389A patent/CA2249389C/en not_active Expired - Fee Related
- 1997-03-04 CN CN97194399.0A patent/CN1105360C/zh not_active Expired - Lifetime
- 1997-03-04 WO PCT/US1997/003357 patent/WO1997034233A1/en active Application Filing
- 1997-03-04 AU AU19859/97A patent/AU1985997A/en not_active Abandoned
- 1997-03-04 JP JP53265897A patent/JP3940435B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000510973A (ja) | 2000-08-22 |
CA2249389A1 (en) | 1997-09-18 |
CN1105360C (zh) | 2003-04-09 |
US5862407A (en) | 1999-01-19 |
CN1218564A (zh) | 1999-06-02 |
CA2249389C (en) | 2002-07-09 |
WO1997034233A1 (en) | 1997-09-18 |
AU1985997A (en) | 1997-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3940435B2 (ja) | ダイレクト・メモリ・アクセス(dma)バイト・スワッピングを実行する方法および装置 | |
US5233690A (en) | Video graphics display memory swizzle logic and expansion circuit and method | |
JP3038781B2 (ja) | メモリアクセス制御回路 | |
US7379068B2 (en) | Memory system and method for improved utilization of read and write bandwidth of a graphics processing system | |
US5754191A (en) | Method and apparatus for optimizing pixel data write operations to a tile based frame buffer | |
JP3198116B2 (ja) | ブロック書き込み機能を支援する処理システム | |
JPH0973772A (ja) | メモリ素子、処理システム、メモリ素子を制御する方法およびダイナミックランダムアクセスメモリを操作する方法 | |
JP3181112B2 (ja) | 大エンディアン及び小エンディアンモードを有す柔軟性グラフィックインターフェース回路及び方法 | |
JPH0619752B2 (ja) | データ転送方法及び装置 | |
US6678755B1 (en) | Method and apparatus for appending memory commands during a direct memory access operation | |
JP3085693B2 (ja) | 図形処理システム | |
JP3443072B2 (ja) | 画素成分のパック、アンパックおよび修正 | |
JP2919774B2 (ja) | 深いフレームバッファにおいて浅いピクセルを迅速に指示してコピーする方法 | |
JPS6050586A (ja) | ラスタ走査デジタル表示システム | |
US6563505B1 (en) | Method and apparatus for executing commands in a graphics controller chip | |
US6078336A (en) | Graphics memory system that utilizes look-ahead paging for reducing paging overhead | |
US5974494A (en) | Method and apparatus for packing digital data | |
US5977991A (en) | Frame buffer system with non-overlapping pixel buffer access variable interleaving, nibble replication | |
JPH0765180A (ja) | データ転送制御装置 | |
KR0152436B1 (ko) | 비디오 그래픽 디스플레이 메모리 스위즐 논리 회로 및 방법 | |
JP3191468B2 (ja) | ビデオ表示用メモリ集積回路 | |
JP3397964B2 (ja) | メモリ装置 | |
JP2993745B2 (ja) | フレームメモリ | |
JP3264316B2 (ja) | ダイレクトメモリアクセス制御装置 | |
JP2001043182A (ja) | パラレルバスシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051109 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |