CN1105360C - 执行直接存储器访问(dma)字节交换的方法和装置 - Google Patents

执行直接存储器访问(dma)字节交换的方法和装置 Download PDF

Info

Publication number
CN1105360C
CN1105360C CN97194399.0A CN97194399A CN1105360C CN 1105360 C CN1105360 C CN 1105360C CN 97194399 A CN97194399 A CN 97194399A CN 1105360 C CN1105360 C CN 1105360C
Authority
CN
China
Prior art keywords
direct memory
byte
data word
storer
memory access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN97194399.0A
Other languages
English (en)
Other versions
CN1218564A (zh
Inventor
M·斯里蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1218564A publication Critical patent/CN1218564A/zh
Application granted granted Critical
Publication of CN1105360C publication Critical patent/CN1105360C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

提供了一种利用直接存储器访问(DMA)控制器(101)进行字节交换的装置和方法。在一个计算机系统中，将一个外设部件的DMA控制器通过一条总线(40)连接到系统存储器(20)。该DMA控制器接收一个命令指针(220)启动一个存储器访问操作。该命令指针指示在命令表(24)中由该DMA控制器执行的第一个DMA命令的位置。每一个DMA命令包括给出开始地址的一个地址字和指示存储器中要访问的数据字的数目的长度字。由于存储在存储器中的数据是双字对齐的，不需要该长度字的两个低数据位进行存储器访问，而是使用它们用来指示在存储器访问期间要在该数据上进行的任一字节交换。在一个存储器访问中，DMA控制器根据该长度字的两个低数据位将每一个双字数据中的字节进行交换。

Description

执行直接存储器访问(DMA)字节 交换的方法和装置
发明领域
本发明涉及计算机系统领域。更具体地说，本发明涉及在计算机系统中进行数据转换期间执行字节交换。
本发明的背景
计算机系统通常以二进制数据项执行，这些数据项的长度在一个字节和八个字节之间，其中一个字节定义为八位。现代计算机系统所执行的最小数据项通常是一个“字”(word--两个字节)或“双字”(dword--四个字节)。由于不同的原因，有时需要或希望改变一个字或双字数据项中的字节顺序。这种操作称为“字节交换”。进行字节交换的一个可能的理由是希望比如在寻址数据的不同方法之间来回切换，比如在“小结尾”(little-endian)寻址和“大结尾”(big-endian)寻址之间进行转换，在小结尾寻址中，存储器地址指的是一个数据项的顺序最低字节，在大结尾寻址中，存储器地址指的是一个数据项的顺序最高字节。
在现有的计算机系统中，通常是主处理器响应软件命令进行字节交换。比如考虑这样一种普通情况，将存储在存储器块中的数据转换到一个新的位置(即存储器中的一个不同位置或一个外设)以及要求进行字节交换。主处理器通常从存储器中读取数据，重新安排各字节，然后将重新安排的数据字写回到第一个存储器块中。然后主处理器将所修改的数据字写回到新位置。这种方法的缺点是耗时，因为在将所修改的数据转换到新位置之前，主处理器必须将该数据回写。因此，需要一种更快和更有效的方式在存储器访问操作期间执行字节交换。
本发明概述
提供了一个对存储器执行存储器访问操作的装置。该装置包括连接到一个总线接口的直接存储器访问(DMA)控制器。该总线接口提供了一个到总线的连接，一个存储器也连接到该总线。在存储器访问操作期间，DMA控制器访问存储在存储器中的数据字，其中每个数据字包括至少两个字节，并且根据一个控制输入交换至少一个数据字的字节。
通过参照附图以及下面的详细描述本发明的其他特征将显而易见。
附图的简要描述
将以例示的方式说明本发明，并且不限于所示的附图，其中相同的标号表示相似的部件，其中：
图1示出其中实现有本发明的计算机系统
图2示出在图1的计算机系统中的图形加速卡的电路。
图3示出在DMA操作期间在DMA控制器和主系统之间的控制流。
图4A示出一个直接存储器访问(DMA)命令对。
图4B示出一个字节交换方案的表。
图5示出进行DMA字节交换的技术的流程图。
图6示出在DMA控制器中在存储器读操作期间进行DMA字节交换的电路。
图7示出在DMA控制器中在存储器写操作期间进行DMA字节交换的电路。
详细描述
本发明描述了执行直接存储器访问(DMA)字节交换的方法和装置。在下面的描述中，为了说明目的，提供了许多具体细节以对本发明有全面理解。然而，很显然，对本领域的普通技术人员来讲，本发明没有这些细节也可以实现。在其他具体实例中，以框图的形式示出已知的结构和设备，以避免不必要地模糊本发明。
图1示出了一个计算机系统1，其中实现有本发明。该计算机系统包括一个中央处理单元(CPU)10，它通过一条系统总线30连接到存储器20。系统总线30通过一个总线接口50连接到PCI(外围部件互连)总线40。连接到该PCI总线40的还有一个图形加速卡60以及许多其他外设80和90，该图形加速卡60连接到一个监视器70。本发明实现在图形加速卡60内。
图2以更具体的细节示出了图形加速卡60。图形加速卡60包括一个设计成控制和执行各种图形功能的图形处理器102。图形处理器102通过一个存储器接口105连接到一个本地存储器106，以及一个象素引擎(pixel engine)104。本地存储器106包括一个用于存储要在监视器70上显示的象素颜色值的帧缓冲区。将存储在帧缓冲区中的颜色值以RGB(红，绿，兰)形式经显示接口107提供给监视器。图形加速卡60通过PCI接口100连接到PCI总线40。连接到PCI接口100的直接存储器访问(DMA)控制器101控制对计算机系统1的存储器，比如主存储器20，进行的操作，它是支持卡60的操作所需要的。将经PCI总线40由图形加速卡60所接收的信息通过输入FIFO 103提供给图形处理器，而将由图形处理器102输出到PCI总线40上的信息通过输出FIFO108提供给PCI接口100。
在本发明中，由DMA控制器101在PCI接口100的状态机的控制下进行字节交换。DMA控制器是一个总线主控器，它执行由一个链接的DMA命令表中的命令对指定的DMA操作。图3示出链接的命令表24的一个例子，该表存储在存储器20中。命令表24由支持图形加速卡60的图形驱动程序软件22产生，并且也存储在存储器20中。每一个DMA命令对由一个偶双字中的地址字段和一个奇双字中的长度字段组成。图4A示出包括地址字段211和长度字段212的DMA命令对。地址字段提供下列情况之一下的字对齐物理字节地址：1〕该命令要访问的数组26中的数据的第一个双字，或者2〕要执行的下一个DMA命令的(链接)地址。在地址字段指示数组26中的一个地址的时候，长度字段指示DMA移动的大小。利用长度字段的最高位位L31表示该地址是指定一个数据单元还是指定到另一个DMA命令的连接。更具体地说，L31值为1表示地址字段指示到另一个DMA命令的连接。
存储在存储器20中的数据是双字对齐的，因此，对于寻址数据来说，不需要每一个DMA命令的位L0和L1。因此，在本发明中使用长度字段的两个最低位L0和L1(其中L0是最低位)表示存储器访问的字节交换方案。对于每一个DMA命令，由图形驱动程序软件22基于在计算机系统中当前运行的应用软件的图形要求设置位L0和L1。注意，如果位L31置为1，忽略位L0和L1，因为在这种情况下地址字段表示到另一个DMA命令的连接。
图4A和4B示出如何使用DMA命令实现一个字节交换方案。再次参见图4A，DMA命令包括一个地址字段211和一个长度字段212。长度字段212包括位对“L1L0”。位对“L1L0”的值确定字节交换方案，如图4B所示。在该较佳实施例中，每个数据项是由四个字节，B0至B3，组成的双字，其中字节B0是最低顺序的字节，B3是最高顺序的字节。在DMA操作期间，如果“L1L0”的值是00，则不进行字节交换。如果“L1L0”的值是01，则将B0和B3进行交换，将B1和B2进行交换。如果“L1L0”的值是10，则将B2和B3进行交换，将B0和B1进行交换。如果“L1L0”的值是11，则将B1和B3进行交换，将B0和B2进行交换。
图3示出在DMA操作期间的控制流。如图3所示，DMA控制器101包括一个DMA命令指针寄存器220和一个DMA命令寄存器222。DMA命令指针寄存器220存储当前DMA命令对的物理字节地址。DMA命令寄存器222保存当前正在执行的DMA命令对的值。DMA操作由图形驱动程序22将DMA命令表的第一个DMA命令的地址写到DMA命令指针寄存器220而启动的。在将第一个DMA命令对的地址写到DMA命令指针寄存器220时，DMA控制器101开始执行在链接的DMA命令表24中的DMA命令(即命令对)。地址字段中的空值终止DMA操作。每次完成一个DMA命令时，DMA命令指针寄存器220中的值就递增8个字节，以指向下一个DMA命令对的字节位置。
现在参见图5，描述本发明操作的方法。DMA控制器101首先检查DMA命令指针寄存器220以确定是否已将一个DMA命令对的地址写到寄存器200(步骤501)。如果已将一个地址写到DMA命令指针寄存器220，则DMA控制器101从命令表中取得由该DMA命令指针寄存器220指向的DMA命令对，并将该命令对存储在寄存器222中(步骤502)。然后判断(步骤503)当前DMA命令对的地址字段的值是否为空。如果地址字段的值为空，则终止该操作。如果该值不为空，则检查长度字段的位L31(步骤504)。如果L31是1(即地址字段指示到下一个DMA命令对的链接)，则DMA控制器101用地址字段指示的连接地址替代DMA命令指针寄存器中的值(步骤505)，以及用在连接地址的命令对替代DMA命令寄存器222的内容(步骤502)。如果L31是0(即地址字段表示数组26中的一个地址)，则DMA控制器读取由当前DMA命令寻址的数据(步骤506)，并且根据当前长度字段的位L0和L1交换每一个双字数据中的字节(步骤507)。在每次将一个数据项(双字)从存储器20转换到图形加速卡60时将出现字节交换。一旦完成当前DMA命令，DMA命令指针寄存器220将再一次被递增8个字节(步骤508)，以加载下一个命令对。
图6示出实现上述的DMA字节交换的电路。DMA控制器101包括一个具有连接到PCI总线40上的多个输入和通过PCI接口100提供到FIFO 103的一个输出的多路转换器110。多路转换器110具有4个输入，根据当前DMA命令的长度字段的位L0和L1进行选择。多路转换器110的每一个输入接收来自PCI总线40的同一32位线。然而，对于每一个输入，位线的安排是不同的，并且对应于参照图4B描述的4种字节交换格式之一。例如，提供给输入“00”的每一个位位置(如果不要求进行字节交换，可这样选择)接收对应的PCI总线40的位位置；然而，对于输入“01”，8个最低位位置接收PCI总线的位24至31(即PCI[31：24])，输入“01”的8个最高位位置接收PCI总线40的位0至7(即PCI[7：0])。
尽管该较佳实施例提供了在存储器读操作期间进行字节交换的装置，在本发明的范围之内也能进行存储器写操作。图7示出在存储器写操作期间能够进行DMA字节交换的实施例中的电路。在图7的实施例中，在DMA控制器101中提供了一个第二多路转换器112。多路转换器112接收每一个都来自输出FIFO 108的4个32位输入。根据图4B中示出的4种字节交换格式中的一种安排对于每一输入的位线的顺序，如参照图6所解释的。多路转换器112提供到PCI总线40的一个32位输出。再次根据当前DMA命令的位“L1L0”的值确定多路转换器112的4个输入的选择。
应该理解，使用诸如图6和7中所示出的多路转换器只是在DMA控制器中实现字节交换的一种可能的方式。可以在本发明的范围内利用其他方式选择DMA控制器中的字节顺序。
因此，这里描述了进行DMA字节交换的方法和装置。尽管已将参照特定的实施例描述了本发明，但显而易见可以对这些实施例进行各种修改和改变而不脱离本发明在权利要求书中所要求的较广的精神和范围。因此这里的说明书和附图应看作是示例性的，而不是看作是限制。

Claims (19)

1.一种对存储器进行存储器访问操作的装置，该装置包括：
一个提供对连接到该存储器的一条总线的一个连接的总线接口；以及
一个连接到该总线接口的直接存储器访问控制器，该直接存储器访问控制器具有一个寄存器装置，用于接收和存储包括至少一字节交换位的直接存储器访问命令，直接存储器访问控制器还具有一个多路转换器装置，用于接收包括多个字节的数据字，该多路转换器装置根据至少一字节交换位交换数据字的字节。
2.根据权利要求1的装置，其中该直接存储器访问命令包括一个表示要从该存储器读出或写到该存储器的多个数据字的长度部分，该长度部分包括多个位，其中该控制输入包括该长度部分的至少一位。
3.根据权利要求1的直接存储器访问控制器，其中该数据字是一个双字数据。
4.根据权利要求1的直接存储器访问控制器，其中该直接存储器访问命令包括指示要从该存储器读出或向该存储器写入的多个数据项的一个长度字段，该长度字段包括用于指定该字节交换操作的位。
5.一种用于对存储器上的存储器访问操作进行控制的直接存储器访问控制器，该直接存储器访问控制器包括：
用于接收和存储一个直接存储器访问命令的命令寄存器装置，该直接存储器访问命令包括一个地址部分和一个长度部分，该长度部分包括用于指定一个字节交换操作的多个信号位；以及
连接成用于接收该信号位和接收在多个输入的任一个从该存储器读出的一个数据字的一个多路转换器，该数据字包括多个字节，根据一个不同的可能的字节顺序，每一个输入对应于该数据字，该多路转换器装置根据该信号位选择该输入之一，并且输出具有所交换的字节的一个所修改的数据字。
6.根据权利要求5的直接存储器访问控制器，其中该数据项是一个包括32位的双字数据。
7.根据权利要求5的直接存储器访问控制器，其中该直接存储器访问命令包括指示要从该存储器读出或向该存储器写入的多个数据项的一个长度字段，该长度字段包括用于指示该字节交换操作的所述位。
8.在具有一个主处理器、一个连接到该主处理器的存储器和连接到该主处理器和该存储器的一个外设部件的处理系统中用于对存储在该存储器中的数据字进行字节交换的方法，该外设部件包括一个直接存储器访问控制器，该方法包括以下步骤：
向该直接存储器访问控制器提供一个直接存储器访问命令，该直接存储器访问命令包括指定一种字节交换模式的一个信号位；
响应该直接存储器访问命令使用该直接存储器访问控制器从该存储器读出一个数据字，该数据字包括多个字节；
根据该信号位使用该直接存储器访问控制器重新安排从该存储器读出的该数据字的字节以形成一个修改的数据字供该外设部件使用。
9.根据权利要求8的方法，其中提供该直接存储器访问命令给该直接存储器访问控制器的步骤包括将一个地址和一个长度指示提供给该直接存储器访问控制器的步骤，该长度指示表示要从该存储器读出的数据字的数目。
10.根据权利要求9的方法，其中该长度指示包括该信号位。
11.根据权利要求10的方法，其中该地址指示按双字对齐的存储器部分。
12.根据权利要求8的方法，其中使用该直接存储器访问控制器重新安排从该存储器读出的该数据字的字节的步骤包括对多个输入进行多路转换的步骤，根据一个不同的可能的字节顺序每一个输入对应于该数据字。
13.在一个直接存储器访问控制器中进行直接存储器访问操作的方法，该方法包括以下步骤：
输入一个直接存储器访问命令，该直接存储器访问命令指示要从一个存储器读出或写到该存储器的一个数据字，该数据字包括多个字节，该直接存储器访问命令还指定一种字节交换方案；
输入该数据字；以及
根据该字节交换方案交换该数据字的字节。
14.根据权利要求13的方法，其中输入一个直接存储器访问命令的步骤包括输入具有一个地址字段和一个长度字段的一个直接存储器访问命令的步骤，该长度字段的至少一部分指定该字节交换方案。
15.根据权利要求14的方法，其中交换该数据字的字节的步骤包括：
产生该数据字的多种形式，每一形式代表根据多个可能的字节交换方案之一的该数据字；以及
根据由该直接存储器访问命令指定的该字节交换方案输出该多种形式之一作为修改的数据字。
16.在一个与一个外设连接的直接存储器访问控制器中进行直接存储器访问操作的方法，该方法包括以下步骤：
接收指定一个直接存储器访问命令的一个位置的一个指针；
响应接收该指针，访问该直接存储器访问命令，该直接存储器访问命令包括一个地址部分和一个长度部分，该直接存储器访问命令指示要从一个存储器读出的多个数据字，每一个数据字包括多个字节，该直接存储器访问命令包括指定要在该数据字上进行的一种字节交换操作的多个位；
从该存储器中读出该数据字；以及
在向该外设提供该数据字的同时根据该字节交换方案重新安排该数据字中的字节。
17.根据权利要求16的方法，其中重新安排该数据字的字节的步骤包括：
产生该数据字的每一个的多种形式，每一形式代表根据多个可能的字节交换操作之一的该数据字；以及
根据由该直接存储器访问命令指定的字节交换操作输出该多种形式之一作为修改的数据字。
18.根据权利要求17的方法，其中该直接存储器访问命令的长度部分包括指定要在该数据字上进行的该字节交换操作的多个位。
19.根据权利要求18的方法，其中该直接存储器访问命令指示按照双字对齐的该存储器的一部分，以及其中指定该字节交换操作的多个位包括该长度部分的两个低数据位。
CN97194399.0A 1996-03-15 1997-03-04 执行直接存储器访问(dma)字节交换的方法和装置 Expired - Lifetime CN1105360C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/616,594 US5862407A (en) 1996-03-15 1996-03-15 System for performing DMA byte swapping within each data element in accordance to swapping indication bits within a DMA command
US08/616,594 1996-03-15

Publications (2)

Publication Number Publication Date
CN1218564A CN1218564A (zh) 1999-06-02
CN1105360C true CN1105360C (zh) 2003-04-09

Family

ID=24470170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97194399.0A Expired - Lifetime CN1105360C (zh) 1996-03-15 1997-03-04 执行直接存储器访问(dma)字节交换的方法和装置

Country Status (6)

Country Link
US (1) US5862407A (zh)
JP (1) JP3940435B2 (zh)
CN (1) CN1105360C (zh)
AU (1) AU1985997A (zh)
CA (1) CA2249389C (zh)
WO (1) WO1997034233A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69735614T2 (de) * 1996-10-18 2006-09-07 Matsushita Electric Industrial Co., Ltd., Kadoma Datenübertragungsgerät und Datenübertragungssystem zur Arbitrierung von mehreren E/A Ports in DMA
US6711636B1 (en) * 1999-09-29 2004-03-23 Silicon Graphics, Inc. Transfer attribute encoding within an address on a bus
WO2001093046A1 (en) * 2000-06-02 2001-12-06 Mellanox Technologies Ltd. Dma doorbell
US6678755B1 (en) * 2000-06-30 2004-01-13 Micron Technology, Inc. Method and apparatus for appending memory commands during a direct memory access operation
JP4514173B2 (ja) * 2000-10-13 2010-07-28 キヤノン株式会社 データ処理方法および画像処理装置
US7016987B2 (en) * 2001-06-21 2006-03-21 Integrated Device Technology, Inc. Transaction aligner microarchitecture
US6799232B1 (en) 2001-12-05 2004-09-28 Zarlink Semiconductor V.N., Inc. Automatic byte swap and alignment for descriptor-based direct memory access data transfers
US20050038946A1 (en) * 2003-08-12 2005-02-17 Tadpole Computer, Inc. System and method using a high speed interface in a system having co-processors
JP2005092742A (ja) * 2003-09-19 2005-04-07 Toshiba Corp ビデオ出力コントローラ及びビデオカード
KR101034493B1 (ko) * 2004-01-09 2011-05-17 삼성전자주식회사 화상 변환 장치, 화상 변환을 위한 직접 메모리 액세스장치 및 화상 변환을 지원하는 카메라 인터페이스
US7904943B2 (en) * 2004-12-28 2011-03-08 O'connor Dennis M Secure controller for block oriented storage
CN100357871C (zh) * 2005-06-30 2007-12-26 华为技术有限公司 一种支持外部存储器接口模式转换的装置和方法
JP4747077B2 (ja) * 2006-11-16 2011-08-10 ルネサスエレクトロニクス株式会社 演算回路
CN101482853B (zh) * 2008-01-10 2010-10-27 松翰科技股份有限公司 直接存储器访问系统及方法
US8694701B2 (en) 2011-12-15 2014-04-08 Mellanox Technologies Ltd. Recovering dropped instructions in a network interface controller
CN104516840B (zh) * 2013-09-29 2017-08-29 联想(北京)有限公司 信息处理方法和信息处理设备
DE102016211768A1 (de) * 2016-06-29 2018-01-04 Robert Bosch Gmbh Speicherdirektzugriffssteuereinrichtung und Betriebsverfahren hierfür
CN111240581B (zh) * 2018-11-29 2023-08-08 北京地平线机器人技术研发有限公司 存储器访问控制方法、装置和电子设备
CN115237962A (zh) * 2022-09-20 2022-10-25 南京芯驰半导体科技有限公司 一种数据查找的方法及装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4447878A (en) * 1978-05-30 1984-05-08 Intel Corporation Apparatus and method for providing byte and word compatible information transfers
US5317715A (en) * 1987-12-15 1994-05-31 Advanced Micro Devices, Inc. Reduced instruction set computer system including apparatus and method for coupling a high performance RISC interface to a peripheral bus having different performance characteristics
US5265237A (en) * 1988-12-07 1993-11-23 Xycom, Inc. Byte swapping apparatus for selectively reordering bytes of an N-bit word communicated between an at computer and VME bus
US5214777A (en) * 1989-03-27 1993-05-25 Ncr Corporation High speed read/modify/write memory system and method
US5170477A (en) * 1989-10-31 1992-12-08 Ibm Corporation Odd boundary address aligned direct memory acess device and method
US5168561A (en) * 1990-02-16 1992-12-01 Ncr Corporation Pipe-line method and apparatus for byte alignment of data words during direct memory access transfers
US5530835A (en) * 1991-09-18 1996-06-25 Ncr Corporation Computer memory data merging technique for computers with write-back caches
JP3471384B2 (ja) * 1993-03-19 2003-12-02 富士通株式会社 データ転送装置及びデータ転送処理方法
US5428741A (en) * 1993-07-26 1995-06-27 Ncr Corporation High speed image preprocessing system including a multi-purpose buffer for storing digital image data and data cropping means for selectively cropping the digital image data
US5559969A (en) * 1994-08-09 1996-09-24 Unisys Corporation Method and apparatus for efficiently interfacing variable width data streams to a fixed width memory
US5619728A (en) * 1994-10-20 1997-04-08 Dell Usa, L.P. Decoupled DMA transfer list storage technique for a peripheral resource controller
US5561820A (en) * 1994-11-30 1996-10-01 International Business Machines Corporation Bridge for interfacing buses in computer system with a direct memory access controller having dynamically configurable direct memory access channels
US5594854A (en) * 1995-03-24 1997-01-14 3Dlabs Inc. Ltd. Graphics subsystem with coarse subpixel correction

Also Published As

Publication number Publication date
AU1985997A (en) 1997-10-01
CA2249389A1 (en) 1997-09-18
CN1218564A (zh) 1999-06-02
JP2000510973A (ja) 2000-08-22
JP3940435B2 (ja) 2007-07-04
WO1997034233A1 (en) 1997-09-18
US5862407A (en) 1999-01-19
CA2249389C (en) 2002-07-09

Similar Documents

Publication Publication Date Title
CN1105360C (zh) 执行直接存储器访问(dma)字节交换的方法和装置
US6002411A (en) Integrated video and memory controller with data processing and graphical processing capabilities
US5444853A (en) System and method for transferring data between a plurality of virtual FIFO's and a peripheral via a hardware FIFO and selectively updating control information associated with the virtual FIFO's
US5299309A (en) Fast graphics control system capable of simultaneously storing and executing graphics commands
JP3038781B2 (ja) メモリアクセス制御回路
JP3273202B2 (ja) 複数のデータチャネルを介してデータを転送する方法及びその回路アーキテクチャ
US5724540A (en) Memory system having a column address counter and a page address counter
US5315701A (en) Method and system for processing graphics data streams utilizing scalable processing nodes
US6150679A (en) FIFO architecture with built-in intelligence for use in a graphics memory system for reducing paging overhead
JPH07104734A (ja) 図形データ並列処理表示装置
US5434967A (en) Decision variable hardware logic and processing methods for graphics display system
US20030001853A1 (en) Display controller, microcomputer and graphic system
JP4054090B2 (ja) 記憶容量を増大可能なビデオ・バッファ及びその提供方法
EP0752694B1 (en) Method for quickly painting and copying shallow pixels on a deep frame buffer
US6927776B2 (en) Data transfer device and method
US6072508A (en) Method and apparatus for shortening display list instructions
JPS61233776A (ja) ビデオ装置
JP2683489B2 (ja) データ転送制御装置
US6195747B1 (en) System and method for reducing data traffic between a processor and a system controller in a data processing system
US5933856A (en) System and method for processing of memory data and communication system comprising such system
JP2966182B2 (ja) 計算機システム
EP0422294A1 (en) Display system
US5946715A (en) Page address space with varying page size and boundaries
JP4846097B2 (ja) グラフィクスサブシステムのレジスタセットのための方法及び装置
JP2002040998A (ja) Ｌｃｄ表示制御回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20030409

CX01 Expiry of patent term