JPH04160458A - Ｄｍａコントローラ周辺回路 - Google Patents
Ｄｍａコントローラ周辺回路Info
- Publication number
- JPH04160458A JPH04160458A JP28529190A JP28529190A JPH04160458A JP H04160458 A JPH04160458 A JP H04160458A JP 28529190 A JP28529190 A JP 28529190A JP 28529190 A JP28529190 A JP 28529190A JP H04160458 A JPH04160458 A JP H04160458A
- Authority
- JP
- Japan
- Prior art keywords
- address
- segment
- dma controller
- dma
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、外部デバイスと直接システム・メモリとの情
報のやりとり、メモリ転送等に利用するＤＭＡコントロ
ーラ周辺回路に関する。
報のやりとり、メモリ転送等に利用するＤＭＡコントロ
ーラ周辺回路に関する。
従来の技術
第２図は、従来のＤＭＡコントローラ周辺回路の構成を
示している。第２図において、１はＤＭＡコントローラ
であり、ＤＭＡコントローラ１のアドレスラインにドラ
イバ２が接続されている。
示している。第２図において、１はＤＭＡコントローラ
であり、ＤＭＡコントローラ１のアドレスラインにドラ
イバ２が接続されている。
ＤＭＡコントローラ１のデータバスは、アドレスラッチ
３に入力され、アドレスバス５（Ａｏ−Ａｔｓ）と、同
時にローカルデータバス７に接続されている。データバ
ス８は、セグメント（バンク）・レジスタ４に一人力さ
れ、セグメント・アドレスを発生して上位アドレス４ビ
ツトをアドレスバス６（Ａ１６〜Ａ１９）に出力してい
る。
３に入力され、アドレスバス５（Ａｏ−Ａｔｓ）と、同
時にローカルデータバス７に接続されている。データバ
ス８は、セグメント（バンク）・レジスタ４に一人力さ
れ、セグメント・アドレスを発生して上位アドレス４ビ
ツトをアドレスバス６（Ａ１６〜Ａ１９）に出力してい
る。
次に、前記従来例の動作について説明する。第２図にお
いて、ＤＭＡコントローラ１は、アドレスバス５（ＡＯ
−Ａｌｓ）によって６４にバイトのアクセスをすること
ができ、同一セグメント内であれば最大６４にバイトの
転送を行なうことができる。
いて、ＤＭＡコントローラ１は、アドレスバス５（ＡＯ
−Ａｌｓ）によって６４にバイトのアクセスをすること
ができ、同一セグメント内であれば最大６４にバイトの
転送を行なうことができる。
発明が解決しようとする課題
しかしながら、前記従来のＤＭＡコントローラ周辺回路
では、扱えるアドレスが０ＯＯＯＨ−ＰＦＦＦＨの１６
ビツトであり、セグメントアドレスの上位４ビツトをセ
グメント管レジスタ４だけで発生していた。このため、
例えばＤＭＡコントローラ１のセグメントアドレスの初
期値をＡＯＯＯＯＨ、オフセットアドレスをＦＦＱＱＨ
としてアドレスＡＦＦＱＱＨから２５６バイト以上のデ
ータ転送を行なう場合、ＤＭＡコントローラ１とセグメ
ント・アドレス用のレジスタ４が発生するアドレスはＡ
ＦＦＦＦＨの次にＢＯＯＯＯＨとはならずにＡＯＯＯＯ
Ｈとまわりこんでしまい、セグメント境界を越えるよう
なデータ転送を連続では行なえないという問題があった
。
では、扱えるアドレスが０ＯＯＯＨ−ＰＦＦＦＨの１６
ビツトであり、セグメントアドレスの上位４ビツトをセ
グメント管レジスタ４だけで発生していた。このため、
例えばＤＭＡコントローラ１のセグメントアドレスの初
期値をＡＯＯＯＯＨ、オフセットアドレスをＦＦＱＱＨ
としてアドレスＡＦＦＱＱＨから２５６バイト以上のデ
ータ転送を行なう場合、ＤＭＡコントローラ１とセグメ
ント・アドレス用のレジスタ４が発生するアドレスはＡ
ＦＦＦＦＨの次にＢＯＯＯＯＨとはならずにＡＯＯＯＯ
Ｈとまわりこんでしまい、セグメント境界を越えるよう
なデータ転送を連続では行なえないという問題があった
。
本発明は、このような従来の問題を解決するものであり
、セグメント境界を賊えるようなデータ転送を連続的に
行なうことのできるＤＭＡコントローラ周辺回路を提供
することを目的とするものである。
、セグメント境界を賊えるようなデータ転送を連続的に
行なうことのできるＤＭＡコントローラ周辺回路を提供
することを目的とするものである。
課題を解決するた・めの手段
本発明は、前記目的を達成するために、セグメント・レ
ジスタに加算器を設け、セグメントアドレスを自動的に
繰り上げるようにしてＤＭＡ転送時のアドレスが連続す
るようにしたものである。
ジスタに加算器を設け、セグメントアドレスを自動的に
繰り上げるようにしてＤＭＡ転送時のアドレスが連続す
るようにしたものである。
作用
したがって、本発明によれば、セグメントアドレスを自
動的に繰り上げることによってＤＭＡ転送時に連続的に
アドレスを発生することができるので、セグメント境界
を越えるようなデータ転送を連続的に行なえるという効
果を有する。
動的に繰り上げることによってＤＭＡ転送時に連続的に
アドレスを発生することができるので、セグメント境界
を越えるようなデータ転送を連続的に行なえるという効
果を有する。
実施例
第１図は本発明の一実施例の構成を示しており、第２図
に示した従来例と同様な要素には同じ符号を付しである
。第１図において、１はＤＭＡコントローラであり、Ｄ
ＭＡコントローラ１のアドレスラインにドライバ２が接
続されている。ＤＭＡコントローラ１のデータバスは、
アドレスラッチ３に入力され、アドレスバス５（ＡＯ〜
八１へ）と、同時にローカルデータバス７に接続されて
いる。データバス８は、セグメント（バンク）・レジス
タ４に入力され、セグメント・アドレスを発生して上位
アドレス４ビツトをアドレスバス６（Ａｌｌｌ−Ａ１９
）に出力している。９はアドレス・カウンタであり、１
０は加算器である。
に示した従来例と同様な要素には同じ符号を付しである
。第１図において、１はＤＭＡコントローラであり、Ｄ
ＭＡコントローラ１のアドレスラインにドライバ２が接
続されている。ＤＭＡコントローラ１のデータバスは、
アドレスラッチ３に入力され、アドレスバス５（ＡＯ〜
八１へ）と、同時にローカルデータバス７に接続されて
いる。データバス８は、セグメント（バンク）・レジス
タ４に入力され、セグメント・アドレスを発生して上位
アドレス４ビツトをアドレスバス６（Ａｌｌｌ−Ａ１９
）に出力している。９はアドレス・カウンタであり、１
０は加算器である。
次に前記実施例の動作について説明する。前記実施例に
おいて、例えばＤＭＡコントローラ１のセグメントアド
レスの初期値をＡＯＯＯＯＩ（、オフセットアドレスを
ＦＦ０ＯＨとしてアドレスＡＦＴ”００８から２５６バ
イト以上のＤＭＡ転送を行なう場合、データ転送中にオ
フセットアドレスがＦＦＦＦＨになると、アドレス・カ
ウンタ９から信号が出力され、加算器１０に入力される
。その結果、セグメント・レジスタ４の出力は加算され
、次のセグメントアドレスを示すようになる。すなわち
、絶対アドレスがＡＦＦＦＦＨとなった次のＤＭＡ転送
時のアドレスは、ＡｏｏｏｏＨにはならずにＢＯＯＯＯ
Ｈになる。 。
おいて、例えばＤＭＡコントローラ１のセグメントアド
レスの初期値をＡＯＯＯＯＩ（、オフセットアドレスを
ＦＦ０ＯＨとしてアドレスＡＦＴ”００８から２５６バ
イト以上のＤＭＡ転送を行なう場合、データ転送中にオ
フセットアドレスがＦＦＦＦＨになると、アドレス・カ
ウンタ９から信号が出力され、加算器１０に入力される
。その結果、セグメント・レジスタ４の出力は加算され
、次のセグメントアドレスを示すようになる。すなわち
、絶対アドレスがＡＦＦＦＦＨとなった次のＤＭＡ転送
時のアドレスは、ＡｏｏｏｏＨにはならずにＢＯＯＯＯ
Ｈになる。 。
このように、前記実施例によれば、ＤＭＡ転送中にオフ
セットアドレスがＦＦＦＦＨになると、アドレスカウン
タ９からの出力によってセグメント・レジスタ４の内容
が自動的に加算されるため、ＤＭＡコントローラ１とセ
グメント・レジスタ４で発生する絶対アドレスが連続し
、セグメント境界を越えるＤＭＡ転送を連続的に行なう
ことができるという利点を有する。
セットアドレスがＦＦＦＦＨになると、アドレスカウン
タ９からの出力によってセグメント・レジスタ４の内容
が自動的に加算されるため、ＤＭＡコントローラ１とセ
グメント・レジスタ４で発生する絶対アドレスが連続し
、セグメント境界を越えるＤＭＡ転送を連続的に行なう
ことができるという利点を有する。
発明の効果
本発明は、前記実施例から明らかなように、ＤＭＡコン
トローラのアドレス空間を拡張するものであり、セグメ
ント境界を越えるようなりＭＡ転送を連続的に行なえる
という利点を有する。
トローラのアドレス空間を拡張するものであり、セグメ
ント境界を越えるようなりＭＡ転送を連続的に行なえる
という利点を有する。
第１図は本発明の一実施例におけるＤＭＡコントローラ
周辺回路の概略ブロック図、第２図は従来のＤＭＡコン
トローラ周辺回路の概略ブロック図である。 １・・・ＤＭＡコントローラ、２・・・ドライバ、３・
・・アドレスラッチ、４・・・セグメント（バンク）・
レジスタ、５・・・アドレスバス（オフセットアドレス
：ＡＯ〜Ａ１６）、６・・・アドレスバス（セグメント
アドレス：Ａ１６〜Ａｔｅ）、？・・・ローカルデータ
バス、８・・・データバス、９・・・アドレス・カウン
タ、１０・・・加算器。
周辺回路の概略ブロック図、第２図は従来のＤＭＡコン
トローラ周辺回路の概略ブロック図である。 １・・・ＤＭＡコントローラ、２・・・ドライバ、３・
・・アドレスラッチ、４・・・セグメント（バンク）・
レジスタ、５・・・アドレスバス（オフセットアドレス
：ＡＯ〜Ａ１６）、６・・・アドレスバス（セグメント
アドレス：Ａ１６〜Ａｔｅ）、？・・・ローカルデータ
バス、８・・・データバス、９・・・アドレス・カウン
タ、１０・・・加算器。
Claims (1)
- ＤＭＡコントローラのセグメント・レジスタに加算器を
設け、セグメントアドレスを自動的に繰り上げることに
よってＤＭＡ転送時のアドレスを連続させることを特徴
とするＤＭＡコントローラ周辺回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28529190A JPH04160458A (ja) | 1990-10-23 | 1990-10-23 | Ｄｍａコントローラ周辺回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28529190A JPH04160458A (ja) | 1990-10-23 | 1990-10-23 | Ｄｍａコントローラ周辺回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04160458A true JPH04160458A (ja) | 1992-06-03 |
Family
ID=17689622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28529190A Pending JPH04160458A (ja) | 1990-10-23 | 1990-10-23 | Ｄｍａコントローラ周辺回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04160458A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444497A (en) * | 1992-06-24 | 1995-08-22 | Seiko Epson Corporation | Apparatus and method of transferring video data of a moving picture |
| US5585864A (en) * | 1992-06-24 | 1996-12-17 | Seiko Epson Corporation | Apparatus for effecting high speed transfer of video data into a video memory using direct memory access |
-
1990
- 1990-10-23 JP JP28529190A patent/JPH04160458A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444497A (en) * | 1992-06-24 | 1995-08-22 | Seiko Epson Corporation | Apparatus and method of transferring video data of a moving picture |
| US5546137A (en) * | 1992-06-24 | 1996-08-13 | Seiko Epson Corporation | Apparatus and method of transferring video data of a moving picture |
| US5585864A (en) * | 1992-06-24 | 1996-12-17 | Seiko Epson Corporation | Apparatus for effecting high speed transfer of video data into a video memory using direct memory access |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04160458A (ja) | Ｄｍａコントローラ周辺回路 | |
| JP2699482B2 (ja) | データ転送制御装置 | |
| JPH0311448A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPS63245743A (ja) | メモリアクセス方式 | |
| JPS62127962A (ja) | マイクロコンピユ−タ | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPS6160163A (ja) | デ−タ転送方式 | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
| JPH01145753A (ja) | ダイレクトメモリアクセス・コントローラ | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPH01102670A (ja) | アドレスバス制御装置 | |
| JPH04333954A (ja) | 情報処理装置 | |
| JPH0545978B2 (ja) | ||
| JPH1031647A (ja) | データバス幅変換制御回路を有するｃｐｕボード | |
| JPH03189755A (ja) | メモリ間転送装置 | |
| JPS62172457A (ja) | バス接続装置 | |
| JPS61267852A (ja) | デ−タ・バス変換方式 | |
| JPS62175852A (ja) | レジスタアクセス装置 | |
| JPH0565895B2 (ja) | ||
| JPS60239848A (ja) | メモリ管理装置 | |
| JPS62241048A (ja) | 増設メモリのアドレツシング方式 | |
| JPH04107666A (ja) | Ｄｍａ転送方式 | |
| JPH07175750A (ja) | データ転送方式 | |
| JPS61217847A (ja) | ロ−カルメモリエラ−検出方式 | |
| JPS63137351A (ja) | 論理演算機能付ｄｍａｃ装置 |