KR890008690A - 그룹핑 장치 - Google Patents

그룹핑 장치 Download PDF

Info

Publication number
KR890008690A
KR890008690A KR1019880014794A KR880014794A KR890008690A KR 890008690 A KR890008690 A KR 890008690A KR 1019880014794 A KR1019880014794 A KR 1019880014794A KR 880014794 A KR880014794 A KR 880014794A KR 890008690 A KR890008690 A KR 890008690A
Authority
KR
South Korea
Prior art keywords
rqi
register
grouping
sel
input
Prior art date
Application number
KR1019880014794A
Other languages
English (en)
Other versions
KR920001813B1 (en
Inventor
히로유끼 후지야마
고우이찌 구로이와
신지 니시가와
히데도시 시무라
신지 오야마다
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
시무라 도시유끼
후지쓰 마이콘 시스템즈 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤, 시무라 도시유끼, 후지쓰 마이콘 시스템즈 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR890008690A publication Critical patent/KR890008690A/ko
Application granted granted Critical
Publication of KR920001813B1 publication Critical patent/KR920001813B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

내용 없음

Description

그룹핑 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 그룹핑 장치를 갖는 차단 제어기의 블록도.
제4도는 본 발명에 의한 그룹핑 장치의 기본 블록도.
제5도는 본 발명에 의한 그룹핑 장치의 일예의 블록도.

Claims (7)

  1. n 입력신호들(RQI1-RQIn)을 레지스터 테이블(4)에 준하여 m 그룹들(RQO1-RQIn)로 형성시키는 그룹핑 장치에 있어서 그 구성이 상기 n 입력들(RQI1-RQIn)과, 상기 m 그룹들(RQO1-RQIm)간의 관계들을 등록하기 위하여 n 입력신호들(RQI1-RQIn)에 대응하는 n 비트데이타 격납부(3)을 포함하고 있는 상기 m 그룹들(RQO1-RQOm)에 대응하는 레지스터들(4A-4m) 및 상기 각 입력신호(RQI1-RQIn)을 위하여 상기 m 그룹들(RQO1-RQOm)로부터 하나의 그룹을 선택하고 상기 레지스터 테이블(4)과 상기 n 입력신호들(RQI1-RQIn)로부터 출력되는 그룹핑신호(G1-Gm)를 수신하여 상기 각 입력신호(RQI1-RQIn)를 상기 레지스터 테이블(4)에 준하여 상기 선택된 그룹으로 그룹핑하는 그룹핑수단(5)으로 구성되는 것을 특징으로 하는 그룹핑 장치.
  2. 제1항에 있어서, n가 m와 같은 것을 특징으로 하는 그룹핑 장치.
  3. 제1항에 있어서, 상기 레지스터(4A-4m)의 내용들이 레지스터 데이타(D1-Dn), 기입신호(WRT) 및 선택신호(SEL1-SELm)가 CPU2로부터의 출력이 수신될 때에 바뀌는 것을 특징으로 하는 그룹핑 장치.
  4. 제1항에 있어서, 상기 각 레지스터는 n 레지스터회로들(21a-21n)을 포함하고 상기 각 레지스터회로(21a-21n)는 상기 레지스터 데이타(D1-Dn), 상기 기입신호(WRT) 및 상기 선택신호(SEL1-SELm)를 CPU(2)로 수신하여 m 그룹핑신호들 (G1-Gm)을 출력하는 것을 특징으로 하는 그룹핑 장치.
  5. 제4항에 있어서, 상기 각 레지스터회로(21a-21n)는 크로스 연결된 제1인버터(22) 및 레지스터-형 인버터(23)을 포함하고 있는 래치회로(24), 상기 기입신호(WRT) 및 반전기입신호(WRT를 제2인버터(25)를 거쳐서 수신할 때에 ON-OFF 스위칭을 하기 위한 전송게이트를 갖고 있고, 하나의 출력이 상기 래치회로(24)에 연결되어 있는 인버터회로(26) 및 제3인버터(27), 제1 및 제2 AND-게이트들(28,29), 및 OR-게이트(30)를 포함하고, 상기 제3인버터(27)의 입력에 레지스터 데이타(D1-Dn)가 공급되고, 상기 제3인버터(27)의 하나의 출력이 상기 제1 AND-게이트(28)의 입력에 연결되고 상기 제1 AND-게이트(28)의 다른 하나의입력이 상기 래치회로(24)의 출력에 연결되고 상기 제2 AND-게이트들(29)의 입력들에 상기 레지스터 데이타(D1-Dn)와 상기 선택신호(SEL1-SELm)가 공급되고, 상기 제1 및 제2 AND게이트들(28,29)의 출력이 상기 레지스터 데이타(D1-Dn) 및 상기 선택신호(SEL1-SELm를 동작시키기 위하여 사기 OR게이트(30)의 입력에 가해져 사이 그룹핑신호들(G11-G1n,G21,……Gm1-Gmn)을 출력하는 논리회로(31)로 구성되는 것을 특징으로 하는 그룹핑 장치.
  6. 제1항에 있어서, 상기 그룹핑 수단이, 상기 각 레지스터(4A-4m)로부터 출력되는 상기 n 입력신호들(RQI1-RQIn) 및 상기 n 그룹핑신호들(G1-Gm)를 각각 수신하는 m 변환기회로들(CV1-DVm)을 포함하는 것을 특징으로 하는 그룹핑 장치.
  7. 제6항에 있어서, 상기 변환길회로가 상기 입력신호들(RQI1-RQIn)의 총수에 대응하는 하나의 n-입력 OR-게이트(161-16m)와, n AND-게이트들(151a-151n, 152a-152n……15ma-15mn)을 포함하고 상기 각 OR-게이트(161-16m)와, n입력들에 상기 n AND-게이트들(151a,-151n,152a-152n……15ma-15mn)의 출력신호들이각각 공급되는 것을 특징으로 하는 그룹핑 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8814794A 1987-11-11 1988-11-11 Grouping device KR920001813B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62285125A JPH01126751A (ja) 1987-11-11 1987-11-11 グルーピング装置
JP62-285125 1987-11-11

Publications (2)

Publication Number Publication Date
KR890008690A true KR890008690A (ko) 1989-07-12
KR920001813B1 KR920001813B1 (en) 1992-03-03

Family

ID=17687438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8814794A KR920001813B1 (en) 1987-11-11 1988-11-11 Grouping device

Country Status (4)

Country Link
US (1) US5146595A (ko)
EP (1) EP0316138B1 (ko)
JP (1) JPH01126751A (ko)
KR (1) KR920001813B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185864A (en) * 1989-06-16 1993-02-09 International Business Machines Corporation Interrupt handling for a computing system with logical devices and interrupt reset
EP0545482B1 (en) * 1991-12-04 1998-06-24 Koninklijke Philips Electronics N.V. Arbiter with a uniformly partitioned architecture
EP0619899B1 (en) * 1992-01-02 2000-07-19 Amdahl Corporation Software control of hardware interruptions
US5412782A (en) 1992-07-02 1995-05-02 3Com Corporation Programmed I/O ethernet adapter with early interrupts for accelerating data transfer
US5530874A (en) * 1993-02-02 1996-06-25 3Com Corporation Network adapter with an indication signal mask and an interrupt signal mask
US5530875A (en) * 1993-04-29 1996-06-25 Fujitsu Limited Grouping of interrupt sources for efficiency on the fly
JP3507524B2 (ja) * 1993-06-21 2004-03-15 富士通株式会社 事象報告ワード処理機能を持つデータ処理システム
JP3242508B2 (ja) * 1993-11-05 2001-12-25 松下電器産業株式会社 マイクロコンピュータ
US5708813A (en) * 1994-12-12 1998-01-13 Digital Equipment Corporation Programmable interrupt signal router
US5764996A (en) * 1995-11-27 1998-06-09 Digital Equipment Corporation Method and apparatus for optimizing PCI interrupt binding and associated latency in extended/bridged PCI busses
US5640570A (en) * 1996-01-26 1997-06-17 International Business Machines Corporation Information handling system for transmitting contents of line register from asynchronous controller to shadow register in another asynchronous controller determined by shadow register address buffer
ATE280974T1 (de) 1997-06-13 2004-11-15 Cit Alcatel Mehrfachunterbrechungsabwicklungsverfahren und - gerät
DE19731634A1 (de) * 1997-07-23 1999-01-28 Nokia Telecommunications Oy Vorrichtung und Verfahren zum Auffinden einer einer Quelle zugeordneten Unterbrechungsanforderung
US6192442B1 (en) * 1998-04-29 2001-02-20 Intel Corporation Interrupt controller
GB2341248A (en) * 1998-07-18 2000-03-08 Motorola Inc Interrupt handling for a module of a microprocessor system
FR2795537B1 (fr) * 1999-06-24 2001-09-21 Cit Alcatel Procede d'execution d'une tache en temps reel par un processeur de traitement numerique du signal
JP2002055830A (ja) * 2000-05-29 2002-02-20 Seiko Epson Corp 割込信号生成装置及び割込信号の生成方法
DE10063936A1 (de) * 2000-12-20 2002-06-27 Thomson Brandt Gmbh Interrupt Controller für einen Mikroprozessor
JP4731126B2 (ja) * 2004-03-30 2011-07-20 ルネサスエレクトロニクス株式会社 割り込み制御回路
US20100088446A1 (en) * 2008-10-06 2010-04-08 Texas Instruments Incorporated Prioritizing interrupt controller
CN101751000B (zh) * 2008-12-04 2013-01-09 鸿富锦精密工业（深圳）有限公司 数控加工设备中断控制系统及其控制方法
US8244947B2 (en) * 2009-02-20 2012-08-14 Qualcomm Incorporated Methods and apparatus for resource sharing in a programmable interrupt controller
CN111506530A (zh) * 2019-01-30 2020-08-07 智原科技股份有限公司 中断管理系统及其管理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3665415A (en) * 1970-04-29 1972-05-23 Honeywell Inf Systems Data processing system with program interrupt priority apparatus utilizing working store for multiplexing interrupt requests
US3676861A (en) * 1970-12-30 1972-07-11 Honeywell Inf Systems Multiple mask registers for servicing interrupts in a multiprocessor system
GB1397438A (en) * 1971-10-27 1975-06-11 Ibm Data processing system
US3825902A (en) * 1973-04-30 1974-07-23 Ibm Interlevel communication in multilevel priority interrupt system
FR2253422A1 (en) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind Priority interrupt system for data processors - has cyclic scanning of calls in scratch pad memories
US3964054A (en) * 1975-06-23 1976-06-15 International Business Machines Corporation Hierarchy response priority adjustment mechanism
US4470111A (en) * 1979-10-01 1984-09-04 Ncr Corporation Priority interrupt controller
BE887134A (fr) * 1979-12-14 1981-05-14 Gte Automatic Electric Lab Inc Circuit expanseur d'interruption
JPS5741727A (en) * 1980-08-25 1982-03-09 Hitachi Ltd Interruption controlling sysyem
JPS61107456A (ja) * 1984-10-30 1986-05-26 Toshiba Corp 割込制御方式
US4802087A (en) * 1986-06-27 1989-01-31 Honeywell Bull Inc. Multiprocessor level change synchronization apparatus

Also Published As

Publication number Publication date
EP0316138B1 (en) 1994-01-05
EP0316138A2 (en) 1989-05-17
EP0316138A3 (en) 1990-04-04
US5146595A (en) 1992-09-08
JPH0542023B2 (ko) 1993-06-25
KR920001813B1 (en) 1992-03-03
JPH01126751A (ja) 1989-05-18

Similar Documents

Publication Publication Date Title
KR890008690A (ko) 그룹핑 장치
KR910010529A (ko) 시프트 레지스터 장치
KR850003615A (ko) 분할 메모리셀 블록에 대한 동시검사기능을 가진 다이나믹형 반도체 메모리장치
KR850003610A (ko) 반도체 메모리 장치
KR850004684A (ko) 반도체 기억 장치
KR950015070A (ko) 메모리어레이를 사용한 병렬연산장치
KR950012663A (ko) 경계주사 테스트 회로를 가진 반도체 장치
KR870004384A (ko) 신호 처리 회로
KR910003486A (ko) 비트 순서 전환 장치
KR860003605A (ko) 반도체 메모리 장치
KR960003102A (ko) 고속 동기 논리 데이타 래치 장치
KR970068365A (ko) 통신제어장치 및 그것을 사용한 통신시스템
US3576542A (en) Priority circuit
KR100455398B1 (ko) 동작 속도가 향상된 데이터 래치 회로.
KR850006802A (ko) 데이터 전송 장치
US4334194A (en) Pulse train generator of predetermined pulse rate using feedback shift register
KR930015431A (ko) 중재자
KR890002768A (ko) 하나 이상의 입력 비동기 레지스터
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
Sims Jr et al. Design criteria for autosynchronous circuits
GB1460038A (en) Digital data-processing apparatus
KR840001406A (ko) 디지탈 휠터 회로
KR960032930A (ko) 데이터 전송 회로
JPS56149627A (en) Fault informing system among plural devices
US6661256B2 (en) Race logic circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee