KR930015431A - 중재자 - Google Patents
중재자 Download PDFInfo
- Publication number
- KR930015431A KR930015431A KR1019920022802A KR920022802A KR930015431A KR 930015431 A KR930015431 A KR 930015431A KR 1019920022802 A KR1019920022802 A KR 1019920022802A KR 920022802 A KR920022802 A KR 920022802A KR 930015431 A KR930015431 A KR 930015431A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- decode
- section
- output signal
- signal
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract 2
- 230000007717 exclusion Effects 0.000 claims 1
- 238000000354 decomposition reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Logic Circuits (AREA)
Abstract
다중-입력 중재자는 전체적인 우선순위를 획득하게 될 최소 하나의 입력 신호를 포함하는 특정 그룹을 식별하기 위해 입력 신호의 그룹을 상호 관련시킨다. 여기에서 우선순위 위너(priority winner)가 상기 특정 그룹에서 결정된다. 그러한 계층 프로세스(hierarchical processing)는 그룹의 프로세스가 균등 논리 블럭의 캐스케이드 레벨에 의해 실행되는 구조에 적합하다. 균등 논리 블럭의 분해는 아주 많은 입력 신호를 처리하는 중재자의 디자인을 상당히 간략화시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 중재자의 블럭도,
제2도는 본 발명에 중재자에 대하여, 하기에 "4-블럭"으로 규정된 기본 디코드 논리 블럭의 예를 도시하는 도,
제3도는 본 발명에 따른 8-입력 중재자의 상세한 예를 도시하는 도.
Claims (10)
- 다수의 입력 신호를 수신하는 입력과; 특정 입력 신호에 대하여 우선순위를 나타내는 우선순위 출력 신호를 제공하는 출력; 모든 다른 그룹의 입력 신호보다 우선순위를 가지는 적어도 하나의 입력 신호를 가진 특정 그룹을 선택하기 위하여 입력 신호의 그룹을 서로 상호 관련시키는, 입력에 연결된 제1상관 수단; 상기 제1상관 수단에 연결되고, 상기 특정 그룹의 다른 입력 신호보다 우선순위를 가지는 특정 입력 신호를 선택하기 위하여 특정 그룹의 입력 신호를 서로 상호 관련시키는 입력에 연결되어, 우선순위 출력 신호를 공급하는 제2상관 수단을 구비하는 중재자(arbiter).
- 제1항에 있어서, 제1상과 수단이; 각 그룹의 모든 다른 앱력 신호보다 우선순위를 가지는 각 특정 입력 신호를 그룹에서 선택하기 위해 입력 신호를 수신하는 입력에 연결되고, 각 특정 입력 신호를 나타내는 각 제1섹션 출력 신호를 공급하는 제1디코드 섹션과, 제1섹션 출력 신호를 서로 상호 관련시켜 특정 그룹을 나타내는 제2섹션 출력 신호를 공급하기 위해 제1섹션 출력 신호를 수신하는 제1디코드 섹션에 연결된 제2디코드 섹션을 구비하며, 제2상관 수단이; 제1 및 제2섹션 출력 신호를 상호 관련시켜 우선순위 출력 신호를 발생하기 위해 제1 및 제2섹션 출력 신호를 수신하는 제1 및 제2디코드 섹션에 연결된 제3디코드 섹션을 구비하는 중재자.
- 제2항에 있어서, 제1디코드 섹션이 입력 신호를 처리하는 상호 배제 수단을 구비하고, 각 그룹이 쌍이며, 제1섹션 출력 신호가 각각의 쌍에 대하여 각 특정 입력 신호를 나타내는 중재자.
- 제3항에 있어서, 제2디코드 섹션이; 각 세트와 관련되는 다른 입력 신호 쌍들보다 우선순위를 가지는 각 세트와 관련하는 입력 신호 쌍들중의 단일 신호를 나타내는 각각의 제1블럭 출력 신호를 발생하기 위해 각 세트의 제1섹션 출력 신호를 수신하는 다수의 각 제1 디코드 논리 블럭과, 각각의 제1논리 게이트가 각 세트의 쌍들중 어느 쌍이 상기 입력 신호의 상기 각 단일 신호를 포함하는지를 나타내는 제1게이트 출력 신호를 제1게이트 출력에 공급하며, 제1블럭 출력 신호를 논리적으로 결합하는 제1디코드 블럭에 연결된 제1게이트 입력을 가지는 제1 논리 게이트의 제1장치, 제1게이트 출력 신호에 따라 제2출력 신호를 발생하는 제1게이트 출력에 연결된 입력을 가지는 제2디코드 논리 블럭을 구비하며, 제3디코드 섹션이; 각각의 제2논리 게이트가 제1섹션 출력 신호 각각 및 제2섹션 출력 신호 각각은 수신하는 제2논리 게이트들의 제2장치를 구비하는 중재자.
- 제4항에 있어서, 각 제1논리 게이트의 논리 연산이 OR 연산을 포함하는 중재자.
- 제4항에 있어서, 각 제2논리 게이트의 논리 연산이 AND 연산을 포함하는 중재자.
- 제4항에 있어서, 제1 및 제2디코드 논리 블럭이 동일한 중재자.
- 제7항에 있어서, 제1 및 제2디코드 논리 블럭 각각이, 3-입력 OR 게이트의 각 입력에 연결된 각 AND 출력을 가지는 3개의 3-입력 AND 게이트를 각각이 포함하는 4개의 병렬 장치를 구비하는 중재자.
- 제1항에 있어서, 집적 회로 장치에 실현되는 중재자.
- 제7항에 있어서, 제1 및 제2디코드 논리 블럭 각각이 적어도 집적 회로 장치의 일부를 구성하는 중재자.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US80426291A | 1991-12-04 | 1991-12-04 | |
| US804,262 | 1991-12-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015431A true KR930015431A (ko) | 1993-07-24 |
| KR100263001B1 KR100263001B1 (ko) | 2000-08-01 |
Family
ID=25188558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920022802A KR100263001B1 (ko) | 1991-12-04 | 1992-11-30 | 중재자 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5404540A (ko) |
| EP (1) | EP0545482B1 (ko) |
| JP (1) | JPH05257874A (ko) |
| KR (1) | KR100263001B1 (ko) |
| DE (1) | DE69226011T2 (ko) |
| TW (1) | TW208099B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5713025A (en) * | 1993-10-21 | 1998-01-27 | Sun Microsystems, Inc. | Asynchronous arbiter using multiple arbiter elements to enhance speed |
| US5875339A (en) * | 1993-10-21 | 1999-02-23 | Sun Microsystems, Inc. | Asynchronous arbiter using multiple arbiter elements to enhance speed |
| US6795365B2 (en) * | 2002-08-23 | 2004-09-21 | Micron Technology, Inc. | DRAM power bus control |
| US7586927B1 (en) * | 2003-11-04 | 2009-09-08 | Force 10 Networks, Inc. | Multistage cascade arbiter |
| US7949812B1 (en) * | 2007-09-07 | 2011-05-24 | Marvell International Ltd. | Priority arbitration of coexisting wireless topologies |
| US20120089759A1 (en) * | 2010-10-08 | 2012-04-12 | Qualcomm Incorporated | Arbitrating Stream Transactions Based on Information Related to the Stream Transaction(s) |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3964054A (en) * | 1975-06-23 | 1976-06-15 | International Business Machines Corporation | Hierarchy response priority adjustment mechanism |
| US4035780A (en) * | 1976-05-21 | 1977-07-12 | Honeywell Information Systems, Inc. | Priority interrupt logic circuits |
| BE887134A (fr) * | 1979-12-14 | 1981-05-14 | Gte Automatic Electric Lab Inc | Circuit expanseur d'interruption |
| IT1128762B (it) * | 1980-02-20 | 1986-06-04 | Cselt Centro Studi Lab Telecom | Circuito per diagnosi di reti di connessione pcm |
| US4395753A (en) * | 1980-06-26 | 1983-07-26 | Gte Automatic Electric Labs Inc. | Allocation controller providing for access of multiple common resources by a plurality of central processing units |
| FR2494010B1 (fr) * | 1980-11-07 | 1986-09-19 | Thomson Csf Mat Tel | Dispositif d'arbitration decentralisee de plusieurs unites de traitement d'un systeme multiprocesseur |
| JPS593614A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 優先順位制御方式 |
| US4627018A (en) * | 1983-09-08 | 1986-12-02 | Sperry Corporation | Priority requestor accelerator |
| US4649475A (en) * | 1984-04-02 | 1987-03-10 | Sperry Corporation | Multiple port memory with port decode error detector |
| US4835672A (en) * | 1984-04-02 | 1989-05-30 | Unisys Corporation | Access lock apparatus for use with a high performance storage unit of a digital data processing system |
| US4633394A (en) * | 1984-04-24 | 1986-12-30 | International Business Machines Corp. | Distributed arbitration for multiple processors |
| US4809164A (en) * | 1986-03-26 | 1989-02-28 | Tandem Computers Incorporated | Processor controlled modifying of tabled input/output priority |
| EP0262608A1 (de) * | 1986-09-30 | 1988-04-06 | Siemens Aktiengesellschaft | Anordnung zum Auswählen von Prioritäten bei einer Unterbrechungssteuerung |
| US4897833A (en) * | 1987-10-16 | 1990-01-30 | Digital Equipment Corporation | Hierarchical arbitration system |
| JPH01126751A (ja) * | 1987-11-11 | 1989-05-18 | Fujitsu Ltd | グルーピング装置 |
| US4835422A (en) * | 1988-03-14 | 1989-05-30 | North American Philips Corporation | Arbiter circuits with metastable free outputs |
| US4924380A (en) * | 1988-06-20 | 1990-05-08 | Modular Computer Systems, Inc. (Florida Corporation) | Dual rotating priority arbitration method for a multiprocessor memory bus |
| JPH0831040B2 (ja) * | 1989-01-12 | 1996-03-27 | 沖電気工業株式会社 | 多入力プライオリティエンコーダ |
| US4969120A (en) * | 1989-02-13 | 1990-11-06 | International Business Machines Corporation | Data processing system for time shared access to a time slotted bus |
| US5280591A (en) * | 1991-07-22 | 1994-01-18 | International Business Machines, Corporation | Centralized backplane bus arbiter for multiprocessor systems |
-
1992
- 1992-11-27 DE DE69226011T patent/DE69226011T2/de not_active Expired - Fee Related
- 1992-11-27 EP EP92203662A patent/EP0545482B1/en not_active Expired - Lifetime
- 1992-11-30 KR KR1019920022802A patent/KR100263001B1/ko not_active IP Right Cessation
- 1992-12-04 JP JP4325758A patent/JPH05257874A/ja active Pending
-
1993
- 1993-02-01 TW TW082100640A patent/TW208099B/zh active
- 1993-08-16 US US08/107,414 patent/US5404540A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05257874A (ja) | 1993-10-08 |
| US5404540A (en) | 1995-04-04 |
| KR100263001B1 (ko) | 2000-08-01 |
| DE69226011T2 (de) | 1999-02-04 |
| EP0545482B1 (en) | 1998-06-24 |
| TW208099B (ko) | 1993-06-21 |
| EP0545482A1 (en) | 1993-06-09 |
| DE69226011D1 (de) | 1998-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950033952A (ko) | 반도체 집적회로 | |
| DE3577953D1 (de) | Schaltung zur logikgenerierung mit multiplexern. | |
| KR890008690A (ko) | 그룹핑 장치 | |
| KR880014470A (ko) | 승산기 어레이 회로에서의 시프트 연산 수행장치 및 방법 | |
| KR930015431A (ko) | 중재자 | |
| DE69026200D1 (de) | Programmierbares logisches Feld | |
| JPS56101224A (en) | High-speed pattern generator | |
| US3538443A (en) | General purpose logic package | |
| Atallah | On multidimensional arrays of processors | |
| Tosser et al. | Cascade networks of logic functions built in multiplexer units | |
| KR960018871A (ko) | 다치 논리합 연산장치 | |
| US5239499A (en) | Logical circuit that performs multiple logical operations in each stage processing unit | |
| SU1501037A1 (ru) | Устройство дл сравнени чисел | |
| US6661256B2 (en) | Race logic circuit | |
| SU1277089A1 (ru) | Устройство дл вычислени булевых производных | |
| SU1619249A1 (ru) | Устройство дл выбора максимального числа из множества @ двоичных чисел | |
| JPS6476319A (en) | Data arranging circuit | |
| SU1453395A1 (ru) | Генератор функций Хаара | |
| RU1795455C (ru) | Устройство дл подсчета количества единиц в двоичном числе | |
| JPS5755438A (en) | Data processing unit | |
| GB1517274A (en) | Random event generators | |
| JPS5547739A (en) | Input circuit | |
| SU864279A1 (ru) | Устройство дл сравнени чисел | |
| SU648978A1 (ru) | Устройство дл сравнени двоичных чисел | |
| DE3785762D1 (de) | Mehrwertige ale. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030502 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |