DE2230830C2 - Datenverarbeitungsanlage - Google Patents

Description

a) einem Feld, das das geforderte Peripheriegerät bestimmt und auf die Identitätsadressen-Erkennungsei.irichtung der entsprechenden Zugriffseinheil einwirkt und

b) einem Feld, das da.« zugängliche Register in der entsprechenden Zugriffse'-;heit bestimmt und auf die darin befindliche Auswähleinheit (PCC) einwirkt.

3. Datenverarbeitungsanlage nach Anspruch 2, dadurch gekennzeichnet, daß eines der für die Prozessormoduln zugänglichen Register (PCREC) einen Speicher für eine Peripheriegerät-Steuerinformation bildet, in dem die von einem Prozessormodiil erzeugte Information eingeschrieben wird.

4. Datenverarbeitungsanlage nach einem der Ansprüche 2 und 3, dadurch gekennzeichnet, daß eines der für die Prozessormoduln zugänglichen Register (PSTSR) einen Speicher für die Zustandsinformation des Peripheriegeräts bildet, aus dem die den laufenden Zustand des Peripheriegeräts anzeigende Information durch einen Prozessormodul ausgelesen wird.

5. Datenverarbeitungsanlage nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß eines der für die Prozessormoduln zugänglichen Register (PDOR) einen Speicher für zum Peripheriegerät weiterzugebende Informationen bildet, in dem die von einem Prozessormodul erzeugte Information eingeschrieben ist.

6. Datenverarbeitungsanlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eines der für die Prozessormoduln zugänglichen Register (PDlR) einen Speicher für Informationen bildet, die aus dem Peripheriegerät zu entnehmen sind, indem ein Prozessormodul sie aus diesem Register (PDIR) ausliest.

7. Datenverarbeitungsanlage nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jeder Datenübertragungspfad (PBA, PBB, PBC) mit je einem Anschluß einer Zugriffseinheit (SA 1, SA 2, SA 3) eines Speichermoduls (SMl, SM2, SM3) direkt verbunden und mit einem Anschluß einer Zugriffseinheit (PAD, PAa, PAß, PAP) eines Peripheriegeräts (PD, PP) über einen Multiplexer (MPXM. MPXN) verbindbar ist.

8. Datenverarbeitungsanlage nach Anspruch 7, dadurch gekennzeichnet, daß über den Multiplexer (MPXM, MPXN) jeder Datenübertragungspfad (PBA, PBB, PBC) mit einem Eingang der Zugriffseinheit (CAX, CAY) eines Kanalmoduls (CUX. CUY) für Informationsübertragungen zwischen Peripheriegeräten (PD, PP) und Speichermoduln (SMl,

15. SMZ.SM3) verbindbar ist.

Die Erfindung betrifft eine Datenverarbeitungsanlage nach dem Oberbegriff des Patentanspruchs 1.

Modui-Datenverarbeitungsaniagen sind bereits in verschiedenen Ausführungen bekannt. Aus der US-PS 34 92 654 ist eine Modul-Datenverarbeitungsanlage bekannt, die eine größere Anzahl von Prozcssormoduln, Periphericgerälen und Speichermoduln aufweist. Die Peripheriegeräle, Soeichermoduln und Prozcssormoduln sind jeweils mit eigenen Zugriffseinheiten ausgestattet. Der Datenaustausch zwischen Peripheriegeräten, Speichermoduln und Prozessormoduln erfolgt über zugeordnete Ein/Ausgabeeinheiten. Bei dieser Datenverarbeitungsanlage hat nicht jeder Prozessormodul Zugang zu allen Zugriffseinheiten der Pcripheriegcraic. Dementsprechend enthalten auch die Zugriffscinhciten der Peripheriegeräte keine für die Prozessormoduln unmittelbar zugänglichen Register. Vielmehr wird die von einem Prozessormodul erzeugte Information zunächst ausschließlich zu einem Hauptspeicher übertragen. Durch Auslesen des Hauptsprcchers können dann die Informationen zu den Peripheriegci ihcn weiter übertragen werden. Bei einer solchen Datenverarbeitungsanlage ist eine Kapazitätserweiterung, wie sie beispielsweise auf dem Gebiet der Fernsprechvermittlungstechnik oft erforderlich ist, nur schwer durchzuführen, da die Hinzufügung von weiteren Peripheriegeräten oder Prozessormoduln aufgrund der bestehenden Verbindungen zwischen den verschiedenen Einheiten einen Eingriff in das gesamte System erfordern würde.

Aus dem Buch vi>n Enslow, »Multiprocessors and Parallel Processing«, John Wiley and Sons, New York. 1974, Seiten 22 bis 25 sowie Seiten 290 bis 304 ist eine Modul-Datenverarbeitungsanlage bekannt, die mehrere 1-eripheriegeräte, die jeweils ihre eigene Zugriffseinheil aufweisen, mehrere Speichermoduln, die ebenfalls ihre eigene Zugriffseinheit aufweisen, und mehrere Prozcssormoduln enthält, die mit den Peripheriegeräten und mil den Speichermoduln verbunden sind. Die Prozcssormoduln weisen für den Datenverkehr einen gemeinsamen Datenbus auf, über den sie gemeinsam an die Zugriffseinheit der verschiedenen Speichermoduln angeschlossen sind, Ferner weisen die Prozcssormoduln einen zusätzlichen gemeinsamen Datenbus auf, der sie mit zwei Ein/Ausgabe-Steuergcräten verbindet. Um bei einer solchen Datenverarbeitungsanlage eine Systemcr-

b5 Weiterung vorzunehmen, müssen aufgrund der unterschiedlichen Adressierung von Spcichcrmoduln und Pcriphcricgcrätcn mehrere entsprechend ausgelegte Buslcitungcn hinzugefügt werden.

Aus »PDP-11 Handbook«. 1969 Seite 1 ist ferner bereits das sogenannte Unibus-Konzept bekannt, bei dem eine Mehrzahl von Prozessormoduln, Speiehermoduln und peripheren Geräten den Datenverkehr über eine gemeinsame Busleitung abwickeln können, so daß alle Einheiten in gleicher Weise adressiert werden können. Erweiterungen eines solchen Systems sind aber durch die begrenzte Übertragungskapazität der gemeinsamen Busleitung nur in geringem Maße möglich. Besonders bei Einsatz der Datenverarbeitungsanlage zur Steuerung von modernen Fernmelde-Vermittlungsanlagen im Echtzeitbetrieb stoßen derartige Systeme schnell an die durch die Übertragungskapazität der gemeinsamen Busleitung gegebenen Grenzen.

Aufgabe der Erfindung ist die Schaffung einer Datenverarbeitungsanlage, die für Anwendungen im Echtzeitbetrieb wie in Fernmelde-Vermittlungsaniagen geeignet ist und ohne Veränderung des Adressierungssystems f{ir ihre vorhandenen Komponenten entsprechend dem jeweiligen Kapazitätsbedürfnis um zusätzliche Prozessormoduln, Speiehermoduln und/oder Peripheriegeräte erweitert werden kann.

Diese Aufgabe wird bei einer Datenverarbeitungsanlage der eingangs angegebenen Art durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.

Bei der erfindungsgemäßen Datenverarbeitungsanlage ist im Falle einer Erweiterung um einen neu hinzugefügten Prozessormodul lediglich die Hinzufügung eines weiteren diesem zugeordneten Datenübertragungspfades erforderlich; da dieser den Prozessormodul sowohl mit den Speiehermoduln als auch mit den Peripheriegeräten verbindet, können Speiehermoduln und Peripheriegeräte in der gleichen Weise adressiert werden.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unleransprüchen angegeben.

Die Erfindung wird nun unter Bezugnahme auf die Zeichnung näher erläutert. In der Zeichnung zeigt

Fig. 1 ein Blockschaltbildeiner Ausführungsform der Datenverarbeitungsanlage,

Fig.2 ein Blockschaltbild der wesentlichen Einrichtungen in eirem Prozessorniodul mit seinen Anschlußleitungen,

F i g. 3a ein Zeitdiagramm der Leseübertragungsfolge auf dem Datenüberlragungspfad eines Prozessormoduls,

Fig.3b ein Zeitdiagramm der Schreibübertragungsfolge,

F i g. 4 ein Blockschaltbild einer Zugriffseinheil für einen Speichermodul zur Verwendung in der gezeigten Ausführungsform der Datenverarbeitungsanlage,

F i g. 5 ein Logik-Schai'.HId einer Bedarfsadressenabfrageschaltung zur Verwendung in einer Zugriffseinheit, Fig. 6ein Blockschaltbild eines Multiplexer-Moduls,

Fig. 7a und 7b gemeinsam ein Blockschallbild eines Kanalmoduls und

F i g. 8 ein Blockschaltbild einer Zugriffseinheit für ein Peripheriegerät.

Die in Fig. I zu erkennende Modul-Datenverarbeitungsanlage enthält (I) eine Anzahl von Peripheriegeräten, wie die Peripherieeinheit PD (Magnetplatte oder Magnettrommel), die Peripherieeinheit PP(Seitendrukker) und seriell aktivierte Peripherieeinrichtungen PAa, PAß, die von Leitungen SM,\ und SMß bedient werden, (II) drei Speiehermoduln SMX, SM2 und SM3. (Ill) zwei Eingabe/Ausgabe-Kanalmoduln CUX und CUY, (IV) drei Prozcssormoduln CPUA. CPUB und CPUC und (V) zwei Multiplexer MPXN und MPXM.

leder Pro/.essormodul -/mi jeder Kanalmodul ist mit einem eigenen Datenübertragungspfad (die Sammelleitungen PBA. PBB und PBC für die Prozessormoduln CPUA, CPUB und CPUC und die Sammelleitungen CSA" und CBY für die Kanalmoduln CUX und CUf) ausgestattet. Jeder Datenübertragungspfad PBA, PBB. PBC sowie CBX und CB Y endet bei einem eigenen Anschluß (I) jeder Speichermodul-Zugriffseinheit (d. h. bei den Zugriffseinheiten SA 1, SA 2 und SA 3 der Speiehermoduln SM t.SM2bzw.SM3)und(II)jedes Multiplexers MPXN und MPXM. Jeder Multiplexer bewirkt eine Ve.rschachtelung der Bedarfsmeldungen an den Sammelleitungen auf eine einzige Peripheriegerät •Datensammelleitung (PDN und PDM), die bei einem getrennten Anschluß jeder Peripheriegerät-Zugriffseinheit (PAD, PAX, PAB und PAP) und jeder Kanalmodul-Zugriffseinheit (CAX und CA Y) endet. In die Anordnung ist ein Multiplexermodul eingefügt, damit die Notwendigkeit für variable Anschlußmöglichkeiten an jeder Peripheriegerät-Zugriffseinheit und jeder KanalmoduI-Zugriffseinheit beseitigt wird. Folglich sind die Zugriffseinheiten der Peripheriegeräte unabhängig von einem Wachstum in Form zusätzliche' Prozessor- oder Speiehermoduln gemacht.

Alle Zugriffseinheiten und alle Multiplexermodule haben die Fähigkeit, an die bei ihren Eingangsanschlüssen endenden Sammelleitungen angelegte codierte Informationen zu erkennen, die ihren eigenen Systemadressenkennungen entsprechen, und solche adressierte Bedarfsmeldungen unter Anwendung des Multiplexverfahrens in die Modul-Einrichtungs- oder Peripheriegerät-Sammelleitung, die sie bedienen, einzugeben. Die Speichermodul-Zugriffseinheiten (SA 1, SA 2 und SA 3) und die Multiplexer MUXNund MUXMsind sehr ähnlich aufgebaut, wobei einer einen Zugriff zu einem Speichermodul ergibt, während der andere einen Zugriff zu einer Peripheriegerät-Sammelleitung PDM, PDN ergibt; beide können Bedarfsmeldungen in der Reihenfolge ihrer Priorität in eine Warteschlange einreihen. Jede Pcriplieriegeräi-Zugriffseinheit arbeitet ^:n gleicher ■to Weise wie eine Speichermodul-Zugriffseinheit, in dem ein adressierter Zugriff auf eine kleine Anzahl von Peripheriegerät-Vcrwaltungsregistern ermöglicht wird, die Befehls-, Daten- und Zustandsregister enthalten. Auch die Kanalmodul-Zugriffseinheit (CAX und CA Y) arbeitet in gleicher Weise wie die Peripheriegerät-Zugriffseinheiten, in dem ein adressierter Zugrift auf Eingabe/ Ausgabe-Ausgangskanaiverwaltungsregister ermöglicht wird, die Befehls-, Daten- und Zustandsregister enthalten.

Aus der obigen Beschreibung geht hervor, daß die Datenverarbeitungsanlage derart aufgebaut ist, daß jeder Prozessormodul jeden Speicherplatz, jedes Befehls-, Daten- oder Zustandsregister eines Peripheriegeräts oder jedes Steuer-, Daten- oder Zustandsregister eines Kanalmoduls direkt adressieren kann, so als sei er Teil einer gemeinsamen Gruppe von Speichereiririehiungen. In gleicher Weise kann jeder Kanalmodai jeden Speicherplatz und jedes Befehls-, Daten- oder Zustandsregister eines Peripheriegeräts direkt adressieren. Als Folge davon sind im Beftnlsrepertoire des Prozessormoduls keine eigenen Eingabe/Ausgabe-Befehle erforderlich, da einfache Spcicherlese- und Speicherschreibfcefehle ausreichen, um mit den Verwaltungsregistcrn der peripheren Einrichtung und des K,?nalmoduls in Verbinb5 dung zu treten. In gleicher Weise kann eine Datenübertragung /wischen Peripherie.geräten und Speiehermoduln von einem Kanalmodul gesteuert werden, der vollständig unabhängig von der Arbeitsweise der Prozes-

sormodule gleichartige Speicher-Lese- und Speichcrschreibbefehle an Speicherplätzen und an Verwaltungsregistern von Peripheriegeräten ausführt. Die Fähigkeit des direkten Inverbindungstretens mit den KanalmodulVerwaltungsregistern durch einen Prozessormodul ermöglicht es diesem Eingabe/Ausgabe-Blockübertragungen einzurichten, die dann vom Kanalmodul unabhängig von dem die Übertragung einrichtenden Prozessormodul für aufeinanderfolgende einzelne Wortübertragungers zusammengestellt werden können.

Es folgt nun eine genauere Betrachtung jedes Bauteils der in F i g. 1 dargestellten Anlage.

I. Prozessormodul

Die in einem Prozessormodul enthaltenen Einrichtungen sind in F i g. 2 in Form eines Blockschaltbilds dargestellt. Typischerweise kann der Prozessormodul ein solcher sein, wie er in der DE-OS 21 26 206 beschrieben ist. Der Prozcssormodü! PM enthält eine parallele interne Vielfachleitung MHW, über die behandelte Daten zwischen den Datenverarbeitungsregistern PRS und dem Rechteck AU in Umlauf gebracht sind. Im oberen Teil von F i g. 2 sind die verschiedenen Leitungen dargestellt, die eine Datenverarbeitungssammelleitung bilden. Der Prozessormodu! enthält eine Dateneingangsgatterschaltung Gl und eine Datenausgangsgatterschaltung CO, die es ermöglichen, (a) eine an den Spcicherausgangsleitungen OL1 bis OL 24 der Sammelleitung Y BUS zur Verfügung stehende Information in die interne Vielfachleinng MHW einzugeben und (b) eine Information an der internen Vielfachleitung MHWübzr das Speicherdateneingangsregister SDIREG in die Sammelleitung X BUS einzugeben. Jeder Prozessormodu! wird vom Mikroprogramm des Mikroprogramm-Leitwerks \iPROG gesteuert, und einige der Sammelleitungssteuersignale aktivieren das Mikroprogramm-Lci?werk_: während einige dieser Steuersignale vom Mikroprogramm-Leitwerk erzeugt werden. Der Prozesse rmodul enthält außerdem eine Eingangsparitätsschaltung IPC und eine Ausgangsparitätsschaltung OPC. Ferner enthält der Verarbeitungsmodul eine Unterbrechungsanordnung, die es ermöglicht, die Beendigung oder den Beginn der Tätigkeit eines Peripheriegeräts festzustellen; eine typische Ausführung einer solchen Ünterbrechungsanordnung ist in der DE-OS 21 44 051 beschrieben.

Sammelleitung) mit Anlwortsignallcitungcn SOHCS sind.

Sammelleitung X BUS

In der Richtung X. der vorwärtsgehenden Richtung, führen die 24 Naehrichtcnleitungen IL 1 bis IL 24 Nachrichten vom aktiven Modul zum passiven Modul. Sowohl Adressenwörter als auch Datenwörter benutzen

ίο diese Signalwege während eines Schreibzyklus gemeinsam, wogegen die Leitungen während eines Lesezyklus nur von Adrcs.senwörtern benutzt werden. Die Steuersignallcitungen SIHCS führen Stcuersignalinforniationen vom aktiven Modul zum adressierten passiven Modul.

Ii Das Steuerfeld ist von den getrennten Steuerfunktionen Parität. Befehl und gültige Sammelleitung gebildet. Die einzelne Paritätssteucrleilung PC überträgt ein Kennzeichen der Art der Parität (d. h. ungerade oder gerade), die im passiven Modul erzeugt werden soll. Die drei

t\t UICUCIlClUIlIgCIl

JtCULI Il UCl ECtCI UCI tCII

(Lesen. Lesen und Halten, Schreiben oder Rücksetzen). Diese drei Leitungen sind zum Schutz gegen Ein-Bit-Fchler bei der Übertragung redundant codiert. Die zugehörigen Stcuercodes sind binär codiert, so daß die dezimale I »Lesen«, die dezimale 2 »Lesen und Halten«, die dezimale 4 »Schreiben« und die dezimale 7 »Rücksetzen« definiert. Die Leitung BVfür »gültige Sammelleitung« steuert die Annahme einer Nachrichtenübertragung Jurch den passiven Modul. Nur wenn der eine

jo Sammelleitung speisende aktive Modul eingeschaltet ist und innerhalb vorbestimmter Bedingungen arbeitet, befähigt das Signal »gültige Sammelleitung« den passiven Modul, die anderen 29 Signalwege anzunehmen. Typischerweise kann im Prozessormodul die Feststellung

y, eines schwerwiegenden Fchlcrzustandcs dazu verwendet werden, eine Kippschaltung rückzusetzen, die den Zustand »gültige Sammelleitung« von der Leitung BV entfern!. Eine solche Aktivierung einer Kippschaltung kann ausgelöst werden, wenn festgestellt wird, daß die Stromversorgung des Prozessormoduls außerhalb gewisser vorbcslimmter Sicherheitsgrenzwerte abwandert. Schließlich führt die Zcilsteuerleitung TX ein Zcitsteuersignal, das dem adressierten passiven Modul anzeigt, daß der aktive Modul einen Bedarf für einen Zu-

4·; griff errichtet hat.

Sammelleitung Y BUS

2. Datenübertragungspfad des Prozessormoduls

Der obere Teil von F i g. 2 zeigt die Leitungen, die in dem als Sammelleitung ausgebildeten Datenübertragungspfad jedes Prozessormoduls enthalten sind; diese Sammelleitung umfaßt 30 Leitungen in jeder Richtung. Die Sammelleitungen X BUS führt Signale, die vom Datenverarbeitungsmodul oder vom sogenannten aktiven Modul (d. h. in der abgehenden Richtung) übertragen werden, während die Sammelleitung Y BUS Signale führt, die vom Speicher oder Multiplexer oder von den sogenannten passiven Modulen (d. h. in de^r ankommenden Richtung) übertragen werden, jede Gruppe von 30 Signalleitungen ist in Nachrichtenabschnitte und Überwachungsabschnitte (d. h. Steuerung/Antwort) aufgeteilt, wobei die Leitungen SIH Nachrichtensignalleiiungen in der Sammelleitung X BUS (abgehende Sammelleitung) zusammen mit SteuersignaMeitunger! SIHCS sind, während die Leitungen SOH Nachrichtensignaileitungen in der Sammelleitung YBUS (ankommende In der Richtung Y. der ankommenden Richtung, werden die 24 Nachrichienieitungen OL 1 bis OL 24 nur bei Lesevorgängen verwendet, um das gelesene Datenwort vom passiven Modul zum aktiven Modul zu übertragen. Die Antwortsignalleitungen SOHCSbefördern die Antwortinformation vom passiven Modul zum aktiven Mo-

Vi dul. Der Anlwortabschnitt besteht aus einer Zcilsteuerleitung zusammen mit fünf linear codierten Signalen, die bekannt sind als das Signal SP für »gespeicherte Parität«, das Signal AP für »aufgelaufene Parität«, das Signal VCfüT »gültiger Zyklus«.das Signal P/?ßfür»Peri-

bo pherieregister besetzt« und das Signal PSF für »Peripheriefehlerzustand«. Das Signal SP für »gespeicherte Parität« zeigt den Wert des Paritätsbits an, das vom passiven Modul mit dem Dalcnwort aus dem adressierten Speicherplatz bei Durchführung eines Lcsevor-

b^r> gangs zurückgeschickt wird. Das Signal AP für »aufgelaufene Parität« befördert den aufgelaufenen Parhäisprüfbitwert. der als ungerade Parität ausgebildet ist, über die aufeinanderfolgenden abgehenden Daten- und

Paritiilsstcucrlcitungcn während eines Ziigriffsvorgangs zurück. Das Signal VC für »gültiger Zyklus« besiüligl dem aktiven Modul die Annahme der ßedarfsiiiclclung und des Steureodes durch den passiven Modul während jedes Zyklus. Das Signal PRB für »Pcriphericrcgisler besetzt« v/ird von einer Peripherieeinheit dazu verwendet, dem aktiven Modul anzuzeigen, daß ein gemeinsam benutztes Register besetzt ist. Das Signal PSh' für »!'.ripheriezustandsfehler« wird von einer Peripherieeinheit dazu verwendet, dem aktiven Modul anzuzeigen, daß in der Peripherieeinheit oder in deren Zugriffscinhcil ein Fehlerzustand aufgetreten ist. Schließlich befördert die Zcilsteuerleitung TY ein von dem passiven Modul erzeugtes Zeitsteuersignal, um dem aktiven Modul anzuzeigen, daß eine Zugriffsbedarfsmcldung angenommen worden ist oder daß ein Eintritt in eine Frcigabefolge erfolgt ist.

Die F i g. 3a und K i g. 3b zeigen die Lese- und Schrcibübertragungsfolgen, die von einem aktiven Mo-

HnI :iin;anl/S<;l u/prHpn vt\n Hrr :iUlivpn Knnnli

richtung jedoch derart synchronisiert werden, daß ein vollkommener wechselseitiger Datenaustauschvorgang erfolgt.

Zunächst erfolgt nun eine Betrachtung der Lesefolge unter Bezugnahme auf F i g. 3a.

Die Lcscfolge wird von einem aktiven Modul angewendet, wenn ein aus 24 Bit bestehendes Datenwort aus dem »Speicher« ausgewählt werden soll. Es sei daran erinnert, daß der »Speicher« nicht nur die einzelnen Speicherplätze in den Speichermodulcn, sondern auch die Vcrwaltungsregister in den Zugriffseinheiten der Kan; !module und der Peripherieeinheiten enthält. Die erforderliche Adresse wird über die Leitungen IL 1 bis IL 24 von F i g. 2 vom aktiven Modul zum passiven Modul befördert, und das adressierte Datenwort wird dann vom passiven Modul zum aktiven Modul zurückübertragen.

Fig.3a zeigt die Signalzustande an den Zeitsteuer-, Steuer- und Nachrichtenlcitungen in der Richtung X (abgehend) sowie die Signalzuslände an den Zeitsteuer-. Antwort- und Nachrichtenlcitungen in der Richtung Y (ankommend) während eines Lesevorgangs. Ein Lesevorgang beginnt, wenn eine Adresse zusammen mit dem Lesesteuersignal an die in der Richtung X fabgehend) verlaufenden Nachrichtcnleitungen angelegt wird. Die in der Richtung X (abgehend) verlaufende Zeitsteuerschaltung wird markiert, und sie wird in diesem Zustand gehalten, bis entweder eine Zeitsperrperiode überschritten ist oder bis eine Antwort vom Annahmeendc vorliegt. Das Annahmeendc (Speichermodul, Kanalmodul oder Peripherieeinheit) antwortet durch Markieren der in der Richtung Y (ankommend) verlaufende Zeitsteuerleitung zusammen mit Markierungen an den notwendigen Antwortleitungen. Wenn das Annahmeendc ein ungültiges Steuersignal festgestellt hat, befindet sich die Antwortleitung für den gültigen Zyklus an diesem Zeitpunkt im Ruhezustand. Die Leitung für die aufgelaufene Parität zeigt die Parität der beförderten Adresse an, die am passiven Modul empfangen worden ist. Das Annahmeende senkt nun das Signal an der in der Richtung K(ankommend) verlaufenden Zeitsteuerleitung ab, was anzeigt, daß die adressierten Daten an die in der Richtung V(ankommend) verlaufenden Nachrichtenleitungen angelegt worden ist, und sie bleibt für eine definierte Periode gültig. Schließlich wird das Signal an der in der Richtung X (abgehend) verlaufenden Zeitsteuerleitung abgesenkL

Die Schrcibfolge wird von einem aktiven Modul angewendet, wenn ein aus 24 Bits bestehendes Datenwort an einem definierten »Platz« im »Speicher« gespeicheil werden soll. Die Adresse des geforderten »Platzes« wird von dem aktiven Modul abgegeben, und nachdem sie vom passiven Modul empfangen worden ist. wird das zu schreibende Wort abgegeben.

Fig. 3b zeigt die Signalzuständc an den Zeilsteuer-, Steuer- und Nachrichtenlcitungen in der Richtung .V und die Signalzusländc an den Zeitsleuer-, Antwort- und Nachrichtenleitungen in der Richtung Y während eines Schreibvorgangs. Ein Schreibvorgang beginnt, wenn an die in der Richtung X(abgehend) verlaufenden Nachrichtenleitungen eine Adresse zusammen mit dem Schreibstcuersignal angelegt wird. Das Signal an der in der Richtung X (abgehend) verlaufenden Zeitsteuerleitung wird angehoben und so lange in diesem Zustand gehalten, bis entweder eine Zeitsperrperiode überschritten ist oder eine Antwort vom Annahmeende (Speichermodul, Kanalmodul oder Peripheriecinheit)

von der aktiven Kopplungsein- 20 ^vor!iegt. Das Annahmeende antwortet durch Anheben

des Signals an den in der Richtung Y (ankommend) verlaufenden Antwort- und Zeitsteuerleitungen. Wenn das Annahmeende ein ungültiges Steuersignal festgestellt hat, befindet sich die Leitung für den gültigen Zyklus in diesem Zeitpunkt im Ruhezustand. Die Leitung für die aufgelaufene Parität zeigt die Parität der beförderten Adresse an, die beim passiven Modul erzeugt worden ist. Das verursachende Ende senkt nun das Signal an der in der Richtung X (abgehend) verlaufenden

jo Zeitstcuerleitung ab, legt das zu schreibende Datenwort an die in der Richtung X (abgehend) verlaufenden Nachrichtenleitungen an und hebt das Signal an der in der Richtung X (abgehend) verlaufenden Zeitsteuerleitung an. Das Annahmeende antwortet darauf durch Ab-

j5 senken des Signals an der in der Richtung Y verlaufenden Zeitsteuerleitung. Wenn das Annahmeende ein ungültiges Steuersignal oder eine Sperrzeitüberschreitung der Peripherieeinheit festgestellt hat, befindet sich das Signal an der Leitung für einen gültigen Zyklus zu diescm Zeitpunkt im Ruhezustand. Das Signal an der Leitung für die aufgelaufene Parität enthält die kombinierte Parität aus der beförderten Adresse und dem Datenwort, die vom passiven Modul erzeugt worden ist. Dieser Paritätszustand wird auch in das 25, Bit des ausgewählten Speicherplatzes eingegeben, wenn ein Speicherwort adressiert worden ist.

Die Lese- und Haltfolge ist mit dem Lesevorgang identisch, außer daß an die in der Richtung X verlaufenden Steucrleitungen das Signal »Lesen und Halten« angelegt wird. Die Zugriffseinheit erkennt diesen Code, und sie wird dadurch so gesperrt, daß irgendwelche anderen Zugriffsversuche an anderen Eingangsanschlüssen so lange nicht angenommen werden, bis der »Haltezusiand« beendet ist. Ein anschließender Schreib- oder Rücksetzvorgang an der gleichen Sammelleitung zur gleichen Einheit setzt diesen Zustand zurück. Wenn einer dieser Vorgänge nicht innerhalb von 10 Mikrosekunden ausgeführt wird, erfolgt in der Zugriffseinheit eine Zeitüberschreitung, so daß sie automatisch freigegeben wird.

Die Rücksetzfolge beginnt, wenn an die in der Richtung X verlaufenden Datenleitungen eine Adresse zusammen mit dem Rücksetzsteuersignal angelegt wird. Das Signal an der in der Richtung X verlaufenden Zeit-

b5 steuerleitung wird angehoben, und es wird so lange in diesem Zustand gehalten, bis entweder eine Zeitsptrrperiode überschritten wird oder bis eine Antwort vom Annahmeende erfolgt. Das Annahmeende antwortet

ίο

durch Anheben des Signals an der in der Richtung Y verlaufenden Zeitsteuerleitiing. Wenn das Annahmeende ein ungültiges Steuersignal festgestellt hat, befindet sich das Signal an der Leitung für den gültigen Zyklus in diesem Zeitpunkt im Ruhezustand. Das Signal an der Leitung für die aufgelaufene Parität zeigt die Parität der beförderten Ad^resse an, die an der Zugriffsleitung erzeugt worden ist. Das verursachende Ende senkt nun das Signal an Jer in der Richtung X verlaufenden, Zeitsteuerleitung, wodurch das Annahmeende veranlaßt wird, seinerseits das Signal an der in der Richtung Y verlaufenden Zeitsteucrleitung abzusenken. Das Rücksetzsteuersignal veranlaßt die Zugriffseinheil des passiven Moduls, einen zuvor festgehaltenen Zustand freizugeben, damit ein Zugriff auf andere Eingangsanschlüssc erlaubt wird.

3. Speicherzugriffseinheit

30

40

I ]r\t£*r Ro-iiinniKmo oiif C ι rt A oi-f*-ilrrt ntirt ο ir»/» r>fiKo_ -\r\

^••(U· VU^UQItM(IIlKM MUl « I £· « ^"'VZI^t "^U" ^VI"^V """^ ^4t/

re Betrachtung der Speicherzugriffseinheit SAU. Die in F i g. 4 dargestellte Zugriffseinheit zeigt zur Vereinfachung der Darstellung nur vier Anschlüsse Pi bis P 4, doch sei bemerkt, daß bei Bedarf ohne weiteres mehr Anschlüsse vorgesehen werden können. Jeder Anschluß stellt das Ende der Prozessor- oder Kanalmodul-Sammelleitungsabschnitte YBUS und XBUS nach Ausgangs- und Eingangsgatterfeldern wie OPG1 und IPG 1 dar. Diese Gatterfelder werden dazu verwendet, die Daten- und Steuer/Antwort-Signale von oder zu der den Anschluß bedienenden Sammelleitung oder von und zu der den Speichermodul STORE bedienenden internen Vielfachleitung IH zu verknüpfen. Die Verknüpfungsvorgänge werden von Anschlußtaktsignalen, beispielsweise den Taktsignalen PCL01 und PCLl 1, gesteuert, die von der Speicherzugriffs-Bedarfsmeldungen in eine Warteschlange einreihenden Steuerschaltung SOSC erzeugt werden. Das Eingangsgatterfeld jedes Anschlusses, beispielsweise IPG Ϊ enthält auch eine in Fig.5 dargestellte Bedarfsadressen-Abfrageschaltung.

Die Bedarfsadressen-Abfrageschaltung DAIC erzeugt an der Leitung PDF.M ein Anschlußabfragesignal, das in die die Bedarfsrneldungen in eine Warteschlange einreihende Steuerschaltung jedesmal dann eingegeben wird, wenn diese Schaltung eine »aufgesteckte« Adresse an den zugehörigen Datenleitungen IL der Sammelleitung X BUS der Prozessor- oder Kanalmodul-Samrr.clleitung feststellt, die mit dem Anschluß verbunden ist. Die Zahl der beim Moduladressierungsvorgang beteiligten Datenleitungen IL wird in wahrer und invertierter Form an ein Verbindungsfeld SFangelegt, dessen Ausgänge mit einem mit mehreren Eingängen ausgestatteten NAND-Gatter GA verbunden sind. Entsprechend des erforderlichen »aufgesteckten« Adressencodes wird entweder der wahre oder der invertierte Signalzustand jeder Leitung an die entsprechende Gattereingangsleitung angelegt. Wenn beispielsweise angenommen wird, daß die vier Bits der höchstwertigen Ziffernstelle jedes Adressenworts dazu verwendet werden, die Moduladresse zu bilden, und daß dem in Frage kommenden Modul die Adresse 0101 gegeben wird, wird das Verbindungsfeld entsprechend der Fig.5 errichtet. Jedesmal, wenn die Moduladresse 0101 an die den vier höchstwertigen Bits zugeordneten Datenleitungen IL der Sammelschiene XBUS angelegt wird, wird das Gatter GA durch den Zeitsteuerimpuls mit dem Signalwrrt 1 an der Zeitsteuerleitung TSX geöffnet Gleichzeitig wird die Bcdarfsauslösekippschaluing, die von den übcrkrcii/. miteinander verbundenen NAND-Gatlcrn GB und GC gebildet wird, durch öffnen des NAND-Gatters GD unter Steuerung durch ilen Zeitsteucrinipuls an der Zeitsteucrleitung TSX(wobei das Signal an der Leitung TR zu der Zeit den Signalwcrt 0 hat) gcsct/.t (d. h., daß das Signal an der Leitung SI. den Signalwcrt 1 hat). Das Anschlußbedarfssignal PDEM mit dem Signalwerl 1 wird folglich am Ausgang des NOR-Gatlers GE crzeugt, d. h., daß an beiden Eingangsleitungen der Signalwerl 0 anliegt, wenn zu der Zeit gerade an der Stcuersignallcitung für das Signal »gültige Sammelleitung« der Sammelschiene X BUS/.um öffnen des NAND-Gattcrs Crcin Signal mit dem Signalwcrt 1 anliegt. Wenn die

i^r> ßedarfsmcldung von der Wartcschlangencinrcihungsschaltung angenommen worden ist, wird die Bedarfsauslösckippschaltung durch ein Signal mit dem Signt·¹-wert 1 an der Leitung TR rückgeset/.t, das für die Dauer des Zcitstcuersignals an der Zcitstcuerleitung der Sam-Ό" Y 5L'5an!ie"i.

Die Ausgangssignalc der Bedarfsadressenabfrageschaltungcn PiDEM bis einschließlich P4DEM von Fig.4 werden der Wartcschlangeneinreihungsschaltung SQSC zugeführt, damit aufeinandertreffende Bedarfsmeldungcn für die Speicherzugriffseinheit aufgelöst werden. Wenn der der bestimmten Zugriffscinheit zugeordnete Speichermodul frei ist, wenn die Moduladresse erkannt wird, wird die Bcdarfsmeldung einem unmittelbaren Zugriff auf den Speichermodul zugeordnet, unabhängig von einer Anschlußpriorilätsreihenfolgc. Wenn der Speichermodul bei einem weiteren Zugriff besetzt ist, werden anschließende Bedarfsmeldungen an anderen Anschlüssen festgehalten, bis ihnen der Zugriff in der Reihenfolge der Priorität gegeben werden kann. Jede nicht angenommene Bedarfsmeldung bleibt mit angehobenem Signal an ihrer ßcdarfsleitung stehen, bis sie durch Aktivieren der K-Zcitsteuerleitung bestätigt wird.

Durch Aktivieren der entsprechenden Leitung der Anschiußtaktauswahüeitungen PCLO1 bis PCLO4 und PCLIi bis PCLI4 ordnet die Warteschlangeneinreihungsschaltung Zyklen dem ausgewählten Anschluß zu, indem dieser Anschluß zu dem Speichermc^ul über die interne Vielfachleitung IH verbunden wird.

Die Warteschlangcncinrcihungsschaltung SQSC wird von der Zeitsteuerschaltung STC der Speicherzugriffseinheit gesteuert, die Befehlsdecodier- und Zeitablaufsschaltungsanordnungen für die Verwaltung der verschiedenen Bedarfsmeldungen enthält. Die Zeitsteuerschaltung STC erzeugt auch den Antwortzeitsteuerimpuls, der zum aktiven Modul zurückgeschickt wird, wenn eine Bedarfsmcldung davon angenommen worden ist.

Die Warteschlangeneinrcihungsschaltung basiert auf drei Prioritätsstufen bei einer Gesamtzahl von 8 Anschlüssen. Zwei Anschlüsse sind der höchsten Priorität zugeordnet, zwei Anschlüsse sind einer mittleren Priorität zugeordnet, deren vier Anschlüsse einer niedrigen Priorität zugeordnet sind. Der obersten Prioritätsstufe ist ein Speichermodulzyklus von jeweils zwei Zyklen garantiert, der mittleren Prioritätsstufe ist ein Zyklus von jeweils vier Zyklen garantiert, während der niedrigsten Prioriläisstufe ein Zyklus von jeweils acht Zyklen garantiert ist. Bedarfsmeldungen der gleichen Priorität werden in der Reihenfolge ihrer Ankunft zugeordnet, während gleichzeitig eintreffende Bedarfsme'dungcn noch dem Zufallsprinzin behandelt werden. Typischerweise sind die Anschlüsse für die höchste Prioritätsstufc Kanalmodulcn zugeordnet, so daß die Wirkungen von

Hcdurfsverzögtrungen nicht auf periphere Übertragungsvorgänge aufgeprägt werden.

4. Multiplexer

Ein Blockschaltbild eine Multiplexers ist in Fig.6 dargestellt, woraus zu erkennen ist, daß die geschaffene Anordnung der in einer Speichermodul-Zugriffseinheit geschaffenen Anordnung sehr ähnlich ist. Der Hauptunlerschicd besteht natürlich darin, daß der Multiplexer Bedarfsmcldungen auf einer PiOzessormodul-Sammelleilung und auf einer Kanalmodul-Sammelleitung über ankommende und abgehende Peripheriesammclleilungs-Kopplungscinheitcn 1/CPiF und O/CPIF so ineinander verschachtelt, daß sie unter Mchrfachausnüt-/ung auf eine einzige Peripheric-Datensammelleilung PDD und nicht zu einem Speichermodul gelangen. Der Miiltiplexer-Modul konzentriert die Bedarfsmelclungcn von aktiven Modulen (d. h. von Prozessormodulen und Kanalmodulen) auf eine einzige Peripherie-Sammelleitung, wodurch dir Bedarf nach variablen Anschlußmöglichkeiten an den Zugriffseinheiten der Peripheriegerät beseitigt wira. Die Peripheriegeräte werden für Systemvergrößerungen in Form von zusätzlichen aktiven Modulen unempfindlich, da eine zusätzliche Prozessormodul- oder Kanalmodul-Sammelleitung an einem Anschluß jeder Speichermodul-Zugriffseinheit und an einem Anschluß des Multiplexer-Moduls endet. Der MuI-tiplexer-Modul enthält Eingangsgatterschaltungen, beispielsweise MIPG i und Ausgangsgatterschaltungen, beispielsweise MOPC 1, Tür jeden Endanschluß (PA. PB, PC ader PD) einer Prozessor- oder Kanalmodul-Sammclleitung. Das Eingangsgatterfeld enthält eine Bedarfsadressen-Abfrageschaltung, die die Moduladrcsse jeder Bedarfsmeldung gegenüber dem eingesteckten Wert des Moduls in der in Fig.5 dargestellten Weise überprüft. Außerdem entsprechen die Bedarfsmcldungs-Warteschlangeneinreihungsschaltung MQSC und die Zeiisieuerschaliuiig MTC jenen Schaltungen, die in der Speichermodul-Zugriffseinheit verwendet sind. Die Kopplungsschaltung O/GPiFfür die abgehende Peripheriesammellcitung führt eine Multiplexfunktion durch, die jede ausgewählte Bedarfsmeldung vom ausgewählten Multiplexeranschluß über die interne Vielfachleitung auf die Peripheriesammelleitung PDB verteilt, während die Kopplungsschallung I/CPIF der ankommenden Peripheriesammellcitung Signale in der entgegengesetzten Richtung behandelt.

5. Kanalmodul

Ein Blockschallbild der in einem Kanalmodul enthaltenen Einrichtungen ist in den Fig.7a und 7b dargestellt, die so nebeneinander zu legen sind, daß F i g. 7a links lieg;. In einer Anlage, die mehr als eine ziemlich kleine Zahl von Eingabe/Ausgabe-Einheiten enthält würde eine häufige Übertragung von Datenblöcken von oder zu den Peripheriegeräten dazu führen, daß die Prozessormodule einen großen Anteil ihrer Zeit für die Überwachung solcher Datenübertragungen aufwenden müßten. Sobald eine Blockübertragung einmal eingeleitet ist, ist die Übertragung der Wörter des Blocks vom Ausgangspunkt zum Bestimmungsort eine Routinesache. Dieser Routinevorgang wird von vorprogrammierten Einrichtungen im Kanalmodul ausgeführt. Der Kanalmodul ist daher eine Datenkopiervorrichtung, die bis zu 8 Datenübertragungen gleichzeitig ineinander verschachteln kann. Jede Datenübertragung wird so betrachtet, als würde sie durch einen »Kanal« zwischen der Ausgangsvorrichtung und der Bestimmungsvorrichtung stattfinden, wobei die Übertragung unter der Überwachung durch den Kanalmodul ausgeführt wird. ■5 Zur Überwachung des Betriebs eines Kanalmoduls adressiert ein Vorgang (Programm), der in einem Prozessormodtil läuft, einen Kanalmodul so, als 'vär/s er ein Peripheriegerät. Dadurch wird der Vorgang befähigt, an gewissen internen Verwaltungsregisiern des Kanalmo-

ID duls und jedes einzelnen Kanals zur Auslösung der Übertragungsvorgänge die Schritte »Lese aus« oder »Schreibe ein« auszuführen. Wenn der Vorgang einmal ausgelöst ist, adressiert ein Kanalmodul über seine Kanalmodul-Sammelleitung Speichermodule und Peripheriegcrätc wie ein aktiver Modul (d. h. unter Verwendung dis gleichen Typs der Sammelleitung wie die Datenverarbeitungsmodule). Der Kanalmodul arbeitet unter der Steuerung durch ein Mikroprogramm, das von dem Mikroprogramm-Leitwerk \iPROGUC ausgeführt wird, das zur Aktivierung der Gatterschaltungen des Kanalmoduls Mikroprogrammsteuersignale μθ> erzeugt. In den Fig. 7a und 7b sind verschiedene Gatter als kreisförmige Symbole dargestellt, die zwei mit Pfeilen versehene Eingangspfade aufweisen. Ein Eingangspfad stellt einen Datenpfad dar, der gleich einem 24 Bits umfassenden parallelen Datenpfad ist, während der andere Pfad {der nicht bezeichnet ist) einen von einem Mikroprogrammsteuersignal aktivierten Pfad darstellt, der den Datendurchlaß »über« den durch das Gatter geführten

3d Pfad steuert. Die zwei Peripheriesammelleitungen PDN und PDM enden bei der Kanalmodul-Zugriffseinheit CAU. die Bedarfsmeldungen von dem Multiplexermodulen sortiert. Im Kanalmodul gibt es drei Gruppen von Registern, nämlich (I) Kanalregistergruppen (die Grup-

J5 pen CCSTK. DSTK. ASTK. CLSTK und CBSTK). (II) Befehlsregister (STSREG. CREG. SCHR. DlREG. DOREG. BDAR und DPB) und (III) Sonderzweck-Schutzregistergruppen (SLSTK und SBSTK). Jede der

Gruppen wird unten im einzelnen näher betrachtet.
Kanalicgister

Jeder Kanal, von denen typischerweise acht vorgesehen sein können, ist einer Zeile in jeder Kanalregistergruppe zugeordnet. Daher enthält jeder Kanal \i) ein Kanalsteuerregister CC, (b) zwei Datenregister D. (c) zwei Adressenregister A für die laufende Adresse und (d) zwei Schutzregister CL und CB, die die Ausgangsdatenblöcke und die Bestimmungsdatenblöckc der Über-

5ü tragung bestimmen.

Das Kanalsteuerregister CC enthält Anzeigen, die sich auf den laufenden Zustand des Kanals beziehen. Auf jedes Bit des Kanalsteuerregisters kann über Gatter GA und die Kanalmodul-Vielfachleitung HA vom Datenübertragungs-Verwaltungsvorgang ein Zugriff ausgeübt werden, wenn sich der Kanal im »off-line«-Zustand befindet, und es wird von der Information im Datenausgaberegister DOREG in den Betriebszustand gesetzt, wenn der Kanal im »on-line«-Betrieb ist. Typischerweise enthält das Kanalsteuerregister eine Information, die den laufenden Zustand der Kanalbetriebsablauffolge entsprechend der Lade-, Abruf- oder Freigabefolge einer Kanalübertragungsoperation anzeigt.
Die Datenregister D werden dazu verwendet, folgende Information festzuhalten: (I) Das vom Ausgangspunkt zum Bestimmungsort übertragene Datenwort, auf das zuletzt ein Zugriff ausgeübt worden ist, und (II) eine arithmetische Summe ohne Überlauf, die als

»Blockprüfung« der übertragenen Daunwörter bestimmt ist Zu Diagnostikzwecken sind die Register im »off-line«-Betrieb des Moduls über die Gatter GB durch die »Hintertür« adressierbar.

Die Adressen« gister A für die laufende Adresse des Ausgangspunktes und des Bestimmungsorts werden nach jedem Übertragungsvorgang auf den neuesten Stand gebracht, so daß sie in jedem Zeitpunkt die laufende Ausgangspunktadresse und die laufende Bestimmungsortadresse enthalten.

Die zwei Schutzregister CB und CL bestimmen die Basis- bzw. Endadressen der Ausgangs- und Bestimmungsblöcke. Zur Kanaistartzeit liefert der den Übertragungsverwaiiungsvorgang ausführende Prozessormodul die Kanalmodulhinweise für diese zwei Parameter, die als Fähigkeiten bekannt sind. Für Diagnostikzwecke ist eine »Hintertür«-Adressierung der Kanalfähigkeitsregister über die Gatter GC und GD möglich, wenn der Kanalmodul im »off-line«-Betrieb ist.

Befehlsregister

Es gibt sechs Befehlsregister, die von den Prozessormodulen unter Verwendung der »Hintertüra-Adressierungsregister DBAR adressierbar sind, wenn der Kanalmodul im »on-line«-Betrieb ist; diese Register sind in Wirklichkeit alle Teil der Zugriffseinheit des Kanalmoduls.

Die Befehlsregister sind innerhalb des in F i g. 7a gestrichelt angegebenen Kastens enthalten. Jedes Register ist unter Verwendung des Hintestüradressierungsregisters BDAR zur Auswahl des geforderten anderen Befehlsregisters Ober die »Hintertür« adressierbar. Diese Befehlsregister sind den Verwaltungsregistern sehr ähnlich, die in einer Peripheriegerät-Zugriffseinheit verwendet werden, die unten noch näher beschrieben wird. Das Zustandsregister STSREG enthält VOLL/LEER-Anzeigen, die die laufenden Zustände der anderen über die »Hintertür« adressierbaren Register innerhalb des Kanaimoduls angeben. Dieses Register enthält auch Kanalmodul-Fehleranzcigcn und eine Kopie der meisten Steueranzeigen einschließlich der »on-line«-Anzeige, die beim Setzen einer der Fehleranzeiger! sofort in den »off-line«-Zustand geschaltet wird. Das Register kann über die Gatter GE von einem laufenden Vorgang adressiert werden.

Das Steuerregister CREG enthält ein Steueirbit für jede Funktion, die zur Verfugung gestellt wird. Typischerweise enthält das Steuerregister zur Verwendung bei Diagnostikvorgängen und bei Kanalmodul-Sieuervorgängen Bits für folgende Vorgänge: (I) »on-line«, (H) Stop, (III) Rücksetzen, (IV) Sperrunterbrechungen, (V) Einlückenschritt und (VI) Mikroprogrammdccodicrungsunterdrückung. Dieses Register kann über Gatter GFüber die »Hintertür« von einem laufenden Prozeß adressiert werden.

Das Tabellierungsregister SCHR ist in acht, jeweils drei Bit umfassende Binärfelder aufgeteilt, und es wird dazu verwendet, in das Schieberegister SFTKarialidcntitäten einzuschreiben, das den Regislcrgruppcn-Adrcssenwähler RSAS bei jeder Kanalmodul-TabclliiErungslücke steuert. Ein Prozeßzugriff auf das Tabellierungsregister über die Gatter G 2 erlaubt somit die F.chtzeilzuordnung zu jedem Kanal des Kanalmoduls.

Das Datencingabcrcgister DtREG besteht aus zwei Registern von denen eines eine Information an einzelnen Kanalfehleranzeigcn zusammen mil einer Kanalidentitätsinformation enthält. Die Fehleranzeige in die sem Register beziehen sich auf Zustände, die eine vorzeitige Freigabe einzelne Übertragungen und nicht auf solche Anzeigen im Zuslandsregister, die den Kanaimodul in den »off-Iine«-Zustand versetzen. Das Dateneingaberegister erhält seine Bezeichnung durch die Tatsa che, daß der Obertragungsverwaitungsprozeß von diesem Register Informationen erhalten kann. Das Register kann auch in einer Diagnostikroutine zum Abfragen der Ausgangssignale des Ergebnisregisters ίο RESREG verwendet werden. Das zweite Dateneingaberegisler wird dazu verwendet, die Datenblockprüfung für einen bestimmten Kanal festzuhalten. Beide Register können unter Verwendung der Gatter GG über die »Hintertür« adressiert werden.

. Das Datenausgaberegister DOREG ist so bezeichnet weil es Information von der Steueranordnung nach außen in den Kanalmodul befördert. Dieses Register kann dazu verwendet werden, eine Steuerinformation zu befördern, die das Laden, das Aufrufen oder das Freigeben für jeden Kanal des Kanalmoduls bei der Kanalstartzeit bestimmt Typischerweise bestimmen die Bits 0 bis 2 die Kanaladresse in einem binären 1-Aus-8-Code, während die Bits 3 bis 7 die Kanalübertragungsfolgestufen in linearer Form bestimmen, wobei 2 Bits für das Laden (Bit 7 für das Laden des Ausgangspunktes, Bit 6 für das Laden des Bestimmungsorts), ein Bit für den Abruf (Bit 5) und zwei Bits für die Aufgabe (Bit 4 Freigabe am Ausgangspunkt, bit 3 Freigabe am Bestimmungsort) vorgesehen sind. Es ist zu erkennen, daß das Datenausgaberegister die Möglichkeit für eine externe Steuerung der Ablauffolge jedes Kanals schafft Durch Manipulation dieser Steuerbits ist es möglich, einem Kanal ohne Eintritt in die Freigabeablauffolge Vorrang zu geben, einen Kanal vorzeitig in eine Freigabeablauffolge zu zwingen oder einen Kanal bei einer Abruffolge ohne Verlust der internen Information wieder zu starten. Bei jeder Tabellierungslücke wird die vom Schieberegister SFT erzeugte Gruppenadresse mit der Adresse in den Bits 0 bis 2 des Datenausgaberegisters DOREG verglichen. Wenn keine Koinzidenz festgestellt wird, wird die Stcuerinfoi'malion (Bit 3 bis 7) in das Steuerregister des adressierten Kanals eingeschrieben. Am Ende jedes Schritts der Ablauffolge (d. h. leaden, Abruf oder Freigabe) setzt die interne Hardware des Kanalmoduis das entsprechende Bit im Kanalsteuerwort zurück, so daß dadurch die Auswahl des folgenden Schritts der Ablauffolge ermöglicht wird.

Der Ausgangspuffer Of⁷B wird einfach als Puffer beim Lesen eines der adressicrbaren Verwaltungsrcgister verwendet.

Sonderzweck-Schutzregister SBSTK und SLSTK

Bei der bevorzugten Ausführungsform der hier bcsehricbenen Datenverarbeitungsanlage sind die Prozes sormodule solche, wie sie in der DE-OS 21 26 206 beschrieben sind; folglich werden alle Informationsblöcke von Segmcntbezcichnungcn bestimmt, und alle Prozesse stellen zugeordnete Fähigkeiten (Segmentbezcich-M) nungcn und Zugriffsarleodeinformation) nur für die Segmente dar, auf die sie Zugriff haben. Im Speichersystem ist eine sogenannte Haupi- oder Systcmfähigkcitslabcllc vorhanden, in der jede adressierbare Syslcmcinrichtung (d. h. Spciehcrsegmcnt, Vcrwaltiingsrcgistcr-6ί gruppe einer pcriphcrcn Zugriffscinheit u. dgl.) mit einer Eintragung versehen ist. wobei jede Einrichtung von einem Hinweis bestimmt wird, der sich auf die Systemfähigkcitstabclle bezieht. Die Gruppe der Sondcr/wcck-

fähigkeitsregister in der Kanaleinheit sorgt für eine Speicherung der Fähigkeiten (d. h. Basis-, End- und Zugriffsartcode) für die Sonderzweckspeichersegmente, die vom Kanalmodui dazu verwendet werden, die Errichtung und Ausführung jeder Blockübertragungsfolge zu steuern. Zum Laden dieser Register sind keine eigenen Befehle vorgesehen, doch können sie von einem Prozessormodul nur adressiert werden, wenn der Kanalmodul im »off-line«-Betrieb ist Folglich kann ein Einschreiben in diese Register unter Verwendung des Adressierungsregisters BDAR und der Gatter GH und GL (Fig.7b), so als wären sie Datenausgaberegister, durch einen Eingabe/Ausgabe-Überwachungsprozeß erfolgen. Die Sonderzweckfähigkeitsregister sind für (a) die Übertragungsabladegruppe, (b) das Systemunterbrechungswort und (c) die Systemfähigkeitstabelle vorgesehen.

Die Obertragungsabladegruppe, die aus einem Segment in einem der Speichcrmodule besieht, wird dazu verwendet, den Kanalmodui zu befähigen, einen Zugriff auf die Ausgangs- und Bestimmungsfähigkeiten für jeden seiner acht Kanäle auszuüben. Die Übertragungsabladegruppe enthält bis zu acht Paare von Fähigkeitshinweisen, wobei jedes Paar den Ausgangs- und Bestimmungsblöcken einer Datenblockübertragung angehört. Die tatsächlichen Segmcnlbasis- und Segmeniendadressen jeder Fähigkeit sind in der Systemfähigkeitstabelle enthalten, die dann verwendet wird, wenn die Kanalfähigkeitsregister geladen werden sollen. Typischerweise schiebt ein in der Datenverarbeitungsanlage laufender Prozeß zur Auslösung einer Kanalmodulübertragung in die Kanalmodul-Abladegruppe am entsprechenden, mit einer.*, -ausgewählten Kanal in Beziehung stehenden Speicherplatz zwei Hinweiswörter ein, von denen eines zum Ausgangspunkt und das andere zum Bestimmungsort der Übertragung gehört. Jedes Hinweiswort in der Übertragungsabladegruppe bezieht sich auf die Basis der Systemfähigkeitstabelle.

Das Fähigkeitsregister für das Systemunterbrechungswort ist ein Register, das die Adresse eines Speicherworts speichert, in dem jedem Kanal und jedem Datenverarbeitungsmodul des Systems ein Bit zugeordnet ist. Inder DE-OS 21 44 051 ist beschrieben, wie diese Bits dazu verwendet werden, der Datenverarbeitungsanlage anzuzeigen, daß ein Kanal seine Übertragung beendet hat, wodurch dem Leitwert erlaubt wird, eine seiner Kanalbehandlungsroutinen auf die Behandlung des gespeicherten Informationsblocks anzusetzen.

6. Periphcriegcräi-Zugriffseinhcit

F i g. 8 zeigt ein Blockschaltbild der Grundcinrichtungcn, die in einer Peripheriegerät-Zugriffseinheit erforderlich sind. Der tatsächliche Gesamtuinfang der für jede Peripheriegerät-Zugriffseinheit vorgesehenen Einrichtungen hängt von den Möglichkeiten ab, die von dem von der Zugriffseinheil bedienten tatsächlichen Peripheriegerät gefordert und erfüllt werden. Grundsätzlich besteht die Zugriffseinheit aus einem Zugriffsabichnitt AS und aus einem Vefwaltungsregisiefabschnitt SR. Der Zugriffsabschnitt stellt den Endpunkt der zwei Pcriphcriesammelleilungen PDN und PDM dar, und er bildet Eingangs- und Atisgangsgalterschaitungcn PIG und POG sowie Bedarfsabfragclogikschaltungen DIN und DIM für jede Pcriphericsammellcitung. Die Bedarfsabfragclogikschaltung gleicht der in Fig.5 dargestellten Schaltung, und jeder Bcdarfsmeldungsausgang ist an eine Hcdarfsrneldungssorticrschaltung SF angeschlossen, die gleichzeitig auftretende Bedarfsmeldungen auflöst, und die ausgewählten Eingangs- und Ausgangs-Gatterschaltungen betätigt

Im Zugriffsabschnitt ist auch eine Zugriffssteuer-

schaltung AC enthalten, die die Ausführung des ausgewählten Zyklus synchronisiert, beispielsweise der Zyklen Lesen, Lesen und Halten, Schreiben oder Rücksetzen, die vom Signalzustand an den Steuersignalleitungen der Peripheriesammelleitung bestimmt werden. Die

to Zugriffssteuerschaltung AC enthält auch eine Einrichtung zur Erzeugung von Zeitsteuerimpulsen für die Übertragung von Befehlsadressen-, Daten- und Paritätssignalen in den Verwaltungsregisterabschnitt SÄ sowie Anordnungen zum Empfang der Zettsteuer- und Steuersignale von der Steuerschaltung PCC dieses Abschnitts.

Der Verwaltungsregisterabschnitt SR gehört ^r Einrichtung an, an die er über die Leitungen OPI und IPI angeschlossen ist Alle Peripheriegerät-Zugriffseinheiten sind jedoch mit einem Befehlsregister PCREG, einem Zustandsregister PSTSR und mit einem oder mit beiden Datenbehandlungsregistern PDIR (das Dateneingaberegister) und PDOR (das Datenausgaberegister) ausgestattet. Alle diese Register sowie andere dem Peripheriegerät angehörige Register, wie Adressenregister und Schutzregister für Großspeicher-Peripherieeinheiten, können vom Leitwerk adressiert werden, und die empfangene Registeradresse wird von der Zugriffssteuerschaltung ACzur Steuerschaltung PCCbefördert, die die entsprechende Registerauswahlleitung aus den Leitungen RSSI oder RSSO aktiviert. Die Verwaltungsregister üben eine ähnliche Funktion aus wie die im Kanalmodul enthaltenen über die »Hintertür« adressierten Register. Es folgt nun eine Betrachtung der Register, die im Verwaltungsregisterabschnitt grundsätzlich enthalten sind.

Das Dateneingaberegister PDIR ist dann vorgesehen, wenn das Peripheriegerät der Steuereinheit eine Eingangsinformation zuführen kann; das Register wird von den Ausgangsdaten des Peripheriegeräts geladen. Wenn das Datencingaberegister geladen worden ist, ist im Zustandsregister PSTSR ein Anzeigebit (VOLL/ LEER) gesetzt, so daß die Steuereinheit informiert werden kann, daß eine Information zur Eingabe zur Verfügung steht. Typischerweise löst die Steuereinheit (Kanalmodul) einen Dateneingaberegister-Lesezyklus aus, wenn sie das gesetzte Bit nach dem Lesen des Zustandsworts aus dem bestimmten Peripheriegerät feststellt. Dies führt zum Rücksetzen des bestimmten Zustandsregistcrbits, so daß das Peripheriegerät das Dateneingabcrcgisicr wieder laden kann. Typischerweise kann das Dateneingaberegister mit Bytc-Sammelanordnungen ausgestattet sein, damit ein Byte erzeugendes Peripheriegerät an die aus 24 Bits bestehenden Wörter der Steuereinheit angepaßt werden kann.

Das Dutenausgaberegister PDOR ist dann vorgesehen, wenn das Peripheriegerät eine Ausgangsinformation von der Steuereinheit empfangen kann. Dieses Register hat auch ein Anzeigebit (LEER/VOLL-Bit) im Zu-

bo Standsregister, das dazu verwendet werden kann, das Datenverarbeitungssystem zu informieren, wenn das Daienausgabcregister durch das Peripheriegerät geleert worden ist, und das Peripheriegerät zu informieren, wenn das Datenausgabercgisior vom Datenverar-

(,■> bcitungssystcm wieder geladen worden ist.

Das Befehlsregister PCREG enthält Anzeigen, die vom Datcnvcrarbcitungssystcm zur Steuerung der von dem Peripheriegerät ausgeführten Funktionen einge-

schrieben werden. Typischerweise enthalten die Befehlsanzeigen (I) eine Außerbetriebsanzeige, (II) eine Slopanzeige, (III) eine allgemeine Rücksetzanzeige und (IV) eine Fehlerbitrücksetzanzeige. Je nach den Erfordernissen eines bestimmten Peripheriegeräts sind noch weitere Anzeigen vorgesehen. So können typischerweise Anzeigen zur Steuerung verschiedener Tätigkeiten (Lesea Schreiben. Rücksetzen usw.) einer Großraumspeichervorrichtung vorgesehen sein.

Das Zustandsregister PSTSR enthält Anzeigen, die vom Datenverarbeitungssystem gelesen werden können und die den laufenden Zustand des zugeordneten Peripheriegeräts speichern. Typischerweise sind die Befehlsanzeigen eine Kopie aller laufenden Zustände der Befehlsanzeigen, und sie enthalten (a) eine Außerbetriebsanzeige, (b) eine »off-line«-Anzeige, (c) eine Stopanzeige.(d) eine Fehleranzeige. In diesem Zustandsregister können entsprechend der Arbeitsweise des bestimmten Peripheriegeräts andere Anzeigen vorgesehen sein, die d?e Ergebnisse verschiedener Befehle zeigen. Wie bereits erwähnt wurde, sind die Daieneingabe- und die Datenausgaberegister, in diesem Register mit VOLL/LEER-Anzeigen versehen, und wenn andere Verwaltungsregister vorgesehen sind, die vom Datenverarbeitungssystem adressiert werden können, dann sind auch diese mit solchen Anzeigen im Zustandsregister ausgestattet

Arbeitsweise der Datenverarbeitungsanlage

Aus der obigeii Beschreibung der verschiedenen Peripherieeinheiten zugeordneten Züjriffseinhciten, Speichermodulen, Multiplexermodulen und Kanalmodulen einer Anlage der in Fig. 1 dargesi Uten Art ist zu erkennen, daß ein Prozeß (d. h. ein in einem Datenverarbeitungsmodul laufendes Programm) die Fähigkeil hat, direkt mit einer Peripherieeinheit oder einem Kanalmodul in Verbindung zu treten. Dieser Vorgang wird einfach durch Ausführen von Lese- oder Schrcibopcrationen an den Adressenspeicherplätzen aufgeführt, die den Verwaltungsregistern der Zugriffseinheil der geforderten Peripherieeinheit oder des Kanalmoduls entsprechen. Die Information von einem Peripheriegerät kann dadurch gewonnen werden, daß eine Lcseopcralion an einer Adresse ausgeführt wird, die das Dateneingabcrcgister oder das Zustandsregister des Peripheriegeräts identifiziert. Gleichzeitig kann eine Information dadurch in ein Peripheriegerät eingegeben werden, daß eine Schreiboperation an einer Adresse ausgeführt wird, die das Datenausgaberegister oder das Befehlsregister des Peripheriegeräts identifiziert. Unter Bezugnahme auf Fig. 1 und unter der Annahme, daß ein im Prozessormodul CPUA ablaufendes Programm das Lesen des Zustandsregisters des Plattenstapelspeichcrs PD erfordert, wird die ausgeführte Operation infolge des hier beschriebenen Aufbaus einer Datenverarbeitungsanlage in einen einfachen Datcnlcsebcfehl aufgelöst, wobei die begleitende Adresse innerhalb des Adressierungsschemas des Gesamtsystems die Identität des Zustandsregisters der Zugriffseinheit PAD bestimmt. Tatsächlich bestimmt die an die Datcnlcitungcn IL 1 bis IL 24 der Sammelleitung X BUS(V i g. 2) angelegte Adresse (I) ein Multiplexermodul MPXN oder MPXM. (II) die Zugriffseinheit PAD des Pcriphcrtcgeräts (III) das Zusiandsregistcr im Vcrwaltungsregistcrabschniit dieser Zugriffseinhcil. Die Stcuers-gnalvielrachleitung SItICS der Sammelleitung X BUSiWr Pmzessonnodul-Sammclleitung PBA wird in einen solchen Zustand versetzt, daß die drei Leitungen CW den »Lese«-Code (001) führen. Wenn somit das Signal an der Zeitsteuerleitung TSX auf den Signalwert 1 angehoben wird, erzeugt die Bedarfsadressenabfrageschaltung im Eingangsgatterfeld MIPGi (Fig.6) des adressierten Muitiplexermoduls unter der Annahme, daß an der Leitung BV der Zustand »gültige Sammelleitung« anliegt, ein Bedarfssignal. Unter der Annahme, daß an? adressierten Multiplexermodul zur Zeit kein anderer Bedarfszustand ansteht, werden die Zustände der Sammelleitung X BUS durch den adressierten Multiplexermodul zur Peripheriesammelleitung PDN oder PDM weiterbefördert. Folglich wird der Bedarfszustand von der Bedarfsabfragelogikschaltung DIN oder DIM (siehe V i g. 8) in der Zugriffseinheit /MD erkannt.

Es wird nun auf F i g. 8 Bezug genommen. Die Bedarfssorticrschallung DSnimmt die Bedarfsmeldung an. und sie öffnet entsprechend der die Bedarfsmeldung führenden Periphcricsammelleilung die Gatter PICN und POCN oder WGM und POCM. Daher werden die Signale an der Sammelleitung X BUS zur Zugriffssleucrschaltung AC und zum Verwaltungsregisterabschnitt SR der Zugriffscinhcit PAD (Fig. 1) weitergegeben. Die an den niedrigstwertigen Stellen der Adresseninformation an der Sammelleitung X BUS stehenden Bits bestimmen das Zustandsregistcr PSTSR. und die Steuerschaltung PCCwirdin einen solchen Zustand versetzt, daß das Signal SSR aktiviert wird, so daß der Inhalt des Zustandsregisters PSTSR auf die Leitungen OL1 bis OL 24 der Sammelleitung Y BUS der zugehörigen Pcriphericsammelleitung gegeben wird. Diese Zustandsinformation wird über die ausgewählte Periphcriesammelleitung (Abschnitt der Sammelleitung Y BUS) und die Und-Gatter des Multiplcxcrmoduls in den Prozessormodul CPUA (Fig. 1) zurückgeführt, wenn die Zcitsteuerleimng TSY der Sammelleitung Y BUS aktiviert ist. Der Empfang der Zustandsinformation durch den Pro/.cssormodul verursacht die Beendigung des Zeilstciierimpulses an der Leitung TSX und die sich daraus ergebende Freigabe der Sammelleitungen des Muitiplexermoduls und der Pcripheriezugriffseinhcil.

Typischerweisc kann der die Zustandsinfornialion fordernde Vorgang nun bestimmen, ob eine Bloekübcrtragung unter Beteiligung des Plattenstapelspeichers PD durchgeführt werden kann. Eine solche Blockübcrtragung, die ein Abfragen des Datenausgabcrcgislcrs in der Peripheriezugriffseinheii umfaßt, wird in idealer Weise von einem Kanal in einen der Kanalmodulc ausgeführt. Der Blockübertragungsnuslösevorgang muß jcdoch den zu verwendenden Kan;il vor der Ausführung der Übertragung errichten.

Der Kanalmodul (F-' i g. 7a und F i g. 7b) kann entsprechend dem Zustand der »on-line«-Anzeige im Zustandsregister STSRHG in einem von zwei Grundbeiricbsarten betrieben werden. Es sei angenommen, daß der zu verwendende Kanalmodul (beispielsweise CUX in Fig. I) zur Zeit im »on-!ine«-Zusland ist, so daß daher die drei Systcmfähigkeitsregisier, die die Übcnragungsabladcgruppc, das Systemunicrbrechungsworl und die

M) Systemnihigkeitstabcllc defilieren, schon mil der zugehörigen Fähigkcilsinformutkin geladen sind (d. li. mil dem Basis-, dem End- und dem Typencode). Der Kanalmodul ist für eine Übertragung durch den Eingabc/Ausgabc-SteuerprozeB errichtet, der die entsprechenden

b^r> Hinweise in die Übertragungsabladcgruppc zur Bestimmung der zu verwendenden Ausgangs- und Bcstimmungsbereiche eingibt. Bei einer Eingabuiibertragung von einer Peripherieeinheil in ein Ihiuptspeicherscg-

ment bezieht sich beispielsweise der Ausgangshinweis auf eine Fähigkeit, die das Dateneingaberegister in der zugehörigen Pcripheric-Zugrirfseinheil identifiziert, während sich der Besiimmungshinweis auf eine Fähigkeil bezieht, die das Hauptspeichersegment identifiziert, in die die ankommenden Daten eingegeben werden sollen. In einem solchen Fall ist der Umfang der Beslimmtingsfähigkeit gleich der Segmentgröße (d. h. der Zahl der zu übertragrrxien Wörter. Das Ende des Üherlragungs/.ustandcs wird erreicht, wenn die laufende Bestimmiingsadressc gleich der Hcslimmungsendadresse ist, was durch die Vergleichsschaltung COMP von Fig.7b bestimmt wird. Daher wird die Freigabe beim Bestimmungssleuerbit im kanalsteucrregister des ausgewählten Kanals durch den Steuervorgang eingegeben, wenn die Übertragung errichtet wird.

Kanalaufbau

Damit ein Kanal seine Tätigkeit aufnimmt, muß die Adresse dieses Kanals in das Schieberegister SZ-Teingcgeben werden. Dies wird durch den Pro/.esjyrmodul erzielt, der den Eingabe/Ausgabe-Vorgang ausführt und über die Kanalinodu!-»Hinleriür« die Adresse des ausgewählten Kanals in das Zcitplanrcgister einschreibt. Auf diese Weise Legt der Proze.ssormodul, beispielsweise der Modul CPVA in Fi g. 1, an seine Sammelleitung PBA einen Schreibcode zusammen mit einem Adressenwort, das dem entsprechenden Kanalmodul CUX und das darin befindliche Zcitplanregister SCHR bestimmt, in Die Kanalmodul-Zugriffseinheil CVU/(F i g. 7a) erkennt die Kanalmodulsidrcssc und aktiviert die Gatter G ■ derart, daß die Adresse des Tabellierungsregisiers in das »Ilinterlürw-Adressenrcgisier BDAR eingegeben wird. Wenn die Information des Tabellierungsrcgisicrs in Er- r> scheinung tritt, wird das Gutter G2 vom Mikroprogramm-Leilwerk \iPROGCU entsprechend der decodierlcn Adresscninformation, die vom Adresscndecodiercr AD vom Register BDAR erzeug! wird, aktiviert. Die Kanalidciicitä.t des ausgewählten Kanals wird daher in das Tabcllisrungsregislcr SCHR und dann in der richtigen Folge in das Schieberegister S/'Teingeschrieben.

Nun muli das Steuerregister des ausgewählten Kanals gesetzt werden; dies umfaßt wiederum einen Schreibvorgang durch die »I linlerlür«, der diesmal das Datenausgaocregister DORFiG iimfnü;. Der Adrcssicrungsvorgang bewirkt das Einschreiben des Adressenworls in das Adressenrcgisicrs BDAR über die Gatter G 1; in diesem Fall bestimmt die vom Adrcsscmleeodicrer AD erzeugte decodierer Adresse das Datenausgaberegister DORIiG,. Die auf ilen Adressierungsvorgang folgenden Daten gelangen daher von der Vielfachleitung HA über die (»aller G 3 in das Dulenausgaberegisler DORHG. Diese Information bestimmt (a) die ausgewählte Kanaladresse und (b) die Übertragungszulas- v, sungsbits (Laden des Ausgangspunktes, Laden des Bestimmungsorts, Abfragen, Freigabe am Ausgangspunkt und Freigabe am [»estimimmgsorl).

Während jeder TVbcllicrungspcriodc vergleicht das Mikroprogramm- Leitwerk \\PROGCUüm Zustand des bo Adresscnfcldcs im Datenausgaberegister DOREG mit der Adresse des derzeit am Eingang des .Schieberegisters .S'/Vlabcllierten Kanals. Wenn diese zwei Felder gleich sind, werden die einsprechenden Hits des Steueiregisiers des derzeit (,".bcllicricn Kanals in der Kegisier- tr> gruppe CCSTK mit drn llbertiagiingszulassungsbits des Dulcnuiisgiih-orcgislcni DORIXt über die Gutlcr G 4 überschrieben'.

Aus der oben angegebenen Organisation ist zu erkennen, daß die Organisation des Datenausgaberegisters die Ausübung einer Kontrolle über den Betrieb jedes Kanals erlaubt, der einer Tabellierungsperiode zugewiesen ist. Typischerweise werden die Übertragungszulassungsbits so gesetzt, daß sie beginnend mit einer Ladeablauffolge den ausgewählten Kanal aktivieren.

Laden des Kanals

Wenn der ausgewählte Kanal tabelliert wird, wählt der Regisiergruppenadresscnwähler RSAS, der vom Ausgangssignal des Schieberegisters SFFin Betrieb gesetzt wird, die zutreffende »Zeile« in allen Kanalregistergruppen aus. Die Inhalte der Kanalsteuerregister werden daher an das Mikroprogramm-Leitv>erk \iPROG angelegt, so daß die Ladeablauffolge beginnt. Jeder Kanalladevorgang umfaßt das Laden der Ausgangs- und Bestimmungsfähigkeiten; dies wird sequentiell ausgeführt, und es umfaßt vier T.'hellierungen für jede ν.« ladende Fähigkeit. Der Ladevorgap.g umfaßt die Bezugnahme auf die Systemfähigkeitstabelle bei der Eintragung, die von dem entsprechenden Hinweis bestimmt wird, der sich in der Abladegruppe des Kanalmoduls befindet. Jede Eintragung in der Systemfähigkeitstabede. wie sie in der DE-OS 21 26 206 dargesteil: ist, enthält drei Wörter, nämlich (I) ein Summenprüfwort, (II) ein Basiswort und (111) ein Endadressenwort. Jeder Tabellierungsvorgang umfaßt einen Speicherzugriffsvorgung, der mit dem Zugriff auf die Abladegruppe beginnt. Jede Speicherzugriffsadresse wird von der Vergleichsschaltung COMP darauf geprüft, ob sie »innerhalb der Grenzen« liegt, und jeder Zugriff ist von Steuersignalen an der Steuersignalleitung der Sammelleitung X BUS der Kanalmodulsammelleitung CBX begleitet, die vom Mikroprogramm-Leitwerk erzeugt werden. Die eigentlichen Steucrsignaileitungen SIHCS und SOIICS der Sammelleitungen X BUS und YBUS sind zur Erleichterung der Darstellung in F i g. 7b nicht dargestellt, doch sei bemerkt, daß die Steuerleitungen SIHCS von den Mikroprogrammsteuersignalen ^CS gesteuert werden, während die Signale an den Steuersignullcilungcn SOHCS als Sammellei'.ungszustandssignale BCS in einer ähnlichen Weise wie in F i g. 2 an das Mikroprogramm-Leitwerk ^iPROGCU angelegt werden. Die folgende Beschreibung des Kanailadevorgangs ist in die vier Zugriffsvorgänge unterteilt, die für jeden Fähigkcilsladevorgang erforderlich sind.

(a) Lesekanalabladegruppenhinweis

Dieser Vorgang wird unter der Steuerung durch das Mikroprogramm mit den folgenden Schritten ausgeführt: (I) Auswählen des Abladegruppen-Fähigkeitsregisters, (II) Bilden d:r erforderlichen Ablaoepruppen· adresse, (III) Ausführen eines Zugriffs auf die Abladegruppc für einen Lesevorgang und (IV) Speichern des entsprechenden H'nweises in dem ausgewählten Kanaldatcnregisier.

Der erste Schritt wird dadurch ausgeführt, daß der System-Fähigkeits-Gruppenadressenwähler SAS über Leitungen μ ASS', die ein Teil der Mikroprogramm-Steuersignale μί'.νsind, von den Idcntilätsdaicn des Abladegruppen- Fähigkcitsrc>;isters vorbereitet wird. Somil werden sowohl die Basis- als auch die Endadressen der Abliidcgruppe an die Vergleichsschaltung COMP angelegt

Der zweite Schritt wird dadurch ausgeführt, daß die

Leitungen \iGD mit der Idcntilätsadrcssc des ausgcwählten Kanals vorbereitet werden, daß die Ciatier G 5 aktiviert werden und daß das Rechenwerk MlI./. zur Durchführung eines Addiervorgangs durch Aktivieren der entsprechenden Leitung M\iS vorbereiter wird. Folglich ist die im Ergebnisregister RESR gebildete Adresse die Adresse innerhalb der Abladcgriippc des geforderten Hinweises.

Der dritte Schritt wird dadurch ausgeführt, daß die "Gatter C 6 geöffnet werden, und daß die Vielfachlcitung X BUS'zur Durchführung eines Lesevorgangs vorbereitet wird. Die beim zweiten Schritt gebildete Adresse wird von der Vergleichsschaltung COMP daraufhin überprüft, ob sie »innerhalb der Grenzen« liegt, und ein Zustandssignal CCS der Vergleichsschaltung zeigt an, ob ein Fehler aufgetreten is ι oder nicht. Der Speiehcrlesevorgang wird natürlich nur unter der Bedingung ausgeführt, daß die Prüfung auf die Lage innerhalb der Grenzen gültig ist.

Der vierte Schritt wird ausgeführt, wenn der im vorangegangenen Schritt für einen Lesevorgang adressierte .Speichermodul mit einem Lesedatenwort über die Sammelleitung YBUS antwortet. Somit werden die Gatter Gl aktiviert, und das Hinweiswort wird in die Datengruppe DSTK beim ausgewählten Kanal cingelcsen.

(b) Lese das erste Wort der
Systemfähigkcitstabellencintragung

Wie bereits erwähnt wurde, enthält die Systcmfähigkeitstabelleneintragung drei Wörter (ein Summcnprüf- »ort. eine Basisadresse und eine Endadresse), und das Lesen jedes Wons der Eintragung bildet einen einzelnen Zugriff. Somit wird bei der nächsten Tabellierung des ausgewählten Kanals das erste Wort der Sysiemfähigkeitstabellenciniragung gelesen. Dies wird dadurch ausgeführt, daß die Leitungen \iASS zur Auswahl der Systemfähigkeit vorbereitet werden, daß die Gatter G 5 und G 8 geöffnet werden, daß das Rechenwerk MIIJ. für einen Lesevorgang aktiviert wird und daß die Gatter C 6 nach Durchführung einer Prüfung auf die Einhaltung der Grenzen geöffnet werden. Gleichzeitig mit der Ausführung des Lesevorgangs werden die Gatter G9 geöffnet, und die Adresse des ersten Worts der Eintragung ist im zutreffenden Adresscnrcgistcr des Kanals (d. h. des Ausgangspunkts oder des Bestimmungsorts) gespeichert. Wenn das Summcnprüfwort aus dem Speichermodul des Speichers ausgelesen worden ist, werden die Gatter G 7 geö^ffnet. und das Summenprüfwort wird in das Datenregister des Kanals eingegeben.

(c) Lese das zweite Wort der
Systemfähigkeitstabeüeneintragung

Dies ist ein ähnlicher Vorgang wie der oben beschriebene Vorgang, doch wird die Adresse für das geforderte Wort der Eintragung dadurch gebildet, daß die im Adressenregister des Kanals enthaltene Adresse um I erhöht wird. Die Ausführung dieses Vorgangs erfolgt durch Öffnen der Gatter GIl, durch Aktivieren des Rechenwerks MILL zur Durchführung einer +!-Operation und durch Öffnen der Gatter Gb. wenn die Prüfung auf Einhaltung der Grenzen durchgeführt worden ist. Die erhöhte Adresse wird auch über die Gatter C9 weiterbefördert, so daß sie für die Verwendung beim nächsten Tabellierungsvorgang aufbewahrt wird. Wenn das Basisadressenwort der Eintragung aus der .Systemfähigkeitsiabcllc gelesen und über die Sammelleitung Y BlIS zum Kanalmodul zurückgeschickt worden ist. werden die Galter G IO aktiviert sowie die Basisadiesse der bestimmten Fähigkeit,
ι

(d) Lese das drille Wort der
Systcmfähigkcilstabellencinlragung

Bei der nächsten Tabcllicrungspcriode werden die

in Gatter G Il aktiviert, das Rechenwerk MILL wird zur Durchführung einer + I-Operation vorbercitcl. und die Gatter (J6 werden aktiviert, nachdem die Prüfung auf die Einhaltung der Grenzen linier Verwendung des Sysiemfähigkeiisregislcrs ausgeführt worden ist. Die Aus-

Ii gangspunkl- oder Hcslimiiuiiigsort-Fühigkeiisendadressc wird aus der adressierten Sysiomfähigkcilstabelleneinlragung gelesen und über die Galler (J 12 in den Endabschnilt des Kanalfähigkcitsregisters eingegeben. Durch Addieren der Basis- und Endadressen (beispicls-

2» weise durch Offnen der Galler (J 13 und G 14 und durch Ausführen eines Addiervorgangs durch das Rechenwerk MILL) kann nun das lokale Summcnprüfwort gebildet werden, und dieses lokale Summcnprüfwort wird dann wieder im Rechenwerk MILL durch Öffnen der

2') Gaiter G 15 und (78 mit dem Sumnicnprüfworl der Tabellct'icinlragung verglichen, damit geprüft wird, ob das Kan;'^lfähigkeitsrcgisier korrekt geladen worden ist. Es sei daran erinnert, daß beim Lesen des ersten Worts der Eintragung (d. h. des Summenprüfworts) dieses

jo Wort in das Datenrcgislcr des Kanals eingegeben worden ist. Typischerwcise wird das Rechenwerk MILL in einen solchen Zustand versetzt, daß es das lokale Summcnprüfwort vom gelesenen .Summenprüfwort subtrahiert und das Ergebnis linier Verwendung der Rechen-

r> werkzusiandssignale MCSauf Null prüft.

Nach Vollendung der Kanalladcfolgc werden die Übcriragungszuliissungsbils vom Zustand »Laden« in den Zustand »Abfragen« »weiiergcsehallel«.

Kanalabfragc

Wenn die Ladefolge aufgeführt worden ist und wenn angenommen wird, daß kein Fehlcrzustanri aufgetreten ist, erfolgt der Eintritt in die eigentliche Datcnübcrtragungsphase Während der Überlragungsphasc wird das bei der Übertragung beteiligte Peripheriegerät bei jeder Tabellierung des ausgewählten Kanals einmal abgefragt. Wenn angenommen wird, daß Informationen von dem Peripheriegerät (Ausgangspunkt) zu einem Spciehersegmcnt (Bestimmungsort) übertragen werden ^ollen, wird die l^adcphasc mil der Dateneing:iheregis!cr-Identitätsadresse in der Basisaclres.se des Ausgangsfähigkeitsregisters des Kanals beendcl. während die Grenzen des empfangenen Segments im Bestimniungsfähigkcit.sregisierdes Kanals enthalten sind.

Bei der nächsten Tabellicrung des ausgewählten Kanals wird das Ausgangsrcgistcr(d. h. das Datcneingabcrcgister der Zugriffseinheii des bei der Übertragung betciligien Peripheriegeräts) durch Öffnen der Gatter

w) G 13 und durch öffnen der Gatter (76 nach Durchführung einer Prüfung auf Einhaltung der Grenzen adressiert. Die Ausgangsadressc wird über die Gatter G 9 wieder zum Ausgangsadressenregistcr zurückgeschickt. Die auf der Sammelleitung Y BUS von dem adressier-

b5 ten Peripheriegerät zurückgeschickte Information ist entweder ein Datenwort für die Übertragung oder ein Pcripherieregistcr-Besctzlsignal. Das letzcrc wird durch Markieren der Pcriphcrieregislcr-Besetz.llcilung

in der Zuslandssignalvielfaehleilung tier Sammelleitung Y /ii/.S'iinge/eigl. und es ist so eingefügt, da Ii die Dillen übertragung mil der festen < icschwiiuligkcii eines Periphcriegeriils synchronisiert werden kiiiin.

linier Bezugnahme auf Fig. K wild mm aiigcnom men, d;ili cine Bcdarfsmclduiig vom Kanalmodiil CUX über ilen Multiplexer MI¹XN von I' i g. I ;ιη die Periphe ricdalejieitiiiig 1'I)N abgegeben worden ist. l);ibei isl zu erkennen, dill.! die Bedarfsidenlifi/ierungsschalliing DIN nut wollet. Die UediiiTssoriiersehiilliiiig /AV der Peiipheriesaminelleilung aktiviert tlie (inner I'KIN und 1'(HlN. und die Adresse des Datcncingahcrcgistcrs IOIH des Peripheriegeräts wird in die Zugriffssleiiersehallung A(" und dann in die Verwalliingsregislerab-Mlinill-Sleucrschallung 1'(X' eingegeben. Wenn d;is Daicncingahcrcgislcr I'DIR »VO1.I.« ist. erfolgt ills Reaktion ;iul'die Beilarfsmclilung die Aktivierung des Galteis GI)I und die Rückführung des l);itciiwnrls über die

gehenden Kanalmodul. Wenn das Dateneingabe! cgister »I.FKR« isl. was anzeigt, daß das Peripheriegerät das nächste Wort der Datenübertragung im Dateneingaberegislcr noch nicht gesammelt hat, wird die Peripherieregisler-lieselzlleilung markiert und zu dem die BedarlMiieldung abgebenden Kaiialmodiil zurückgeführt.

Die an der Sammelleitung YIHIS zurückkehrende Information wird unter Verwendung der Galler (7 7 in diis Dalenregister des Kanals eingegeben, wenn das adressierte Register (Daieneingaberegister) nicht als besetzt angezeigt ist. Wenn das Regislcibesctzlsignal marki.rl isl. führt der Kanal einen erneuten Überlragiingsversuch bei der nächsten Tabcllierung aus.

Der Kanalmodul. der das Datenworl von dem adressierten Peripheriegerät aiigenoiiinieii hat. überträgt dieses Wort nun zum Beslämmungsspeichersegmenl. Die scr Vorgang erfolgt durch Offnen der (Jailer ('· 13 und. nach der Prüfuni; auf lünhallting der Grenzen, in tier Vergleichsschaltung CX)MI'. durch Offnes ι der (Jailer Gb. folglich befördert tue Sammelleitung X IHIS die Basisadresse des Bestimmungsspeiehersegnienls zusammen mit einem vom Mikroprogramm erzeugten Schreibsleucrcode. Gleich/eilig werden die (ialler Cl9 aktiviert, was bewirkt, daß die Adresse im llrgebnisregister HOSM-Xi in das Beslimnuingsadressenrcgister in tier Adressenregislergruppe ASTK des Kanals zurückgeschickt wird.

Wenn der adressierte .Speichermodul antwortet (Z.eitsleuerleiuing aktiviert und vom Mikroprogrammleitwerk unler Verwendung der l.eilungen HCS festgestellt), werden die Gaiter (78 aktiviert, und die von dem Peripheriegerät übertragenen Daten werden entnommen und iü das Rechenwerk MIlA. «!!!gegeben. Diese Daten werden dann über die Sammelleitung XlHIS durch öffnen der Gatlcr ('· β zu dem adressierten Platz im Bestimmmigsspeichersegmenl geschickt. Die partielle Dalenblockprüfung wird nun dadurch berechnet, daß das IJIockpriifregister in tier Daienregislergruppe DSTK des Kanals ausgewählt wird, daß die Galter 6'8 und Ci 15 geöffnet werden und daß im Rechenwerk Mil.I. ein Addiervorgang ausgeführt wird. Das Ergebnis der Addition im llrgebnisregister RF.SRF.G wird nun über die Gatter CJ 9 in das Ulockprüfregister in tier Datenregistergruppe DSTK eingegeben, und die Übertragung eines einzelnen Datenworls isl nun beendet.

Die obengenannte Ablauffolge der Kreignissc wird nun für jedes Wort des zu übertragenden Blocks durchgeführt, wobei die IJeslimmung.sspeichersegmentadresse in der Adressengruppe ASTK bei jeder Übertragung um I erhöht wird. Die laufende ßcstimimingsadrcssc wird bei jedem Speicher/ugrilf von der Vergleichsschaltung auf tlie lünhaltung der Grenzen geprüft, und wenn diese Adresse gleich der Segmenigren/e ist. erzeugt tlie Vergleichsschaltung ( (>MI'{iu\ ilen l.eilungen ( 'C.VJein diesen Zustand anzeigendes Zustandssignal. Das Mikroprogrammleitwcik \il'R()(J prüft das Zulassiingsbii »l'reigabe am Bestimmungsort« im Steuerregister ties Kanals, und es setzt das I'leigabe/ulassungsbit im Sleuerregisterdes Kanals.

Freigabe-Λ blau ffolgc

Hin Kintritl in die Freigabc-AblaulTolge erfolgt an einein Zeitpunkt jeweils nur durch einen Kanal, und die Kanäle werden in der »VOM.«-Anzeige des Dateneingaberegisters im Zustandsregister STSRl: in eine W jrleschlange eingereiht. Nach Mintritt in die Freigabc-Afo-

die

de

registers geprüft, und wenn sie nicht gesetzt ist. wird die angesammelte Blockprüfung im Datenregisicr des Kanals in das Dateneingaberegisler DIRIXl durch Öffnen der Gaiter (/8 und Ci 17 übertragen, und die »VOI,!.«-Anzeige des Daleneingaberegisiers wird gesetzt. Alle antleren in die Freigabe-Ablauffolge eintretenden Kanäle werden an der »VOLL«-Anzeigc des Daleneingaberegisters festgehalten (»hang-up«). Nach dem Laden des Datencingaberegistcrs muß der Kanal· modul nun die Datenverarbeitungsanlage informieren, tlaß tlie Übertragung beendet isl. Wie oben bereits erwähnt wurde, isl die hier beschriebene Anlage zwar nicht ausschließlich, doch hervorragend für die Verwendung in einer lintcrbrcchungsorganisation verwendbar, wie sie in tier DIl-OS 21 44Oi)I beschrieben ist. Eine solche I Interbrechungsorganisalion basiert auf der Verwendung eines im Hauptspeicher der Datenverarbeitungsanlage enthaltenen gemeinsamen Sssiemunierbrechimgswoiis. Wie oben bereits erwähnt wurde, cr.thält jede aktive Finheit (d. h. Prozessormodu! und Kanalmodul) im System ein .Sysienifähigkeitsrcgister. das auf das Systemuntcrbreehungswort hinweist, und dieses Wort enthält für jede aktive Einheit wenigstens ein diskretes Bit. Der Kanalmodul liest daher das Systemunterbrechungswort. .so daß er dieses Wort mit dem ?utreffenden diskreten Bit im gesetzten Zustand wieder in den Speicher einschreiben kann. Dieser Vorgang wird dadurch ausgeführt, daß die Leitungen μΛ55 zur Auswahl der Adresse des Syslcmunterbrechungsworts vorbereitet werden, daß die Gauer (7 5-und C6 geöfine: werden und tlaß die Stcucrsignalvielfachlcitung der Sammelleitung X BUS für eine Operation »Lesen und !!»!!cn« vorbereitet wird. Das wieder zurückgeführte Syslriminterbreehungsworl wird über die Gaiter C 7 in das Datenregisier des Kanals eingeschrieben, und es wird d;:ni! auf die IJnierbrechungsbitsetzschaltung IBS übertragen, in diese Unterbrechungsbitsct/.schaltung /ÄV wird auch die Identität des derzeit gerade tabellierten Kanals vom Ausgang des Schieberegisters SFTeingegeben. was das Setzen eines diskreten Bits im S>stemunterbrechungswon für jeden Kanal ermöglicht. Nach Beendigung des Setzens des diskreten Bits werden die Gatter Cl 18 geöffnet, wodurch das neu eingestellte Systenninterbrechungswori in das Systemunierbrechungsworiregisier SIWR eingeschrieben wird. Nun werden die Gatter G 19 geöffnet, und das neu eingestellte Systenuinterbrechungswort wird in dem Systemunterbrechungswortplat/. zurückgeschrieben; die Operation »Lesen und Halten« ist damit beendet.

25

Was den ausgewählten Kanal betrifft, wartet der Kanalmodul mit der Blockprüfling der beendeten (Jberlragung im Dateneingaberegister, bis der IJnlerbreehimgszustand, der von dem gerade erst gcsel/ten Hit in .SVlV angezeigt wird, von einem in einen IJnterbrediiingsbc handlungsprozcß eintretenden Datcnverarbcitiingsmoclul angenommen wird. Hei der Ausführung dieses I'm-/csses wird das Dateneingaberegisler

DIRl'G über die »I linienür« des Kanalmoduls gelesen. Wenn das Dateneingaberegister gelöscht wird, wird das Anzeigebit daher rückgeset/.t. und der nächste /u tabellierende Kanal, der in der l-rcigabe-Ablauffolge fesigehalten ist. folgt dem gleichen oben angegebenen Ablaufmuster.

Hierzu 9 lilatl /eiehnungen

Claims (2)

Patentansprüche:

1. Datenverarbeitungsanlage mit mehreren Peripheriegeräten, die jeweils ihre eigene Zugriffseinheit aufweisen, mehreren Speichermoduln, die ebenfalls jeweils ihre eigene Zugriffseinheit aufweisen, und mehreren Prozessormoduln, die mit den Peripheriegeraten und mit den Speichermoduln verbunden sind, dadurch gekennzeichnet, daß jeder Prozessormodul (CPUA, CPUB, CPUC) über einen eigenen ihm zugeordneten Datenübertragungspfad (PBA, PBB, PBC) sowohl mit den Zugriffseinheiten (PAD, PAa, PAß, PAP) aller Peripheriegeräte als auch mit den Zugriffseinheiten (SA 1, SA 2, SA 3) aller Speichermoduln (SM 1,5Af 2, SM3) verbunden ist

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß jede Peripheriegeräte-Zugriffseinheit (PAD, PAa, PAß, PAP) mehrere für die Proze$sürrr.odu!p. zugängliche Register (PCREC, PDOR, FSTSR, FDiR) und eine Äuswähieinheit PCC) für die zugänglichen Register enthält und daß ein Zugriff auf ein Peripheriegerät durch den Prozessormodul dadurch ausgeführt wird, daß auf dem Datenübertragungspfad des Prozessormoduls eine Adresse ausgegeben wird, dif· aus wenigstens zwei Feldern besteht, nämlich