DE1549479B1 - Schaltungsanordnung zur adressierung eines aus mehreren moduln bestehenden speichers - Google Patents

Schaltungsanordnung zur adressierung eines aus mehreren moduln bestehenden speichers

Info

Publication number
DE1549479B1
DE1549479B1 DE19671549479 DE1549479A DE1549479B1 DE 1549479 B1 DE1549479 B1 DE 1549479B1 DE 19671549479 DE19671549479 DE 19671549479 DE 1549479 A DE1549479 A DE 1549479A DE 1549479 B1 DE1549479 B1 DE 1549479B1
Authority
DE
Germany
Prior art keywords
memory
request
address
module
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19671549479
Other languages
English (en)
Inventor
David Wendell Anderson
Lawrence Joseph Boland
John Vincent Mizzi
John William Smith
Francis John Sparacio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1549479B1 publication Critical patent/DE1549479B1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G06F13/1631Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18Handling requests for interconnection or transfer for access to memory bus based on priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Thermal Transfer Or Thermal Recording In General (AREA)
  • Materials For Photolithography (AREA)
  • Multi Processors (AREA)

Description

1 2
Die Erfindung betrifft eine Schaltungsanordnung zur besetztem Speicher durchgeführt werden kann. Weiter-Adressierung eines aus mehreren Moduln bestehenden, hin sollten die zwischengespeicherten Anforderungen überlappt arbeitenden Speichers mit einem Anforde- Zusammengekettetwerden, wenn Vielfachanforderungen rungsregisterstapel zur Speicherung von empfangenen für die gleiche Adresse in einem besetzten Modul Speicherabrufanforderungen, einem Annahme-Re- 5 übertragen werden, so daß sie mit einer einzigen gisterstapel zur Speicherung von sofort ausführbaren Speicherauswahl-Operation verarbeitet werden können. Speicherabrufanforderungen und einem Register- Ein Speichersystem, welches aus mehreren überstapel zur zur Speicherung von Einspeicheranforde- läppt arbeitenden Moduln besteht, ist in der USA.-rungen, wobei die Speicheranforderungen den ge- Patentschrift 3 242 467 beschrieben. Die Speichernannten Registerstapeln und allen Moduln über eine io anforderungen werden darin den Moduln über eine gemeinsame Speicheradressensammelleitung zugeführt Sammelleitung zugeleitet. In den eizelnen Moduln werden und in jedem Modul Einrichtungen zur sind Einrichtungen vorgesehen, welche die Adresse Decodierung der Bezeichnung des angeforderten des angeforderten Moduls erkennen und den BeModuls und zur Angabe des Belegungszustandes legungszustand des Moduls speichern. Durch Zudes Moduls vorhanden sind. 15 sammenwirken dieser beiden Einrichtungen wird in
In einem datenverarbeitenden System wird die einem angeforderten, nicht belegten Modul eine Arbeitsgeschwindigkeit des Rechners weitgehend durch Speicheroperation eingeleitet. Die Speichermoduln die Geschwindigkeit bestimmt, mit der Instruktionen enthalten jedoch keine eigene Speichersteuerung, und Daten aus dem zentralen Speicher ausgelesen welche es gestatten würde, z. B. die erwähnten Vielwerden können. Die Arbeitsgeschwindigkeit arith- 20 fachanforderungen für die gleiche Adresse durchmetischer Einheiten ist jedoch vierfach eine Größen- zuführen.
Ordnung und mehr als diejenige von Speichereinheiten Auch in der USA.-Patentschrift 3 200 380 ist eine vergleichbarer Kosten. Sogar extrem schnelle und Datenverarbeitungsanlage mit einem aus mehreren sehr teure Speicher sind allgemein wesentlich lang- Moduln bestehenden Speicher beschrieben. Die samer als verfügbare arithmetische Einheiten. Um 25 Adressierung der Moduln erfolgt jedoch nicht über die arithmetische Einheit eines datenverarbeitenden eine Sammelleitung, so daß in den einzelnen Moduln Systems wirkungsvoll benutzen zu können, ist es keine Einrichtung zur Decodierung der Adresse des daher erforderlich, die Übertragungsgeschwindigkeit angeforderten Moduls und zur Belegtanzeige vorder Daten im Speichersystem zu erhöhen. gesehen sind.
Ein Weg, die Datenübertragungsgeschwindigkeit 30 Durch das Fehlen von geeigneten Steuerein-
des Speichersystems zu erhöhen, besteht darin, eine richtungen in den einzelnen Speichermoduln ergeben
Mehrzahl von Speichermoduln auf eine Art und sich bei den bekannten Einrichtungen einige Nachteile.
Weise zu überlappen, wie es in der deutschen Auslege- Die Ansteuerung der Moduln muß zentral überwacht
schrift 1 178 623 aufgezeigt ist. In diesem Speicher- werden, wodurch oft Speicherzylen verlorengehen,
system wird eine Speicherzugriffsanforderung ent- 35 Die vereinfachte Durchführung von Speicheranforde-
schlüsselt und dann in das entsprechende Speicher- rungen an die gleiche Adresse eines Moduls ist in
modul übertragen. Während diese Anforderung noch den bekannten Einrichtungen nicht möglich. Sofern
verarbeitet wird, kann bereits eine zweite Speicher- in den bekannten Einrichtungen eine Speicheradres-
zugriffsanforderung bearbeitet und in ein anderes sierungs-Sammelleitung vorgesehen ist, wird diese
Speichermodul übertragen werden. Dies kann in 40 nicht optimal ausgenutzt.
jedem Maschinezyklus so lange wiederholt werden, Der Erfindung liegt die Aufgabe zugrunde, die bis eine Anforderung auf ein belegtes Modul trifft. Steuerung der einzelnen Speichermoduln zu dezentrali-Dann muß die Bearbeitung so lange verschoben werden, sieren und dadurch sowie durch bessere Ausnutzung bis das gewünschte Modul wieder frei wird. Dieser der bestehenden Einrichtungen bei der Verarbeitung Vorgang ist jedoch insofern nachteilig, als andere 45 von Speicheranforderungen Zeit zu gewinnen. Speichermoduln während der Zeit leer laufen, in der Diese Aufgabe wird erfindungsgemäß gelöst durch das System darauf wartet, daß das gewünschte Modul eine Speichersteuerung in jedem Speichermodul, frei wird. Es erscheint daher wirkungsvoller, die An- welche eingangsseitig mit dem an sich bekannten förderung an ein belegtes Modul so lange zu speichern, Entschlüsseier und Belegungs-Flip-Flop des Moduls bis das Modul verfügbar wird und während dieser 5o verbunden ist und Signale über eine Steuersammel-Zeit die anderen Anforderungen an andere Moduln leitung an eine zentrale Speichersteuerungslogik zu verarbeiten. Dabei können jedoch bei der Erstellung liefert, wobei diese Speichersteuerungslogik mit dem der Instruktionsfolge Probleme entstehen. Bei einer Anforderungsregisterstapel verbunden ist, derart, daß großen Anzahl von überlappenden Moduln ist daher das von einem freien Speichermodul durch die Speicherein ziemlich hoch entwickeltes Steuersystem erforder- 55 Steuerungslogik empfangene Annahmesignal die Überlich, um bei minimaler Leerlaufzeit der Speicher die tragung der betreffenden Speicheranforderung von richtige Instruktionsfolge und Synchronisation zu dem Anforderungsregisterstapel in den Annahmeerreichen, registerstapel veranlaßt und das Ausbleiben dieses Eine weitere Möglichkeit zur Erhöhung der Daten- Annahmesignals das Verbleiben der betreffenden übertragungsgeschwindigkeit eines Speichersystems 60 Speicheranforderung im Anforderungsregisterstapel liegt darin, Vielfachanforderungen an die gleiche zur Folge hat.
Adresse zu benutzen, um mehrfache Datenausgaben Vorteilhafte Weiterbildungen der Erfindung sind
von einer einzigen Speicherauswahl- (d. h. Speicher- den Unteransprüchen zu entnehmen.
zyklus-)Operation zu erhalten. Ein Speichersteuer- Die Erfindung hat den Vorteil, daß die Überwachung
system sollte daher erkennen können, wenn eine 65 und Verwaltung der Speicheranforderungen zugleich
Zugriffsanforderung an ein belegtes Modul der gleichen mit der Datenübertragung geschehen kann. Hier-
Adresse in diesem Modul gilt wie der, die gerade durch wird Zeit eingespart. Die erfindungsgemäße
verarbeitet wird, so daß die zweite Anforderung trotz Verwertung der Belegtanzeige eines dieser Moduln
3 4
macht einen eigenen Zyklus zum Prüfen des Belegt- Speicher PSCE137, zum peripheren Speicher 105
zustandes der einzelnen Moduln überflüssig. Durch und den Eingabe-Ausgabe-Einheiten, wie in F i g. 1
den erweiterten Gebrauch der Adressierungs-Sammel- dargestellt.
leitung wird diese Sammelleitung besser ausgenutzt Die Speichersteuerung MSCE 136 ist gemäß F i g. 2
als in den bekannten Einrichtungen. 5 logisch in folgende funktioneile Bereiche aufgeteilt:
Durch die erfindungsgemäße Schaltungsanordnung !.Sammelleitung für Speicheradresse SAB 2M,
zur Adressierung des Speichersystems wird weitgehend Speicheradresse SAR 241 und Sam-
vermieden, daß Maschinenzyklen unbenutzt ablaufen. mefleitung für Abnehmer 243.
Im folgenden werden zwei Ausfuhrungsbeispiele Eingangssammelleitung für Speicher SBlTAl,
der Erfindung an Hand von Zeichnungen naher xo Ausgangssammelleitung für Speicher SBO 155
Descnrieben. . u *■ u m ι und drei Puffer für Speicherdaten SDA 244.
Fig. 1 zeigt em allgemeines Schematisches Block- 3_ orderungsregister RSI45 und
dmgramm eines datenverarbeitenden Systems gemäß Annahmeregister AS 246.
vorliegendem Ausfuhrungsbeispiel; °
F i g. 2 zeigt ein schematisches Blockdiagramm der 15 Der Speicherschutz 138 in F i g. 2 ist in an sich
Speichersteuerung MSCE in F i g. 1; bekannter Weise ausgeführt und soll hier nur kurz
F i g. 3 zeigt ein schematisches Blockdiagramm beschrieben werden. Er funktioniert dergestalt, daß
einer anderen Ausführungsform der Speichersteuerung für jeden Block Speicheradressen im Hauptspeicher 104
MSCE und der Speicheranordnung. ein Schutzcode gespeichert wird und für jede Adresse
Eine Form eines datenverarbeitenden Systems gemäß 2° im Hauptspeicher der Code für diesen Block einvorliegendem Ausführungsbeispiel ist in F i g. 1 dar- schließlich der Adresse mit dem Code verglichen wird, gestellt und enthält einen Hauptspeicher 104 und einen unter dem das Programm abläuft, um jede nicht peripheren Speicher 105, von denen jeder eine Speicher- ordnungsgemäße Speicheroperation zu erkennen und schutzeinrichtung SPF 138 hat. In der Figur ist weiter- zu signalisieren.
hin eine Speichersteuerung MSCE 136 für den Haupt- 25 Die Sammelleitung für Speicheradresse 240 erhält speicher, eine Speichersteuerung PSCE 137 für peri- von der I-Einheit 134, dem Bedienungspult 102 und phere Speicher und eine Instruktionseinheit (I-Einheit) der Speichersteuerung für peripheren Speicher PSCE 134 dargestellt. Dann ist eine Ausführungseinheit 137 sowohl die Adresse, bei der eine Speicheroperation (E-Einheit) 133 dargestellt, deren einer Teil haupt- durchgeführt werden soll, als auch die dafür erfordersächlich für Berechnungen mit Gleitkommazahlen 30 liehen Instruktionen. Für diejenigen Speicheradressen, und deren zweiter Teil hauptsächlich für arithmetische die im Hauptspeicher 104 nicht enthalten sind, wird Operationen mit Festkommazahlen (ganzen Zahlen) die Sammelleitung für Speicheradresse 240 an die und logischen oder arithmetischen Operationen mit Register für Speicheradresse 241, an das Anforderungsalphanumerischen Operanden variabler Länge benutzt register 245, an das Annahmeregister 246 und an die wird. Diese sind als Gleitkomma-Rechner FLUP 142 35 Speichersteuerung für peripheren Speicher PSCE 137 und Festkomma-Rechner FXPU 143 (einschließlich angeschaltet. Die Sammelleitung für Abnehmer 243 variabler Feldlänge) dargestellt. Weiterhin sind die wird vom Annahmeregister 246, dem Bedienungspult hauptsächlichen Verbindungsleitungen zwischen den 102 und von der Speichersteuerung für peripheren Einheiten in F i g. 1 aufgezeigt. Die Anzahl der Steuer- Speicher PSCE 137 gespeist und überträgt eine Zylus leitungen CL, die Anzahl der Sammelleitungen für 4° vor der Datenübertragung die Abnehmeradresse der Adressen AB (je 24 Leitungen) und die Anzahl der Einheit, die die vom Speicher angeforderten Daten Daten-Sammelleitungen DB für 72 Bits (je acht Bits erhalten soll. Die Sammelleitung für Abnehmer 243 mit acht Datenbits und einem Prüfbit) sind für jede wird von jeder Einheit abgefragt, die vom Speicher Datenflußrichtung zwischen den logischen Einheiten Daten erhalten kann, d. h. die I-Einheit 134, der Festdargestellt. Ein Bit ist im vorliegenden Fall die kleinste 45 komma-Rechner FXPU 143, der Gleitkomma-Rechner adressierbare Dateneinheit. FLPU 142, das Bedienungspult 102 und die Speicher-
Diese Einheiten zusammen bilden die Zentral- steuerung für peripheren Speicher PSCE137.
einheit CPU des datenverarbeitenden Systems. Die Eingangs-Sammelleitung für Speicher SBI 242
Weiterhin ist in F i g. 1 das Bedienungspult 102 des überträgt alle Eingabedaten für den Hauptspeicher 104 datenverarbeitenden Systems dargestellt. Es erhält so oder den peripheren Speicher 105, und sie wird von Informationen aus allen CP[/-Bereichen. Die Ein- der Zentraleinheit CPU nur über den Puffer für Speigänge zum Bedienungspult 102 sind überwiegend cherdaten SDB 244 gespeist, obwohl sie auch noch individuelle Datenbitleitungen von der CPU für vom Bedienungspult MC 102 oder der Speicher-Anzeigezwecke, nämlich 926 vom Gleitkomma- steuerung für peripheren Speicher PSCE 137 be-Rechner FLPU 142, 629 vom Festkomma-Rechner 55 aufschlagt werden kann. Auf ähnliche Art und Weise FXPU 143, 1024 von der I-Einheit 134, 681 von der kann die Ausgangs-Sammelleitung für Speicher SBO SpeichersteuerungM-SCi; 136 und 191 von der Speicher- 155 vom Hauptspeicher 104, von der Speichersteuerung steuerung für periphere Speicher PSCE137. Eine für peripheren Speicher PSCE 137, vom Speicherweitere Gruppe von 53 Leitungen 144 vom Be- schutz SPT 138 oder vom Bedienungspult MC 102 dienungspult 102 und 28 Leitungen 146 zum Be- Go Daten erhalten und ist ausgangsseitig mit den Eindienungspult 102 verbindet mit einem Selektorkanal, heiten verbunden, die die Sammelleitung für Abum das Bedienungspersonal in die Lage zu versetzen, nehmer 243 abfragen, d. h. die I-Einheit 134, die die Zentraleinheit CPU bedienen zu können. FXPU 143, FLPU 142, PSCE 137 und MC 102. Wie Die Speichersteuerung MSCE 136 für den Haupt- bereits erwähnt, werden die Puffer für Speicherdaten speicher in F i g. 1 ist die Steuereinheit für die Nach- 65 SDB 244 über eine Sammelleitung 197 mit Daten richtenverbindung zwischen der E- und I-Einheit 133 gefüllt, welches unter der Steuerung von Speicherund 134 einerseits und andererseits zum Hauptspeicher Instruktionen geschieht, die die I-Einheit 134 an sich 104 und, über die Speichersteuerung für peripheren selbst oder an die E-Einheit 133 richtet.
5 6
Das Anforderungsregister 245 besteht aus einer weitergegeben werden können. Es werden jedoch nur Gruppe von vier Pufferregistern, die Speicherin- drei Zyklen benötigt, bevor die Daten für einen Speicher struktionen festhalten sollen, die nicht unmittelbar vom richtigen Puffer für Speicherdaten 244 an das dann, wenn sie empfangen werden, auch verarbeitet Datenregister eines Moduls weitergegeben werden werden können, da gelegentlich das Modul des Haupt- 5 können. Die Abnehmeradresse in den Puffern 249 Speichers 104, welches den gewünschten Operanden wird daher dort bis zum achten Zyklus zur Verfügung enthält, belegt ist. Es wird normalerweise eine ge- gehalten, dann wird sie vom niedrigsten Puffer 249 speicherte Anforderung erstellen, wenn das an- zur Sammelleitung für Abnehmer 243 weitergegeben, geforderte Speichermodul verfügbar wird, und die um allen Abnehmereinheiten mitzuteilen, daß im gespeicherten Anforderungen werden in einer Zufalls- io nächsten Zyklus für die gekennzeichnete Abnehmerordnung erstellt, da es unwahrscheinlich ist, daß die einheit Daten auf die Ausgabe-Sammelleitung für Speichermoduln des Hauptspeichers 104 in der gleichen Speicher SBO 155 ausgegeben werden. Bei einem Reihenfolge verfügbar werden, wie die Instruktionen Speicherzyklus werden die gespeicherten Daten, die im Anforderungsregister 245 gespeichert sind. Wenn im Puffer für Speicherdaten SDB 244 für das Register jedoch im Anforderungsregister 245 zwei Anforde- 15 für Speicheradresse SAR 241 enthalten sind, welches rangen vorhanden sind, die erstellt werden können, den Speicherzyklus begann, drei Zyklen, nachdem die oder wenn dort zwei Anforderungen vorhanden sind, Speicheranforderung auf die Sammelleitung für die ein und dasselbe Speichermodul adressieren, so Speicheradresse SAB 240 übertragen wurde, zur Einwerden diese so erstellt, daß die zuerst eingegangene gangs-Sammelleitung für Speicher SBI242 weiter-Anforderung auch als erste wieder herausgeht. Das ao geschaltet, wie noch näher beschrieben werden wird. Anforderungsregister 245 hat Vorrang vor der Zentral- Die Abnehmerpuffer 249 speichern und verschieben einheit CP U bei der Lieferung von Instruktionen an auch die Steuerdaten, die die Instruktion begleiten, den Hauptspeicher 104, und wenn eine seiner gepuffer- Diese Steuerdaten können aus Signalen für Fehler, ten Instruktionen herausgegeben werden kann, so wird Instruktionen für das Bedienungspult 102 usw. bediese Instruktion in das Annahmeregister 246 über- 25 stehen.
tragen, und zwar im Vorrang zu einer Instruktion Die elf modulbestimmenden Puffer 250 steuern im
von der Zentraleinheit CP U, der kein Zugang zur neunten Zyklus die Steuerungen für die Torschaltungen Annahmeregisterseite der Sammelleitung für Speicher- der Datenausgabe, um die von dem entsprechenden adresse SAB 240 gestattet wird. Modul auf die Ausgabe-Sammelleitung für Speicher
Das Annahmeregister 246 ist der Hauptdaten- 3° SBO155 abgerufenen Daten weiterzuschalten. Die Steuerbereich der Speichersteuerung MSCE136. Es zusätzlichen Pufferstellen sind wegen des Aufbaus ist im wesentlichen eine große Weiterschalteinheit von der Moduln des Hauptspeichers 104 erforderlich. Pufferregistern, in denen gespeicherte Daten bei jedem Auf konventionelle Art und Weise beginnt jedes Maschinenzyklus einen Schritt weitergeschaltet werden, Modul einen Zyklus, indem ihm eine Adresse zuso daß sie in den verschiedenen Ausgabe-Steuer- 35 geführt wird. Nach einem festen Intervall von unstationen strikt so wieder verfügbar werden, daß die gefähr acht Maschinen-(CPC/)Zyklen sind die Daten zuerst eingegebenen Daten auch als erste wieder aus- von der Adressenstelle im Speicherdatenregister im gegeben werden. Das Annahmeregister 246 hat zu- Modul vorhanden und können wie oben beschrieben nächst eine Gruppe von fünf Adreßpuffern 248, jeder im neunten Zyklus weitergeschaltet werden. Bei einer groß genug, um die Adresse irgendeines Doppelworts 4° Speicheroperation werden einige oder alle Daten an im Hauptspeicher 104 zu speichern. Weiterhin ist der adressierten Stelle am Eintritt in das Speichereine Gruppe von acht Abnehmer-Adresspuffern 246 datenregister gehindert, und ihre Plätze werden von vorhanden, um die Rückadresse eines vom Speicher Daten auf der Eingangs-Sammelleitung für Speicher abgerufenen Wortes festzuhalten. Weiterhin enthält SBI242 belegt. Inder restlichen Zeit des Modulzyklus dieses Annahmeregister 246 noch eine Spalte mit 45 wird die Information des Speicherdatenregisters in die elf modulbestimmenden Puffern 250, die die Be- adressierte Stelle kopiert, und nach ungefähr dem Stimmung des Hauptspeichermoduls 104 enthalten, 13. Maschinenzyklus kann das Modul für eine weitere in dem die Abruf- oder Speicherinstruktion durch- Operation neu adressiert werden. Die elf Puffer der geführt worden ist. Modulbestimmung 250 werden laufend im Hinblick
Es ist zu bemerken, daß die Puffer 248, 249 und 250 50 auf belegte Moduln überwacht. Jede Adresse auf der gleichzeitig mit Daten von der Sammelleitung für Sammelleitung für Speicheradresse SAB 240 wird entSpeicheradresse SAB 240 geladen werden, und da schlüsselt, um die Bestimmung des Moduls festalle Daten einen Schritt pro Maschinenzyklus weiter- zustellen, welches diese Speicheradresse hat, und diese geschaltet werden, bleiben die Wortadressen in den Bestimmung wird mit allen Modulbestimmungen im Puffern 248 für fünf Zyklen weiterhin verfügbar, die 55 Register 250 verglichen, um festzustellen, ob das Abnehmeradresse in den Puffern 249 wird für acht angeforderte Modul belegt ist. Die Speicheradresse Zyklen festgehalten, und die Moduladresse in den wird auf alle Speichermoduln übertragen, und die Puffern 250 wird für elf Zyklen verfügbar gehalten. gesamte Information wird dem Annahmeregister 246 Der Grund, warum diese Adressen für die angegebenen und dem Anforderungsregister 245 übergeben. Wenn Zeiträume zur Verfügung gehalten werden, liegt im 60 das gewünschte Modul jedoch durch die Bedienung Verhältnis zwischen Maschinenzyklus, mit dem die einer vorhergehenden Speicheranforderung belegt ist, Zentraleinheit CPU arbeitet, und der wesentlich wird die Anforderung zurückgewiesen und im Angeringeren Zyklusgeschwindigkeit der Hauptspeicher- nahmeregister 246 als ungültig gekennzeichnet. Dort moduln 104. Nachdem dem Hauptspeicher 104 eine wird sie ignoriert, als gültig gekennzeichnet und im Adresse übergeben worden ist und ein Modul davon 65 Anforderungsregister 245 festgehalten. Es ist zu beden Zyklus begonnen hat, werden neun Maschinen- merken, daß jede Anforderung in eines der Anzyklen benötigt, bevor die Daten für einen Abruf fOrderungsregister 245 aufgenommen wird, sie wird an die Ausgangs-Sammelleitung für Speicher 155 jedoch nur dann als gültig gekennzeichnet, wenn das
7 8
angeforderte Modul die Anforderung nicht akzeptieren Dieses wird vom Vergleicher 254 am Register für
kann. Ein Puffer des Anforderungsregisters 245 wird Speicheradresse 241 bewerkstelligt, der jede auf der
als leer betrachtet, wenn es nicht als gültig gekenn- Sammelleitung für Speicheradresse 240 übertragene
zeichnet ist. Adresse mit jeder Adresse in den Registern für Speicher-
Es gibt eine Ausnahme bei der Ablehnung von An- 5 adresse 241 vergleicht. Ein erfolgreicher Vergleich forderungen für Daten in einem belegten Modul, im Vergleicher 254 bedeutet, daß die Anforderung wenn nämlich ein Abruf von einer Speicherstelle nicht ausgeführt werden kann und daß diese daher gemacht werden muß, von der bereits gerade abgerufen im Anforderungsregister 245 gespeichert werden muß. wird oder in die bereits gerade eingespeichert wird. Der Eingang im Anforderungsregister 245 ist mit dem Wenn die Abrufadresse in den fünf Puffern des Adress- io entsprechenden Eingang im Register für Speicherregisters 248 enthalten ist, so wird sie unverzüglich adresse 241 gekettet, so daß kein Versuch, die Abrufin das Annahmeregister 246 aufgenommen, obwohl anforderung auszuführen, gemacht wird, bis der das Modul belegt ist. Wie bereits erwähnt, behält Speichervorgang zu Ende geführt ist.
das Speicherdatenregister des Moduls die abgerufenen Weiterhin können in dem System verschiedene oder gespeicherten Daten, so daß ein zweites Weiter- 15 andere Vielfachzugriffsituationen für eine einzelne schalten von Daten durchgeführt werden kann, Speicheradresse vorhanden sein. Wenn Vielfachohne daß ein weiterer Speicherzyklus durchlaufen abrufanforderungen an die gleiche Speicheradresse werden muß, wodurch sich durch die Übertragung gemacht werden, wird die Tatsache, daß für diese von Daten zu der anfordernden Einheit Verzögerungen Adresse im Anforderungsregister 245 eine nicht ausergeben würden. Das Adressregister 248 ist auf fünf 20 geführte Anforderung vorhanden ist, vom Vergleicher Positionen beschränkt, da angenommen wird, daß 253 festgestellt, und die beiden Anforderungen werden die eingesparte Zeit, wenn der spätere Abruf mehr als zusammengekettet. Diese Anforderungen werden mit fünf Instruktionen nach der früheren Anforderung der zweiten Anforderung so ausgeführt, daß die zuerst erfolgt, den zusätzlichen Aufwand an Bauteilen und angekommene Anforderung auch als erste verarbeitet Kompliziertheit nicht rechtfertigt, der zum Weglassen 25 wird; die zweite Anforderung wird in fast allen Fällen des Speicherzyklus erforderlich wäre. auf die Sammelleitung für Speicheradresse SAB 240
Die Feststellung einer derartigen Anforderung an in dem Zyklus gegeben, der unmittelbar aiif den
eine Speicherstelle, auf die im Augenblick gerade ein Zyklus folgt, in dem die erste Anforderung auf diese
Zugriff erfolgt, wird von einem Vergleicher 252 ge- Sammelleitung gegeben worden ist. Dieses ist die
steuert, der bei jedem Maschinenzyklus jede Adresse 30 einzige Ausnahme von der Regel, daß der Eingang
innerhalb der fünf Puffer des Adressenregisters 248 eines Anforderungsregisters 245 nicht mit der Sammel-
und alle Adressen im Anforderungsregister 245 mit leitung für Speicheradresse SAB 240 verbunden wird,
der von der I-Einheit 134 angeforderten Adresse auf wenn das angeforderte Modul besetzt ist. Auf die
der Sammelleitung für Speicheradresse 240 vergleicht, gleiche Art und Weise würden mehr als zwei Anf orde-
um solche Anforderungen zu finden, die angenommen 35 rungen an die gleiche Speicheradresse gehandhabt,
werden können, obwohl das adressierte Modul belegt ist. Wenn die Anforderung eine Adresse betrifft, die bereits
Wie oben erwähnt, hat das Anforderungsregister 245 in einer der fünf Adresspositionen des Annahmevier Pufferregister. Zur Zeitersparnis wird jede An- registers 246 ist, so wird dies vom Vergleicher 252 förderung auf der Sammelleitung für Speicheradresse festgestellt, und die Anforderung wird als gültig in SAB 240 in einem dieser vier Pufferregister gespeichert. 40 das Annahmeregister 246 eingegeben, obwohl das Das ausgewählte Pufferregister ist jedoch nur dann als angegebene Modul belegt ist. Auf diese Art und Weise gültig gekennzeichnet, wenn festgestellt worden ist, können Vielfachzugriffe auf die gleiche Speicheradresse daß das gewünschte Speichermodul belegt ist. Wenn mit nur einer einzigen Speicherauswahl-Operation das gewünschte Modul nicht belegt ist, wird die An- verarbeitet werden. Es wird noch einmal darauf förderung im Puffer nicht als gültig gekennzeichnet 45 hingewiesen, daß mehr als zwei Anforderungen an und wird ignoriert. Wenn ein Anzeichen dafür emp- dieselbe Adresse auf die gleiche Art und Weise verfangen wird, daß ein Speichermodul, für welches arbeitet werden. Dann werden zwei aufeinandereine ausstehende Anforderung im Anforderungs- folgende Speicheranforderungen an dieselbe Adresse register 245 ist im Augenblick gerade frei wird, so hat vom Vergleicher 254 festgestellt, und die Anf orderungen das Register 245 VorrangvorallenneuenAnforderungen 50 werden im Register für Speicheradresse SAR 241 von der I-Einheit 134. Das Anf orderungsregister 245 zusammengekettet. Aufeinanderfolgende Speicherangibt daher seine Adresse auf die Sammelleitung für forderungen an dieselbe Adresse werden ebenfalls so Speicheradresse SAB 240 und unterdrückt die Ausgabe gehandhabt, daß die erste Anforderung auch zuerst einer Adresse auf diese Sammelleitung durch die wieder verarbeitet wird, um logische Gleichförmigkeit I-Einheit 134. 55 zu gewährleisten.
Da die Ausführung einer Abrufanforderung be- Es ist zu bemerken, daß jedes Modul des Hauptgonnen werden kann, sobald sie in das Annahme- Speichers 104 die ausgelesenen oder gespeicherten register 246 eingegeben ist, wohingegen eine Speicher- Daten so lange in seinem Speicherdatenregister zurückanforderung warten muß, bis alle erforderlichen Daten halten kann, bis das Modul im nächsten Zyklus wieder verfügbar sind, kann die Situation entstehen, wo eine 60 angesprochen wird. Wie bereits erwähnt, wird es Abrufanforderung für Daten aus einer bestimmten dadurch möglich, daß eine Adresse abgerufen werden Adresse empfangen wird, während eine nicht aus- kann, wenn ein Abrufvorgang von oder ein Speichergeführte Speicheranforderung zum Abspeichern in Vorgang in diese Adresse des Moduls vorausgegangen diese Adresse in einem der Register für Speicher- ist. Auch enthält das Annahmeregister 246 keine adresse SAR 241 ist. Um den Abruf unrichtiger 65 vorübergehenden Informationen und speichert Daten Daten zu verhindern, muß die Abrufanforderung unbegrenzt, wenn nicht während eines Maschinenunterdrückt werden, bis die Speicheroperation zu zyklus ein Zeitgeberimpuls eingeschaltet wird, um Ende geführt worden ist. Daten durch das Annahmeregister 246 hindurch
9 10
weiterzuschalten. Daraus folgt, daß keine Daten aufgeschaltet wird, so daß das Annahmeregister 246 verlorengehen, wenn die Speichersteuerung MSCE 136 eine leere Position hat. Neun Zyklen später werden vorübergehend angehalten wird. Diese Einrichtung keine Daten vom Hauptspeicher 104 weitergeleitet, ist vorteilhaft für diagnostisches Fehlerprüfen. Der wenn diese leere Position im Annahmeregister 246 Bediener kann den Hauptspeicher 104 und die Speicher- S die Position für die Ausgabe der Daten erreicht, und steuerung MSCE 136 einzelne Maschinenzyklen weiter- die Speichersteuerung für peripheren Speicher PSCE schalten, wobei jede Stufe der Speicheroperation in 137 kann ihre Daten auf die Ausgangs-Sammelleitung die Lage versetzt wird, auf Fehler geprüft zu werden. für Speicher SBO 155 geben und kann natürlich Die Steuerungen in der Speichersteuerung MSCE 136 während des vorhergehenden Maschinenzyklus die haben zwei Hauptfunktionen. Zunächst muß ent- io Abnehmeradresse auf die Sammelleitung für Abschieden werden, welche Adressenquelle auf die nehmer 243 geben. Da die Speichersteuerung für Sammelleitung für Speicheradresse 240 weiterge- peripheren Speicher PSCE 131 den zeitlichen Zwischenschaltet werden muß und weiterhin muß unter der raum herbeigeführt hat, ist ihr auch bekannt, wenn Annahme, daß irgendeine Adresse auf die Sammel- die Sammelleitung für Abnehmer 243 und die Ausleitung für Speicheradresse 240 geschaltet ist, ent- 15 gangs-Sammelleitung für Speicher 155 verfügbar ist, schieden werden, welche Instruktionspuffer-Einheit und sie schaltet ihre Daten dann entsprechend weiter, auszuwählen ist. Zeitrang 2 ergibt sich als Ergebnis der Mitteilung
Die erste Entscheidung kann als Prioritätsauswahl der Speichersteuerung für peripheren Speicher PSCE oder Zeitrangverteilung angesehen werden, da sie 137 an die Speichersteuerung MSCE 136 über die eine Auswahl zwischen gleichzeitig anfragenden 20 Notwendigkeit einer Dateneinrichtung, die mit der Quellen ermöglicht. In jedem Maschinenzyklus werden Speichersteuerung für peripheren Speicher PSCE 137 die Zeitrangzustände untersucht, um festzustellen, verbunden sein muß, um einen Speicherhinweis zum welche Quelle im nächsten Zyklus auf diesen Leitungen Hauptspeicher 104 zu haben. Die Speichersteuerung für Speicheradresse 240 weiterzuschalten ist, und zur MSCE 136 entschlüsselt laufend die Modulbestimgleichen Zeit wird der gegenwärtige Inhalt einer vorher 25 mungen in den oberen acht Positionen des Teils 250 ausgewählten Quelle über die Sammelleitung für des Annahmeregisters 246 und übermittelt die BeSpeicheradresse 240 übertragen. Es ergibt sich daher Stimmungen der Moduln, die in diesen Positionen eine Überlappung in der Bedienung, und die Sammel- festgestellt wurden, an die Speichersteuerung für leitung für Speicheradresse 240 kann in jedem Ma- peripheren Speicher PSCE 137. Da vier Maschinenschinenzyklus eine Speicherzugriffanforderung wirk- 30 zyklen erforderlich sind, um die entschlüsselte Besam bedienen. Stimmung von der Speichersteuerung MSCE 136 Der allgemeine Zeitrang ist wie folgt: zur Speichersteuerung für peripheren Speicher PSCE 1. Der periphere Speicher 105 gibt Daten zur 137 zu übertragen und ebenfalls auch für die Spekher-Zentraleinheit CPU oder zum Bedienungspult steuerung fur peripheren Speicher PSCE 137 er- MC 102 zurück 3Sr"e"lcn sm<um ai" eme Anforderung zu erwidern, „ ^. „ . , ' ... . , „ . , setzt die Speichersteuerung MSCE 136 die Speicher-
?ce^Se^f erSieUerT^nS Pe"Pheren .SPeicS steuerung für peripheren Speicher PSCE 137 davon PSCE 137 fordert Daten vom Hauptspeicher 104 in KenntniS) daß ein Modul verfügbar ist, indem
an" sie vier Maschinenzyklen vor dem Ende des Speicher-
3. Das Bedienungspult MC 102 gibt Daten an die 40 zyklus ein nicht belegtes Modul anzeigt. Die Speicher-I-Einheit 134. oder die E-Einheitl33 zurück steuerung für peripheren Speicher PSCE 137 hat oder schaltet Anforderungen auf die Speicher- Vorrang vor den anderen Benutzern der Sammelsteuerung MSCE 136 für den Hauptspeicher 104 leitung für Speicheradresse SAB 240 und kann dann oder den peripheren Speicher 105 durch. ihre Anforderung herausgeben, von der sie weiß,
4. Das Anforderungsregister 245 gibt eine An- 45 daß sie ein Modul adressiert, welches verfügbar ist, förderung für einen Vielfachzugriff an den Haupt- wenn die Anforderung der Speichersteuerung für speicher 104. peripheren Speicher PSCE 137 von der Speicher-
5. Das Register für Speicheradresse 241 fordert steuerung MSCE 136 empfangen worden ist, und daß den Hauptspeicher 104 oder den peripheren die Anforderung vom Annahmeregister 246 empfangen Speicher 105 an. 5° werden wird. Die Speichersteuerung für peripheren
6. Anforderungsregister 245 fordert den Haupt- Speicher PSCE ίψ muß aufnahmebereit sein um speicher 104 oder den peripheren Speicher 105 an. den Datenruckfluß zu dem Zeitpunkt aufzunehmen,
,, Jf. 7 ,. 1 · t, v^nrr * j * j ti * wenn dieser auf die Ausgangs-Sammelleitung fur
7. Die^ Zentraleinheit CPU fordert den Haupt- Speicher 550 155 gegeben wird
speicher 104 oder den peripheren Speicher 105 55 v Zeitrang3 legt eine Adresse vom Bedienungspult
tür einen Abrul an. MC W2 auf die Sammerieitung für Speicheradresse
Zeitrang 1 entsteht als Ergebnis einer vorher heraus- SAB 240, sobald das angeforderte Modul nicht belegt
gegebenen Anforderung der Zentraleinheit CPU oder ist, d. h. seine Bestimmung erscheint in keinem Puffer
des Bedienungspults MC 102 nach einem Abruf des des Teils 250 des Annahmeregisters 246, und sein
peripheren Speichers 105. Wenn die Speichersteuerung 60 Belegtsignal wird daher nicht ausgesandt,
für peripheren Speicher PSCE 131 unmittelbar vor Zeitrang 4 gibt den nächstfolgenden Vorgang an
der Auswahl eines peripheren Speichermoduls 105 die zweite Instruktion eines Instruktionspaares für
steht, wird ein Signal an die Speichersteuerung MSCE einen Vielfachzugriff. Wenn die erste derartige In-
gegeben, um für einen zeitlichen Zwischenraum struktion im Annahmeregister 246 gespeichert ist,
auf der Ausgangs-Sammelleitung für Speicher SBO 155 65 bewirkt das Hauptspeichersignal auf der Sammel-
zu sorgen. Ein derartiger zeitlicher Zwischenraum leitung für die Speicheradresse SAB 240 zusammen
wird erreicht, indem während eines Zyklus nicht auf mit einer Kennzeichnung eines Puffers imAnf order ungs-
die Sammelleitung für Speicheradresse SAB 240 register 245, daß der Inhalt des vorbestimmten
11 12
Puffers die nächste Instruktion ist, die über die Sammel- Um das überlappte Arbeiten von Speichereinheiten leitung für Speicheradresse SAB 240 in das Annahme- am günstigsten zu gestalten, um den günstigsten Zeitregister 246 weitergeschaltet wird, so daß die In- rang und die günstigste Benutzung der Sammelleitung struktionen in logischer Aufeinanderfolge, jedoch ohne für Speicheradresse SAB 240 zu erhalten, ist die überflüssige dazwischenliegende Speicherzyklen aus- 5 Kenntnis der zukünftigen Verfügbarkeit einer Speichergeführt werden. einheit ebenso wertvoll wie die Kenntnis ihrer gegen-Zeitrang 5 ermöglicht, daß das Einspeichern in wärtigen Verfügbarkeit. Die Modulbestimmungen im den Hauptspeicher 104 auch ausgeführt werden kann, Teil 250 des Annahmeregisters 246 werden daher wenn dieser aufnahmebereit ist. Sobald einer der drei entschlüsselt, um für jedes Modul drei Modul-Belegt-Puffer für Speicherdaten 244 mit Daten beschickt io Signale zu erstellen. Ein erstes Belegt-Signal ist das ist, fordert das entsprechende Register für Speicher- Belegt-Signal zum Signal der Speichersteuerung für adresse241 Vorrang innerhalb der Gruppe von peripheren Speicher PSCE137, welches vier Ma-Registern für Speicheradresse 241, in der der Zeitrang schinenzyklen vor dem tatsächlichen Ende eines unter den betriebsbereiten Registern so ist, daß das Speicherzyklus eines Moduls in den Frei-Zustand zuerst belegte Register auch zuerst wieder ausgibt. 15 übergeht. Wie bereits erwähnt, versetzt dieses Signal Wenn daher dieses Register für Speicheradresse 241 die Speichersteuerung für peripheren Speicher PSCE Vorrang innerhalb der Register für Speicheradresse 241 137 in die Lage, sobald seine Zykluszeit abläuft, ein hat und kein höherer Vorrang von der Sammelleitung Modul zur Bearbeitung beanspruchen zu können, für Speicheradresse SAB 240 beansprucht ist, wird die Ein weiteres Belegt-Signal ist »Belegt für Zeitrang«, Instruktion vom Register für Speicheradresse 241 20 welches zwei Maschinenzyklen vor dem Ende des auf die Sammelleitung für Speicheradresse SAß 240 Modulzyklus beendet ist. Wenn dieses Signal nicht geschaltet, um im Annahmeregister 246 oder im An- eingeschaltet ist, ermöglicht es dem Bedienungspult 102 forderungsregister 245 in Übereinstimmung mit dem oder dem Anforderungsregister 245 vorbestimmt zu Belegt- bzw. Nichtbelegt-Zustand des angeforderten werden, während der Auswählzeit die Sammelleitung Speichermoduls gespeichert zu werden. 25 für Speicheradresse 240 benutzen zu können.
Die Zeitrangposition 6 ist dem Anforderungsregister Das dritte Belegt-Signal für ein Modul ist »Belegt 245 zugeteilt worden. Jeder Puffer innerhalb des für Auswahl«, welches nur einen Maschinenzyklus vor Registers 245 mit einer gültigen Instruktion vergleicht dem Ende des Speichermodulzyklus beendet ist. Wenn die Bestimmung des Speichermoduls, das für die diese Leitung abgeschaltet wird, kann ein Auswahl-Ausführung dieser Instruktion benötigt wird, mit 30 signal erstellt werden, das Modul an seinem nächsten dem Belegt- bzw. Nichtbelegt-Zustand des Moduls, Arbeistzyklus zu starten, wenn das Register für Speiwie es von den Bestimmungen des Moduls im Teil 250 cheradresse 241 oder die Zentraleinheit CPU das des Annahmeregisters 246 entschlüsselt worden ist. Modul anfordert, vorausgesetzt, die Benutzung der Wenn mehr als ein Puffer im Anforderungsregister 245 Sammelleitung für Speicheradresse SAB 240 ist nicht seine Modulbestimmung mit der eines nicht belegten 35 für eine höhere Zeitrangfunktion beansprucht. Wenn Moduls vergleicht, so steuert diesen Vorgang nicht die Sammelleitung für Speicheradresse SAB 240 in das der Vorrang, daß die zuerst eingegebene Information Annahmeregister 246 auf diese Art beansprucht ist, auch als erste wieder ausgegeben und verarbeitet wird, so wird die Anforderung des Registers für Speichersondern ein Unter-Vorrang bestimmt, welcher Puffer adresse SAR 241 oder der Zentraleinheit CPU unterauf die Sammelleitung für Speicheradresse SAB 240 40 drückt. Natürlich sind alle drei Belegt-Signale für ein geschaltet werden soll. Wenn ein Puffer des An- Modul abgeschaltet, wenn das Modul nicht arbeitet, forderungsregisters 245 eine Speicheradresse, die eben- und alle Signale zusammen sind »belegt«, wenn das falls in einem Register für Speicheradresse 241 ent- Modul zu arbeiten beginnt.
halten ist, für eine Abrufanforderung bestimmt, so Der zweite Steuerzustand ist die Entscheidug, ob ein ist die zwischengespeicherte Abrufanforderung für 45 Speichermodul für eine Adresse auf der Sammelleitung das Abrufen von Daten, die noch nicht gespeichert für Speicheradresse SAB 240 ausgewählt werden muß worden sind, und die Anforderung kann nicht am oder nicht. Nachdem in den Zeitrangsteuerungen ent-Zeitrang teilnehmen. Der Puffer wird jedoch als ein schieden ist, welche Quelle, wenn überhaupt, eine Puffer für Vielfachzugriff bestimmt werden, und ihm Instruktion auf die Sammelleitung für Speicherwird der vierte Zeitrang gegeben, wenn die Instruktion 50 adresse SAB 240 ausgeben soll, muß die Speicherim Register für Speicheradresse SAR 241 erstellt ist, steuerung MSCE136 entscheiden, was mit der Infornachdem die erforderlichen Daten im Puffer für mation, die auf der Sammelleitung für Speicher-Speicherdaten SDB 244 gespeichert sind. adresse SAB 240 erscheinen soll, zu tun ist. Wenn
Die letzte Zeitrangposition ist den Anforderungen Daten auf SAB 240 ausgegeben sind, so werden diese
der Zentraleinheit CPU für die Speicherbedienung 55 in der obersten Position des Annahmeregisters 246
zugeordnet. Es kann eine direkte Anforderung für gespeichert, für einen Maschinenzyklus wird ein
einen Abruf enthalten sein, die Instruktion abhängig Signal »SAB gültig« gesetzt, und die Speicheradresse
vom Belegt- bzw. Nichtbelegt-Zustand des gewünschten auf SAB 240 wird an alle Speichermoduln gegeben. Das
Speichermoduls entweder im Anforderungsregister 245 Annahmeregister 246 entschlüsselt diese Adresse, um
oder im Annahmeregister 246 zu speichern, oder es 60 die Bestimmung des Moduls festzustellen, welches die
kann das Abspeichern der Instruktion für einen Adresse enthält und überprüft den Belegt-Nichtbelegt-
Speicherzyklus in einem der Register für Speicher- Zustand des »Belegt für Auswahk-Signals für dieses
adresse 241 enthalten sein. Zur Sicherheit kann die Modul. Wenn das Signal »Belegt für Auswahl« nicht
Zentraleinheit CPU keine Speicherinstruktionen er- vorhanden ist, stellt das ausgewählte Modul seine
stellen, wenn das Anforderungsregister 245 voll ist. 65 Adresse auf SAB 240 fest, behält die angeforderte
Dieses verhindert den möglichen Verlust dieser In- Adresse und beginnt den Zyklus. Zur selben Zeit wird
struktion, wenn kein Puffer vorhanden ist, um diese die oberste Position des Annahmeregisters 246 als
darin abzuspeichern. gültig gekennzeichnet.
Da das Fassungsvermögen des Hauptspeichers 104 begrenzt ist, kann es vorkommen, daß die auf SAB 240 gesetzte Adresse eine Speicherstelle im peripheren Speicher 105 darstellt, und wenn das der Fall ist, wird diese auf SAB 240 gerade vorhandene Adresse zum Entschlüsseln· und Auswählen einer Stelle im peripheren Speicher 105 in ein Pufferregister in die Speichersteuerung für peripheren Speicher PSCE 137 übertragen. Für den Fall, daß der Puffer der Speichersteuerung für peripheren Speicher PSCE 137 nicht verfügbar ist, wird die Speicheranforderung wie eine Anforderung für ein belegtes Hauptspeichermodul 104 behandelt.
Für den Fall, daß die benötigte PSCE137 oder das Hauptspeichermodul 104 belegt sind, wird die In- *5 struktionsinformation, die bereits in das Annahmeregister 246 übertragen worden ist, als gültig gekennzeichnet, um weitere Speichervorgänge in diesen Puffer des Anforderungsregisters 245 zu verhindern und wird, wie bereits oben erwähnt, auf die SAB 240 übertragen, wenn das gewünschte Speichermodul kurz davor steht, frei zu werden. Die Betrachtungen der Vielfachzugriffe, die vorher unter Bezugnahme auf Doppelinstruktionen für eine einzelne Adresse aufgezeigt wurden, können die Auswahl eines nicht belegten Speichermoduls, dessen Adresse auf SAB 240 kommt, verhindern, oder können verursachen, daß eine zweite Instruktion ohne weiteres Auswahlsignal an ein belegtes Modul in das Annahmeregister 246 gestellt wird. Wenn die Vielfachzugriff situation zwischen der SAB 240-Adresse, wie von der Zentraleinheit CP U eingegeben, und einer Speicheradresse in einer Speicherinstruktion im Register für Speicheradresse SAR 241 festgestellt worden ist, ist es zu spät, die Erstellung eines Auswählimpulses an das gewünschte Speichermodul zu verhindern, und ein derartiger Impuls wird erstellt, wenn die Instruktion auf andere Art und Weise ausgeführt würde. In diesem Fall wird jedoch verhindert, daß der Teil 249 des Annahmeregisters 246, der die Abnehmeradresse enthält, gesetzt wird, und obwohl das Speichermodul seinen Speicherzyklus gerade durchläuft, wird kein Abnehmersignal auf die Sammelleitung für Abnehmer 243 gegeben, so daß keine Einheit angehalten ist, die Information auf die Ausgangssammelleitung für Speicher SBO 155 auszugeben, und sie ist für diesen Zyklus verloren.
Aus den vorhergehenden Abschnitten ergibt sich, daß die Speichersteuerung MSCE136 für die Übertragung von Zugriffsanforderungen zu den Hauptspeichermoduln 104 und als Verbindungseinheit zwisehen diesen Moduln und dem Rest des Systems erforderlich ist. Die Speichersteuerung MSCE136 dient über die Speichersteuerung für peripheren Speicher PSCE137 auch als Verbindungseinheit zwischen dem peripheren Speicher 105 und der Zentraleinheit CPU. Weiterhin können verschiedene andere Anforderungen, beispielsweise von den Eingabe-Ausgabe-Einheiten an die Hauptspeichermudoln 104, von der Speichersteuerung für peripheren Speicher PSCE137 durch die Speichersteuerung MSCE 136 übertragen werden, und von dieser Einheit werden ebenfalls Anforderungen vom Bedienungspult 102 übermittelt.
Allgemeine Erläuterung der Zeitrangfolgen
Wie oben erwähnt, kann die Speichersteuerung MSCE136 eine Vielzahl von Operationen durchführen. Da es jederzeit wänschenswert sein kann, mehr als eine dieser Operationen durchzuführen, ist eine Rangordnung der zeitlichen Aufeinanderfolgen aufgestellt worden, um die Auswahl einer durchzuführenden Operation während eines jeden Zyklus zu gestatten. Nachfolgend werden acht Stufen des Zeitrangs erläutert. Wenn am Ende eines Maschinenzyklus keine der acht höher bewerteten Operationen auf ihren Abruf wartet, kann sich in der Speichersteuerung NSCE136 z. B. ein Annahmetrigger einschalten, der bewirkt, daß die I-Einheit 134 eine neue Anforderung auf die Sammelleitung für Speicheradresse SAB 240 aufschalten kann. Nachfolgend sind die acht höher bewerteten Zeitrangstufen kurz erläutert.
1. Eine von der Zentraleinheit CPU oder dem Bedienungspult MC hervorgebrachte Anforderung, vom peripheren Speicher 105 Daten anzufordern. Da die Ausgangs-Sammelleitung für Speicher SBO 155 von den Hauptspeichermoduln 104 und dem peripheren Speicher 105 gemeinsam benutzt wird, muß im Annahmeregister 246 ein zeitlicher Zwischenraum erstellt werden, damit die ausgewählten Daten vom peripheren Speicher 105 ohne Störung in die Speichersteuerung MSCE136 rückübertragen werden können. Mit anderen Worten wird in der Speichersteuerung MSCE ein Zwischenraum für Daten reserviert, wenn die Speichersteuerung für peripheren Speicher PSCE den peripheren Speicher entweder für die Zentraleinheit CPU oder das Bedienungspult MC auswählt.
2. Die Eingabe-Ausgabe-Kanäle, die periphere Zentraleinheit oder die Speicherkanäle wählen die Hauptspeichermoduln über die Speichersteuerung für peripheren Speicher PSCE aus und haben auch über den PSCE Zugriff dazu. Wenn die PSCE eine Anforderung für den Hauptspeichermodul hat, so prüft sie, wann das Hauptspeichermodul dabei ist, frei zu werden, Sobald das Hauptspeichermodul verfügbar wird, überträgt die Speichersteuerung PSCE wegen ihrer Position im zeitlichen Vorrangsystem ihr Anforderung auf die Speichersteuerung MSCE.
3. Zeitrang 3 ist ähnlich Zeitrang 1, indem auch die Reservierung eines zeitlichen Zwischenraums in der Speichersteuerung MSCE vorhanden ist, so daß Daten auf die gemeinsame Ausgangs-Sammelleitung für Speicher SBO 155 ausgegeben werden können. Für den Zeitrang 3 werden die Daten jedoch vom Bedienungspult AiC und nicht vom peripheren Speicher 105 hergeleitet.
4. Zeitrang 4 tritt auf, wenn das Bedienungspult MC eine Speicher-oder Abruf anf orderung zur Speichersteuerung MSCE übertragen muß.
5. Es gibt zwei Verkettungs- oder Vielfachzugriffsituationen, die bei jeder Eingabe in das Anforderungsregister 245 mit der Zuteilung des Vorrangs enden können. Die erste ist die, in der die Information im Anforderungsregister mit einer Speicheranforderung im Register für Speicheradresse SAR 241 gekettet wird und die Speicheranforderung verarbeitet worden ist. Die zweite ist die, in der eine Anforderung im Anforderungsregister an eine frühere Anforderung im Register für die gleiche Adresse im Hauptspeichermodul gekettet ist. Wenn am Ende des Zyklus beim Weiterschalten der ersten Anforderung auf die Sammelleitung für Speicheradresse SAB die zweite Anforderung
15 16
wegen einer Operation höheren Vorrangs oder aus leitung 3004 an die Speicheranordnung angeschaltet
anderen Gründen nicht auf SAB auf geschaltet wurde, angelegt. Die Anforderung in den Anforde-
werden kann, so wird ein Zeitrang 5 aufgestellt. rungsregistern 245, auf die sich das Annahmesignal
6. Zeitrang 6 ist in der oben beschriebenen Situation J*^: k T ann,le/cht c festgestellt werden Zum Beispiel vorhanden, wenn eine Anforderungsregister-Ein- 5 kann die Logik fur Speichersteuerung 3022 einen Taktgabe, die an eine andere Anforderungsregister- feber enthalten, dessen Takt an die Position des AnEingabe gekettet ist, auf die Sammelleitung für forderungsregisters angeschaltet wird, wenn dieses Speicheradresse SAB aufgeschaltet wird. Wenn fladf? wird D Da der Taktgeber eine vorbestimmte eine Situation nach Zeitrang 1 bis 5 nicht gegeben Anzahl von Positionen weitergeschaltet hat, wenn das ist, wird die zweite Anforderungsregister-Ein- 10 Annahmesignal zurückgeführt wird, kann em eingabe während des folgenden Maschinenzyklus zelner Vergleich die Registerposition anzeigen, auf die auf die Sammelleitung für Speicheradresse SAB slch,das Annahmesignal bezieht. Em Annahmesignal
ehaltet wird zum Loschen der Eingabe m das Anforderungsregister benutzt.
7. Eine Situation nach Zeitrang 7 ist vorhanden, ,5 Wenn die Speichersteuerung 3012 feststellt, daß eine wenn die Daten für eine Speicheranforderung im Eingabeanforderung für das betreffende Hauptspei-Register für Speicheradresse SAR auf den züge- chermodul MSM ist, der Belegt-Anzeiger 3016 für hörigen Puffer für Speicherdaten SDB geschaltet dieses MSM jedoch belegt ist, erstellt die Speicherwerden, steuerung 3012 am Ausgang auf der Leitung 3018 kein
8. Eine Situation nach Zeitrang 8 ist gegeben, wenn 2° Annahmesignal. Die Tatsache, daß am Eingang der ein Hauptspeichermodul, für das im Anforde- Logik für Speichersteuerung 3022 die vorbestimmte rungsregister eine noch nicht bearbeitete Anfor- Anzahl von Zyklen nach dem Laden des Anf orderungsderung vorhanden ist, nicht belegt wird. Wenn ein registers 245 kein Annahmesignal vorhanden ist, dient Zeitrang nach 1 bis 8 nicht gegeben ist, wird der als Anzeige dafür, daß die Anforderung zurückgevorerwähnte Annahmetrigger in der Speicher- *5 wiesen worden ist. Wenn dies der Fall ist, überträgt steuerung MSCE eingeschaltet, wodurch eine die MSCE-Logk für Speichersteuerung 3022 über die neue Abruf- oder Speicheranforderung durch die Steuerleitung 3024 ein Signal zum Zeitrang-Strom-Zentraleinheit CP U auf die Sammelleitung für kreis 3002, um während des nachfolgenden Zyklus Speicheradresse SAB auf geschaltet werden kann. eine neue Anforderung der Zentraleinheit CPU an
30 das System auf der Leitung 3000 zu unterdrücken und
Weitere Ausführungsform der Erfindung um zu veranlassen, daß die zurückgewiesene Anforde-
rung im Anforderungsregister 245 über die Rucklei-
In F i g. 3 ist eine weitere Form der Anordnung der tung 3026 auf die Sammelleitung 3004 geschaltet wird. Speichersteuerung MSCE und des Speichers darge- Wenn dies der Fall ist, wird die vorher zurückgestellt. Der hauptsächliche Unterschied zwischen den in 35 wiesene Anforderung erneut im Anforderungsregister F i g. 2 und 3 dargestellten Ausführungen ist, daß in 245 mit einer neuen Zeitgebereinstellung gespeichert, der F i g. 3 das Annahmeregister 246 weggelassen ist und es wird ein weiterer Versuch unternommen, die und die meisten der von diesem Register wahrge- Anforderung auszuführen. Die Annahme oder Abnommenen Funktionen in die Hauptspeichermoduln Weisung dieser Anforderung durch das Hauptspeicher-104 selbst verlegt worden sind. Eine Abruf anforde- 4° modul MSM wird in genau der gleichen Art und Weise rung von der Zentraleinheit CP[/auf der Leitung 3000 wie die Annahme oder Abweisung einer Originalwird durch den Speicher-Adreß-Sammelleitung- (SAB) anf orderung von der Zentraleinheit CPU behandelt. Zeitrang-Stromkreis 3002 auf die Sammelleitung 3004 Es werden wiederholte Versuche gemacht, die Anübertragen. Die Anforderung auf der Sammelleitung forderungen auszuführen, bis ein Versuch zur Aus-3004 wird automatisch in der obersten leeren Position 45 führung der Anforderung zu einem Zeitpunkt gemacht im Anforderungregister 245 gespeichert und wird zum wird, wenn der Belegtanzeiger 3016 für das ange-Eingang des Entschlüßlers 3006 und des Vergleichers forderte Hauptspeichermodul MSM nicht belegt ist. 3008 in jedes Hauptspeichermodul 104 übertragen. Wie bereits erwähnt, wird der Adressenteil einer Nur das Hauptspeichermodul MSMl ist im Detail Anforderung auf der Sammelleitung 3004 ebenfalls gezeigt, da die Stromkreise in allen Hauptspeicher- 50 auf einen Eingang des Vergleichers 3008 in jedem nioduln MSM gleich sind, und das für Hauptspeicher- Hauptspeichermodul MSM geschaltet. Der andere modul MSMl Gesagte ist ebenfalls für MSM2 bis Eingang des Vergleichers ist die Adresse der Anforde- MSM4 gültig. Der Entschlüßler 3006 überträgt seine rung, die gerade vom Hauptspeichermodul MSM Ausgabe auf der Leitung 3010 zur Speichersteuerung ausgeführt wird, dessen Adresse in dem daran befind-3012, wo entschieden wird, ob die Anforderung für 55 liehen Speicher-Adreßregister MAR enthalten ist. dieses betreffende Hauptspeichermodul MSM ist. Ein Wenn ein Vergleicher 3008 Übereinstimmung zwischen weiterer Eingang zur Speichersteuerung 3012 ist die der Adresse der Anforderung auf der Sammelleitung Ausgangsleitung 3014 vom Belegt-Anzeiger 3016. Wenn 3004 und der Adresse der Anforderung, die gerade in die Speichersteuerung 3012 feststellt, daß die Anforde- der Speicheranordnung ausgeführt wird, feststellt, rung für die gekennzeichnete Anordnung ist und der 60 so besteht die Situation eines Vielfachzugriffs, und das Belegt-Anzeiger 3016 ausgeschaltet ist, erstellt die daraus resultierende Ausgangssignal auf der Leitung Speichersteuerung 3012 auf der Annahmeleitung 3018 3028 wird zur Speichersteuerung 3012 übertragen und ein Ausgangssignal, welches über die Sammelleitung setzt das Annahme-2-Flip-Flop 3030. Es ist entschieden für Steuerung 3020 zur MSCE-Logik für Speicher- worden, daß nicht mehr als zwei Zugriffe in nur einem steuerung 3022 übertragen wird. Wenn ein Annahme- 65 einzigen Abruf an eine Adresse gegeben werden. Das signal auf die Logik für Speichersteuerung 3022 über- Signal auf der Leitung 3028 verursacht daher, wenn tragen wird, wird es eine bestimmte Anzahl von Zyklen, das Annahme-2-Flip-Flop 3030 nicht bereits gesetzt nachdem die Originalanforderung über die Sammel- ist, daß die Speichersteuerung 3012 die zweite An-
17 18
förderung an die gleiche Adresse zur Ausführung ak- enthaltenen Datenausgangstore auf die Ausgangs-
zeptiert, wohingegen, wenn Annahme-2-Flip-Flop Sammelleitung für Speicher 3054 geschaltet werden
3030 gesetzt ist, das resultierende Signal auf der Lei- können.
tung 3031 die Annahme einer neuen Anforderung an Eine von der Zentraleinheit CPU an die Sammeldie gleiche Adresse verhindert, wodurch die Anzahl 5 leitung 3000 gelegte Speicheranforderung wird in einem der möglichen Vielfachzugriffe beschränkt wird. Die der Register für Speicheradresse SAR 241 gespeichert. Speichersteuerung 3012 erstellt daher auf der Annahme- Das betreffende SAR, in dem eine Anforderung geleitung 3018 ein Ausgangssignal, wenn nur auf der speichert wird, wird auf ähnliche Art und Weise, wie Leitung 3028 ein Signal vorhanden ist, und die Spei- vorher im Hinblick auf die in F i g. 2 gezeigte Auschersteuerung MSCE reagiert auf das Annahmesignal io führungsform beschrieben, festgestellt. Wenn die auf die gleiche Art und Weise wie auf irgendein anderes Daten für die in einem SAR gespeicherte Anforderung Annahmesignal; wohingegen auf der Leitung 3018 verfügbar werden, werden sie durch die Zentraleinheit kein Annahmesignal ist, wenn auf beiden Leitungen CPU über die Leitungen 3058 auf die entsprechenden 3028 und 3031 Signale vorhanden sind, und die Puffer für Datenspeicher SDBI bis SDB 3244 ge-Speichersteuerung MSCE reagiert genauso, als ob 15 schaltet. Der MSCE-Logik für Speichersteuerung 3022 eine Anforderung zurückgewiesen worden sei. wird ebenfalls mitgeteilt, daß diese Daten verfügbar Die Speichersteuerung 3012 erstellt auch für ein sind. Die Speichersteuerung schaltet dann den Inhalt gegebenes Hauptspeichermodul auf der DAT-Anior- des zugehörigen ^i? 241 über die Leitungen 3060 auf derungsleitung 3032 eine vorbestimmte Zeit, bevor ein den Zeitrang-Stromkreis 3002, wobei angenommen Signal Daten-Aus-Tor (DAT SIG) vom Hauptspeicher- 20 wird, daß dieser Anforderung Vorrang vor einem Signal modul angefordert wird, ein Daten-Aus-Tor-Anforde- auf der Sammelleitung 3000 oder 3026 eingeräumt rungssignal (DATANF). Das Signal DAT SIG ist ein wird. Die daraus resultierende Speicheranforderung Steuersignal und dient zum Öffnen der in den Speicher- auf der Sammelleitung 3004 wird im Anforderungsmoduln (MSM) vorgesehenen Datenausgangstore register 245 wie eine Abrufanforderung gespeichert (DAT) zum Auslesen der Daten aus dem Modul. 25 und wird ebenfalls für jedes der Hauptspeicher-Wenn der Zeitpunkt richtig ist, kann das Annahme- moduln auf den Entschlüßler 3006 geschaltet, signal auf der Leitung 3018 dafür benutzt werden. Das Wenn das gewünschte Hauptspeichermodul nicht Signal auf der Leitung 3032 wird über die Sammel- belegt ist, wird die Anforderung angenommen und die leitung für Steuerung 3020 zur MS'Ci'-Logik für entsprechenden Daten im Puffer für Speicherdaten Speichersteuerung 3022 geschaltet. Das daraus auf der 30 SDB 244 über die Speicher-Sammelleitung SBI242 Leitung 3024 entstandene Ausgangssignal wird dazu auf die richtige Speicheranordnung geschaltet. Wenn verwendet, eine Daten-Aus-Tor-Anforderung für das die Anforderung zurückgewiesen wird, wird sie so zugehörige Hauptspeichermodul in der MSM-Warte- lange vom Anforderungsregister 245 in der vorher für schlange 3034 zu speichern. Die Warteschlange 3034 ist Abrufanforderungen beschriebenen Weise zirkuliert, ein Weiterschaltregister, welches von oben nach unten 35 bis sie das gewünschte Hauptspeichermodul frei findet, in die unterste leere Position geladen wird. Die Warte- Wenn für die gleiche Adresse zwei Speicheranfordeschlange arbeitet daher so, daß die zuerst eingegebene rungen empfangen werden oder wenn zu irgendeinem Information auch zuerst wieder herausgegeben wird. Zeitpunkt zwei Register für Speicheradresse SAR 241 Periphere Speicher 105 schalten ebenfalls über die vorhanden sind, die in den Puffern für Speicherdaten Leitungen 3036 und die Sammelleitung für Steuerung 40 SDB 244 Daten verfügbar haben, so werden diese 3020 ihre X»^T"-Anforderung an die MSCE-Logik für Situationen auf ähnliche Art und Weise, wie in F i g. 2 Speichersteuerung 3022. Eine ZMT-Anforderung für dargestellt, behandelt. Kurz gesagt werden in der vorperiphere Speicher wird auf die gleiche Art und Weise herigen Situation die Anforderungen zusammengein die Warteschlange 3038 geladen wie eine Anforde- kettet, und die zuerst empfangene Anforderung wird rung für einen Hauptspeichermodul in die Warte- 45 vor der zweiten ausgeführt, wenn auch die Daten für schlange 3034 geladen wird. Der Zeitrang-Stromkreis die zweite Anforderung zuerst verfügbar sind. In der 3040 stellt fest, ob in der Warteschlange 3038 DAT- zweiten Situation werden die Anforderungen so beAnforderungen sind, und erstellt auf der Leitung 3042 handelt, daß die erste Anforderung auch als erste ein Ausgangssignal, das diese Anforderungen über den abgefertigt wird.
Entschlüßler 3044 auf die D^ir-Leitung 3046 für so Jede dem System über die Sammelleitung 3000 zugeperiphere Speicher schaltet. Wenn in der Warte- führte Abrufanforderung wird in den Vergleichern 820 schlange 3038 keine DAT-Ατάorderungen gespeichert mit den in den Registern für Speicheradresse SAR 241 sind, erstellt der Zeitrang-Stromkreis 3040 auf der gespeicherten Adressen vergleichen. Bei Übereinstim-Leitung 3048 ein Ausgangssignal, welches veranlaßt, mung wird über die Leitung 3064 ein Signal angelegt, daß die unterste Anforderung in der MSM-Warte- 55 um die Annahme der Anforderung durch das System schlange 3034 über den Entschlüßler 3050 zur DAT- auch dann zu unterdrücken, wenn das Hauptspeicher-Leitung 3052 für den Hauptspeicher geschaltet werden modul als nicht belegt gekennzeichnet ist. Der Grund kann. Der Grund dafür, daß die Zeitrangeinheit 3040 dafür ist vorher beschrieben worden. Während das erforderlich ist, ist, daß der periphere Speicher 105 an die Logik für Speichersteuerung 3022 gelegte Signal und die Hauptspeichermoduln 104 eine gemeinsame 60 verhindern kann, daß als Ergebnis eines Annahme-Ausgangs-Sammelleitung für Speicher (SBO) 3054 signals die Anforderung in den Anforderungsrebenutzen. Auf dieser Sammelleitung wird dem peri- gistern245 aufgehoben wird und ein Verkettungsbit pheren Speicher 105 der Vorrang eingeräumt, indem in das zugehörige Anforderungsregister setzen kann, seine Anforderung für ein Daten-Aus-Tor zuerst abge- um Versuche, die Anforderung so lange zirkulieren zu. fertigt wird. Ein Daten-Aus-Tor-Signal auf der Leitung 65 lassen, bis die Speicheranforderung im Register für 3052 wird auf die zugehörige Speichersteuerung 3012 Speicheradresse SAR 241 ausgeführt ist, zu verhindern, geschaltet, so daß die in den entsprechenden Speicher- kann die Logik für Speichersteuerung 3022 nicht vermoduln aufgenommenen Daten über die im Speicher hindern, daß der Abruf im Hauptspeichermodul MSM
ausgeführt wird. Das Signal kann jedoch die Auswirkung dieses Abrufs unwirksam machen, indem es das erforderliche Daten-Aus-Tor nicht erstellt oder indem es keine Abnehmer-Adresse für den Abruf zu Verfügung stellt.
Schließlich hat der ^5-Zeitrang-Stromkreis 3002 noch einen weiteren Eingang, nämlich die Sammelleitung 3066 von den Eingabe-Ausgabequellen. Es sei angenommen, daß der Zeitrang-Stromkreis 3002 den Anforderungen auf dieser Leitung den Vorrang vor den Anforderungen auf den Sammelleitungen 3000, 3026 und 3060 einräumt. Wenn auf der Sammelleitung 3004 eine Anforderung vorhanden ist, so wird sie genauso behandelt wie jede andere Anforderung an das System. Wenn auf der Sammelleitung 3066 eine Speicheranforderung auftritt, so wird diese auf eine hier näher erläuterte Art und Weise in einem der Register für die Speicheradresse SAR 241 gespeichert und wird dort so lange festgehalten, bis die erforderlichen Daten von der Eingabe-Ausgabe-Einheit über die Leitung 3068 zum Puffer für Speicherdaten SDB (Eingabe/Ausgabe) 244 übertragen sind. Die Eingabe-Ausgabe-Speicheranforderung wird dann auf genau die gleiche Art und Weise wie jede andere Speicheranforderung behandelt.
Mögliche Abänderungen
Um die Beschreibung zu vereinfachen, sind in dem Speichersystem der F i g. 3 nur vier Hauptspeichermoduln MSM dargestellt, welches einer vierfachen Überlappung entspricht. Das System kann jedoch leicht dahingehend abgeändert werden, das es eine größere Anzahl Hauptspeichermoduln MSM für z. B. achtfache oder sechzehnfache Überlappung enthält.
Offenbar ist die Anzahl der Positionen im Annahmeregister eine Funktion des Verhältnisses zwischen der Zykluszeit für die Hauptspeichermoduln MSM und der Zykluszeit der Maschine. Aus den vorerwähnten Gründen ist die Anzahl der Positionen im Annahmeregister um zwei niedriger, als dieses Verhältnis in den beschriebenen Ausführungsformen der Erfindung ergeben würde; bei anderen Verhältnissen in der Zeitgabe würde natürlich eine andere Anzahl Positionen im Annahmeregister vorhanden sein. Die Anzahl der Positionen im Anforderungsregister und im Register für Speicheradresse SAR könnte wahlweise geändert werden. Die Anzahl der Positionen im Anforderungsregister sollte ausreichen, so daß die Situation, daß das Anforderungsregister voll ist, nicht oft auftritt. Der wesentliche Aufwand an Bauteilen für jedes Register und deren wesentliche Kosten setzen eine Grenze für die Anzahl der Positionen im Anforderungsregister. Dementsprechend sollte auch die Anzahl der Positionen im Register für Speicheradresse SAR ausreichen, so daß immer ein SAR verfügbar ist, wenn das System eine Speicheranforderung erhält. Jedoch setzen wiederum die Kosten der zugefügten Positionen eine Grenze für die Anzahl der eingesetzten Positionen. Die Anzahl der Positionen im Puffer für Speicherdaten SDB ist natürlich eine Funktion der Anzahl der SAR-Positionen.
In einer weiteren Ausführungsform der Erfindung wird ein Anforderungsregister nur dann weitergeschaltet, wenn ein Hauptspeichermodul MSM dafür verfügbar ist, wohingegen ein S^ü-Register bereits weitergeschaltet wird, sobald die erforderlichen Daten im Puffer für Speicherdaten SDB verfügbar sind. Eine Speicheranforderung vom Register für Speicheradresse SAR kann daher das gewünschte Hauptspeichermodul MSM belegt finden und wird im Anforderungsregister gespeichert. Das System könnte so modifiziert werden, daß das Weiterschalten eines Registers für Speicheradresse SAR auf die Sammelleitung für Speicheradresse SAB verhindert wird, wenn das gewünschte Hauptspeichermodul MSM belegt ist, indem das von der Anforderung im SAR erforderliche Hauptspeichermodul entschlüsselt wird, und indem dem Zeitrang-Flip-Flop vom entsprechenden Belegt-Anzeiger eine Anzeige »Nicht-Belegt« zur Verfügung gestellt wird.
In dieser Ausführungsform der Erfindung werden alle Anforderungen auf der Sammelleitung für Speicheradresse SAB 240 in das Anforderungsregister und in das Annahmeregister weitergeschaltet, und das Gültigkeitsbit in diesen Registern wird dafür benutzt, anzuzeigen, ob die aufgeschaltete Information benutzt werden soll oder nicht. Es liegt jedoch in der Erfindung, ein Auswahlsignal als Basis für das Weiterschalten der Information in das Annahmeregister zu benutzen und auch die nicht erfolgte Erstellung eines Auswahlsignals als Basis für das Weiterschalten der Information in das Anforderungsregister zu benutzen.
Obwohl in der vorliegenden Ausführungsform der Erfindung das Annahmeregister 246 ein Weiterschaltregister im physikalischen Sinne eines »Herunterdrückens« der Daten ist, kann die gleiche Arbeitsweise auch mit konventionellen Registern und geeigneten Steuerungs-Stromkreisen erreicht werden. Der Vorteil liegt darin, daß das Register vereinfacht und seine Herstellungskosten niedriger werden. Der Nachteil liegt in den erforderlichen wesentlich komplexeren Steuerstromkreisen. Die Steuerstromkreise müßten während eine jeden Zyklus die zuletzt geladene Position feststellen und diese als die oberste Position betrachten. Dann würden neue Daten in diese Position geladen werden. Alle Positionen des Registers müßten daher mit Eingabe-Stromkreisen versehen werden und nicht nur eine einzige Position, nämlich die oberste. Wenn die Position 1 im Annahmeregister einmal festgelegt ist, sollten die Positionen 2 bis 11 von diesem Punkt aus in einer Art und Weise ähnlich dem Einwickeln folgen. Die Ausgabe-Steuerkreise würden dafür sorgen, daß die richtigen Register während eines jeden Zyklus überprüft werden, die Einstellung der Belegt-Anzeiger-Flip-Flops einzuhalten, die Funktion der Zentraleinheit- und Bedienungspult-Datenrückkehr zu handhaben und die übrigen Funktionen des Annahmeregisters durchzuführen.

Claims (6)

Patentansprüche:
1. Schaltungsanordnung zur Adressierung eines aus mehreren Moduln bestehenden, überlappt arbeitenden Speichers mit einem Anforderungsregisterstapel zur Speicherung von empfangenen Speicherabrufanforderungen, einem Annahmeregisterstapel zur Speicherung von sofort ausführbaren Speicherabrufanforderungen und einem Registerstapel zur Speicherung von Einspeicheranforderungen, wobei die Speicheranforderungen den genannten Registerstapeln und allen Moduln über eine gemeinsame Speicheradressensammelleitung zugeführt werden und in jedem Modul Einrichtungen zur Decodierung der Bezeichnung des angeforderten Moduls und zur Angabe des Belegungszustandes des Moduls vorhanden sind, gekennzeichnetdurch eine Speichersteuerung (3012) in jedem Speichermodul (MSM), welche eingangs-
seitig mit dem an sich bekannten Enschlüßler (3006) und Belegungs-Flip-Flop (3016) des Moduls verbunden ist und Signale über eine Steuersammelleitung (3020) an eine zentrale Speichersteuerungslogik (3022) liefert, wobei diese Speichersteuerungslogik (3022) mit dem Anforderungsregisterstapel (245) verbunden ist, derart, daß das von einem freien Speichermodul durch die Speichersteuerungslogik empfangene Annahmesignal die Übertragung der betreffenden Speicheranforderung von dem Anforderungsregisterstapel (245) in den Annahmeregisterstapel (246) veranlaßt und das Ausbleiben dieses Annahmesignals das Verbleiben der betreffenden Speicheranforderung im Anforderungsregisterstapel (245) zur Folge hat.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichersteuerungslogik (3022) das eventuelle Annahmesignal eine feste Anzahl von Maschinenzyklen nach Einspeicherung der Speicherabrufanforderung in den An- forderungsregisterstapel empfängt.
3. Schaltungsanordnung nach Anspruch 2, gekennzeichnet durch einen Zeitrang-Stromkreis (3002) zur Prioritätsauswahl, welcher beim Ausbleiben des Annahmesignals die Weiterleitung von Speicheranforderungen auf die Adressensammelleitung (3004) im nächsten Maschinenzyklus verhindert und dafür die betreffende, zuvor nicht angenommene Speicheranforderung nochmals auf die Adressensammelleitung (3004) gegeben wird.
4. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch einen Vergleicher (3008) in jedem Speichermodul (MSM), der eingangsseitig mit der Adressensammelleitung (3004) und dem Speicheradressenregister (MAK) des Moduls und ausgangsseitig mit einer zählenden Kippschaltung (3030) und einen zusätzlichen Eingang der Speichersteuerung (3012) verbunden ist, derart, daß bei Gleichheit der Adresse einer gerade über die Adressensammelleitung (3004) empfangenen Anförderung mit der Adresse eines gerade durchgeführten Speicherzugriffs die Speichersteuerung (3012) ein Annahmesignal an die Speichersteuerungslogik (3022) liefert, obwohl das Speichermodul belegt ist, und dadurch eine bestimmte, durch die Kapazität der Kippschaltung (3030) gegebene Anzahl von Speicherzugrifferi im Rahmen einer einzigen Modulanforderung durchgeführt wird.
5. Schaltungsanordnung nach Anspruch 2, gekennzeichnet durch Anforderungssignale (DAT ANF, 3032), welche von der Speichersteuerung (3012) an die Speichersteuerungslogik (3022) geliefert werden und in einem von der Speichersteuerungslogik (3022) gesteuerten Registerstapel (MSM Warteschlange, 3034) gespeichert und nach einer bestimmten Anzahl von Zyklen über einen Entschlüßler (3050) als Steuersignal (DAT SIG) zur Speichersteuerung (3012) übertragen werden, welches das Öffnen von Daten-Ausgangs-Toren (DAT) in dem betreffenden Speichermodul (MSM) veranlaßt, wodurch die auszulesenden Daten auf die für alle Moduln (MSM) gemeinsame Ausgangs-Sammelleitung für Speicher (SBO, 3054) geschaltet werden.
6. Schaltungsanordnung nach Anspruchs, dadurch gekennzeichnet, daß der Registerstapel (241) zur Aufnahme der Einspeicheranforderungen über die Prioritätsschaltung (3002) und die Adressensammelleitung (3004) mit dem Anforderungsregisterstapel (245) verbunden ist, derart, daß beim Empfang der zu speichernden Daten in hierfür vorgesehenen Pufferregistern_ (244) die Speichersteuerungslogik (3022) die Übertragung der betreffenden Einspeicheranforderung vom Registerstapel (241) über die Prioritätsschaltung (3002) in den Anforderungsregisterstapel (245) veranlaßt, wobei bei Vorliegen von noch nicht angenommenen Abrufanforderungen und Einspeicheranforderungen mit der gleichen Speicheradresse zuerst die Einspeicheranforderung ausgeführt wird.
Hierzu 1 Blatt Zeichnungen
DE19671549479 1966-09-12 1967-09-09 Schaltungsanordnung zur adressierung eines aus mehreren moduln bestehenden speichers Withdrawn DE1549479B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US57874566A 1966-09-12 1966-09-12
US57874466A 1966-09-12 1966-09-12

Publications (1)

Publication Number Publication Date
DE1549479B1 true DE1549479B1 (de) 1971-06-03

Family

ID=27077570

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671549479 Withdrawn DE1549479B1 (de) 1966-09-12 1967-09-09 Schaltungsanordnung zur adressierung eines aus mehreren moduln bestehenden speichers

Country Status (4)

Country Link
US (2) US3449723A (de)
DE (1) DE1549479B1 (de)
FR (1) FR1538070A (de)
GB (1) GB1151041A (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3638198A (en) * 1969-07-09 1972-01-25 Burroughs Corp Priority resolution network for input/output exchange
US3593315A (en) * 1969-09-17 1971-07-13 Burroughs Corp Method and apparatus for deallocating small memory spaces assigned to a computer program
US3694074A (en) * 1970-03-05 1972-09-26 Robert W Huboi Photographic printing system
US3699530A (en) * 1970-12-30 1972-10-17 Ibm Input/output system with dedicated channel buffering
US3918031A (en) * 1971-10-26 1975-11-04 Texas Instruments Inc Dual mode bulk memory extension system for a data processing
US4048623A (en) * 1974-09-25 1977-09-13 Data General Corporation Data processing system
US4176394A (en) * 1977-06-13 1979-11-27 Sperry Rand Corporation Apparatus for maintaining a history of the most recently executed instructions in a digital computer
US4228500A (en) * 1978-03-27 1980-10-14 Honeywell Information Systems Inc. Command stacking apparatus for use in a memory controller
WO1980001421A1 (en) * 1979-01-09 1980-07-10 Sullivan Computer Shared memory computer method and apparatus
US4484262A (en) * 1979-01-09 1984-11-20 Sullivan Herbert W Shared memory computer method and apparatus
US4707781A (en) * 1979-01-09 1987-11-17 Chopp Computer Corp. Shared memory computer method and apparatus
US4541045A (en) * 1981-09-21 1985-09-10 Racal-Milgo, Inc. Microprocessor architecture employing efficient operand and instruction addressing
GB8401804D0 (en) * 1984-01-24 1984-02-29 Int Computers Ltd Data storage apparatus
AU553416B2 (en) * 1984-02-24 1986-07-17 Fujitsu Limited Pipeline processing
US4729093A (en) * 1984-09-26 1988-03-01 Motorola, Inc. Microcomputer which prioritizes instruction prefetch requests and data operand requests
JPS62180470A (ja) * 1986-02-04 1987-08-07 Hitachi Ltd ベクトル処理装置
US4805098A (en) 1986-05-05 1989-02-14 Mips Computer Systems, Inc. Write buffer
JPH0631957B2 (ja) * 1987-02-06 1994-04-27 ヤマハ株式会社 電子楽器
US4953079A (en) * 1988-03-24 1990-08-28 Gould Inc. Cache memory address modifier for dynamic alteration of cache block fetch sequence
US5325523A (en) * 1991-04-10 1994-06-28 International Business Machines Corporation Method for deleting objects from library resident optical disks by accumulating pending delete requests
US5278800A (en) * 1991-10-31 1994-01-11 International Business Machines Corporation Memory system and unique memory chip allowing island interlace
US5701434A (en) * 1995-03-16 1997-12-23 Hitachi, Ltd. Interleave memory controller with a common access queue
US5692121A (en) * 1995-04-14 1997-11-25 International Business Machines Corporation Recovery unit for mirrored processors
US20080189479A1 (en) * 2007-02-02 2008-08-07 Sigmatel, Inc. Device, system and method for controlling memory operations

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1178623B (de) * 1959-12-30 1964-09-24 Ibm Programmgesteuerte datenverarbeitende Maschine
US3200380A (en) * 1961-02-16 1965-08-10 Burroughs Corp Data processing system
US3242467A (en) * 1960-06-07 1966-03-22 Ibm Temporary storage register

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3029414A (en) * 1958-08-11 1962-04-10 Honeywell Regulator Co Information handling apparatus
US3061192A (en) * 1958-08-18 1962-10-30 Sylvania Electric Prod Data processing system
US3234524A (en) * 1962-05-28 1966-02-08 Ibm Push-down memory
US3312943A (en) * 1963-02-28 1967-04-04 Westinghouse Electric Corp Computer organization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1178623B (de) * 1959-12-30 1964-09-24 Ibm Programmgesteuerte datenverarbeitende Maschine
US3242467A (en) * 1960-06-07 1966-03-22 Ibm Temporary storage register
US3200380A (en) * 1961-02-16 1965-08-10 Burroughs Corp Data processing system

Also Published As

Publication number Publication date
US3449723A (en) 1969-06-10
US3449724A (en) 1969-06-10
FR1538070A (fr) 1968-08-30
GB1151041A (en) 1969-05-07

Similar Documents

Publication Publication Date Title
DE1549479B1 (de) Schaltungsanordnung zur adressierung eines aus mehreren moduln bestehenden speichers
DE2230830C2 (de) Datenverarbeitungsanlage
DE69021461T2 (de) Lese/Schreib-Speicher.
DE2162806C2 (de) Speichersteuereinheit zur vereinfachter Pufferung von Anforderungen der Ein- Ausgabekanäle
DE2241257B2 (de) Datenverarbeitende Anlage
DE3508291A1 (de) Realzeit-datenverarbeitungssystem
DE2841041A1 (de) Datenverarbeitungsanlage mit mindestens zwei mit einem schnellen arbeitsspeicher ausgeruesteten prozessoren
DE2523372B2 (de) Eingabe-ZAusgabe-Anschlußsteuereinrichtung
DE3137627C1 (de) Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern
DE2039040B2 (de) Verfahren zum steuern des datenaustauschs zwischen einer zentralstation und mindestens einer von mehreren unterstationen und unterstation zur durchfuehrung eines solchen verfahrens
DE1424762B2 (de) Datenverarbeitungsanlage
DE2010772A1 (de)
DE2019444A1 (de) Datenverarbeitungsanlage
DE1549437A1 (de) Datenverarbeitendes System aus mehreren miteinander verbundenen Datenverarbeitungsanlagen
DE1524111C3 (de) Elektronische Datenverarbeitungsanlage
DE2148956C3 (de) Datenübertragungssystem
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE2063195C2 (de) Verfahren und Einrichtung zur Operationssteuerung einer Anzahl von externen Datenspeichern
DE2454613C2 (de) Kanaleinheit für die Steuerung der Datenübertragung auf einer Vielzahl von Kanälen zwischen den peripheren Einrichtungen und dem Hauptspeicher einer digitalen Datenverarbeitungsanlage
DE1499206B2 (de) Rechenanlage
DE3013064C2 (de) Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher
DE2054941C2 (de) Anordnung zur Auswahl von Datensätzen
DE1237812B (de) Datenverarbeitungsgeraet mit mehreren Speichern
DE3142504A1 (de) Mehrfachplattenspeicher-uebertragungssystem
CH495584A (de) Datenverarbeitungsanlage

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee