DE1237812B - Datenverarbeitungsgeraet mit mehreren Speichern - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Int. CL:

G06f

Deutsche Kl.: 42 m3 - 5/06

Nummer: 1237 812

Aktenzeichen: J 21057IX c/42 m3

Anmeldetag: 20. Dezember 1961

Auslegetag: 30. März 1967

Die Erfindung betrifft ein Datenverarbeitungsgerät mit mehreren Speichern, die über eine Sammelleitung bzw. einen Kanal mit mehreren von den Speichern Informationen anfordernden Geräteteilen des Datenverarbeitungssystems verbunden sind, wobei die verschiedenen Zugriffszeiten der einzelnen Speicher aufeinander abgestimmt werden.

In einem Rechensystem, das parallel arbeitet und aus einer zentralen Recheneinheit, einer oder mehreren Kernspeichereinheiten, einer Vermittlungseinheit sowie Eingabe-Ausgabe-Vorrichtungen, den sogenannten Datenübermittlung fordernden Geräten, besteht, ist die Speicherzugriffszeit der Faktor, der die Arbeitsgeschwindigkeit des Rechensystems begrenzt. Um die Leistung zu verbessern, muß die Wirkungsweise aller Elemente des Systems so gesteuert werden, daß der Speicher während eines größtmöglichen Teils der Arbeitszeit des Systems arbeiten kann. Eine Datenvermittlung, wie sie in der Erfindung beschrieben wird, ist das Hauptverbindungsglied in dem Rechensystem und sorgt dafür, daß der Speicher optimal arbeitet.

So wurde z. B. unter dem Titel »Stretch — Eine neue Entwicklungsstufe der Datenverarbeitungsmaschinen« im Sonderdruck der Neuen Züricher Zeitung, Beilage Technik, vom 19. Oktober 1960 eine Datenverarbeitungsanlage bekannt, in der mehrere Speicher nur durch einen Kanal mit mehreren Informationen anfordernden Geräten verbunden sind. Die dabei verwendeten Speicher haben alle gleiche Zugriffszeiten und sind gegeneinander verriegelt, so daß Komplikationen durch Mehrfachaufruf nicht auftreten können.

Das Verbindungsglied in den bekannten Datenverarbeitungssystemen umfaßt getrennte Verbindungsmittel für jeden Speicher, die Datenübermittlung fordernden Geräte sind mit dem Speicher synchronisiert, und Daten stehen nur von einem Datenübermittlung fordernden Gerät aus zu demjenigen Speicher zur Verfügung, der durch dem ausgewählten Speicher zugeordnete besondere Verbindungsmittel angeschlossen ist. Diese Merkmale führen zu Einschränkungen in dem System, die eine optimale Speicheroperation verhindern. Außerdem wird durch das mehrfache Vorhandensein von Verbindungsmitteln, zu denen je ein Wortregister in jedem der Datenübermittlung fordernden Geräte für jeden Speicher oder in einer zentralen Befehlsstation gehört, in dem System sehr viel Platz weggenommen, und die Kosten dafür sind hoch.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Datenverarbeitungssystem zu schaffen, das eine Datenverarbeitungsgerät mit mehreren Speichern

Anmelder:

International Business Machines Corporation,
Armonk, N.Y. (V. St. A.)

Vertreter:

Dipl.-Ing. H. E. Böhmer, Patentanwalt,

Böblingen, Sindelfinger Str. 49

Als Erfinder benannt:
Lars Olof Ulfsparre,
Poughkeepsie, N.Y. (V. St. A.)

Beanspruchte Priorität:
V. St. v. Amerika vom 30. Dezember 1960
(79 899)

Mehrzahl von Informationen fordernden Geräten, die asynchron laufen, Zugriff zu jeder beliebigen von mehreren Speichereinheiten über eine gemeinsame Sammelleitung bzw. einen gemeinsamen Kanal und eine gemeinsame Ausgabesammelleitung bzw. einen Kanal erhalten, wobei der Vorrang von schnelleren Speichern gegenüber langsameren Speichern und wichtigeren Informationen gegenüber nicht so wichtigen Informationen mit berücksichtigt wird.

Die erfindungsgemäße Lösung der Aufgabe besteht nun darin, daß die Speicher verschiedene Zugriffszeiten aufweisen, daß Verzögerungen vorgesehen sind, um die Zugriffszeit der schnelleren Speicher maximal auf die Zugriffszeit des langsamsten Speichers vergrößern zu können, und daß die Verzögerungen derart eingeschaltet werden, daß eine gleichzeitige Datenausgabe von zwei Speichern vermieden wird.

Da die Speichervorrichtungen erfindungsgemäß so gesteuert werden, daß jeweils nur eine Informationseinheit ausgelesen wird, sieht die Schaltungsanordnung nach der Erfindung das richtige Verschlüsseln einer Rückadresse vor, die aus Anforderungssignalen gebildet wird, und verzögert diese Adresse um eine entsprechend lange Zeit, damit sie mit dem Zeitpunkt der geforderten Datenübermittlung auf der Speicherausgangssammelleitung koinzidiert. Dann wird die Rückadresse entschlüsselt und steht zur

709 5+7/187

3 4

Verfügung, um ein entsprechendes Rückführungstor ist so geschaltet, daß die Informationen aus den

auszuwählen, damit die entnommenen Daten vom Speichern jedem der Datenübermittlung fordernden

richtigen Register in dem betreffenden Datenüber- Geräte zur Verfügung stehen. Die Datenvermittlung

mittlung fordernden Gerät, von dem die Anforderung nach der Erfindung liefert ein Torsignal zu dem ausausgeht, angenommen werden. 5 gewählten Speicher, damit, wenn die angeforderte

In einem solchen flexiblen System kommen die Information in der Eingangssammelleitung vorliegt,

Anforderungen aus den Datenübermittlung fordern- nur der ausgewählte Speicher die verfügbare Infor-

den Geräten in planloser Folge, weil diese Geräte mation in sein Eingangsregister aufnimmt. Außerdem

asynchron arbeiten. Obwohl gewöhnlich keine An- sieht die Sammelleitungssteuerung nach der Erfin-

forderungen einander stören, gibt es zwei Möglich- io dung vor, daß das richtige Datenübermittlung for-

keiten der Störung, nämlich erstens gleichzeitige dernde Gerät so gesteuert wird, daß es die richtige

Anforderungen für denselben Speicher und zweitens angeforderte Information empfängt, wenn diese in

gleichzeitige Anforderungen für verschiedene Spei- der Ausgangssammelleitung vorliegt,

eher. Die Erfindung trifft Vorkehrungen gegen diese Da mehrere Vorrichtungen eine einzige Sammel-

Überlappungsmöglichkeiten und steuert sie durch 15 leitung benutzen, können natürlich leicht Konflikte

einen Vorrangplan. entstehen. Diese Konflikte werden aufgelöst durch

Die Erfindung wird nun an Hand eines Beispiels die Verwendung eines Vorrangplans, nach welchem

erklärt. In die Eingabevorrichtung mit dem längsten Arbeits-

Fig. IA ist gezeigt, wie Fig. 2A bis 21 angeord- umlauf den höchsten und die Eingabevorrichtung mit

net werden müssen, um in Form eines Blockdia- so dem zweitlängsten Arbeitsumlauf den zweithöchsten

gramms ein nach den Prinzipien aufgebautes elektro- Vorrang erhalten. Immer wenn eine Anforderung an

nisches Datenverarbeitungssystem zu veranschau- einen Speicher gestellt wird oder wenn er infolge

liehen; einer vorausgegangenen Anforderung besetzt ist,

F i g. 3 zeigt die vom Taktgeber erzeugten Zeit- wird eine »Speicher-besetzte-Kippschaltung betätigt,

Steuerimpulse; as um zu verhindern, daß ein zweites Datenübermittlung

F i g. 4 zeigt die einzelnen Zeitabläufe eines forderndes Gerät diesen Speicher benutzen kann. Im Systems. Falle einiger besonders schnell arbeitender Daten-Nachfolgend werden die verwendeten Zeichen Übermittlung fordernder Geräte, z. B. eines schnellen kurz erläutert. Ein Pfeil auf einer Leitung zeigt eine Verteilers, wird dann, wenn die Recheneinheit in Schaltungsverbindung sowie die Richtung der Impuls- 30 dem Intervall anfordert, das vor dem Intervall liegt, bewegung an, die auch die Steuerrichtung ist. Der in dem der schnelle Verteiler seine Anforderung nach rautenförmige Pfeil bezeichnet erstens eine Schal- derselben Speichereinheit stellt, der schnelle Verteiler tungsverbindung und zweitens eine Erregung mit benachteiligt, da er eine Zeit warten müßte, die lang einer Gleichspannung eines dritten Standardpegels, genug wäre, um seine Eingänge abzutrennen. In die gegenüber .allen anderen der Schaltung zugeführ- 35 diesem Falle muß die Datenvermittlung imstande ten Eingangsspannungen vorherrscht. Zur Über- sein, eine Anforderung aus der zentralen Rechentragung von Daten benutzte Kabel sind durch zwei einheit vorherzusehen und sie bei einem Signal zu parallele Leitungen dargestellt, wobei der Pfeil sich blockieren, welches der schnelle Verteiler einen ganan deren einem Ende befindet und an einer Stelle zen Speicherumlauf vor seiner tatsächlichen Anfordezwischen den Kabelenden die beiden parallelen Linien 40 rung sendet. Die Anforderung der Recheneinheit kreisförmig erweitert sind und Zahlen in dem Kreis kann daher erst bearbeitet werden, wenn die Anforerscheinen, welche anzeigen, aus wieviel Leitungen derung des schnellen Datenübermittlung fordernden das Kabel besteht. Die Eingangs- und Ausgangs- Gerätes abgeschlossen ist.

leitungen der Blocksymbole sind an die am günstig- Da die Instruktionsverarbeitungseinheit sehr flexi-

sten gelegene Seite des Blocks angeschlossen, und 45 bei arbeiten kann, muß sie informiert werden, ob

zwar in einigen Fällen an dieselbe Seite. ihre Anforderungen zur Verwendung einer Speicher-

Die beiden Hauptfunktionen der erfindungsgemä- Sammelleitung erfüllt werden, damit sie ihre Operaßen Schaltung bestehen darin, erstens die Über- tion in bezug auf einen anderen Teil ihres Programms tragungen von Speicheradressen, Speicherdaten und fortsetzen kann oder ob sie die Speichersammelleitung Schreib-Lese-Befehlen aus verschiedenen Zugriffs- 50 benutzen wird.

registern des Systems zum richtigen Speicher zu Durch die Adresseninformation wird das richtige

regeln und zweitens die Übertragung von Lesedaten Empfangsregister in dem ausgewählten Speicher zu

aus verschiedenen Speichern zu den richtigen Emp- der Zeit betätigt, wenn die ausgewählte Dateninfor-

fangsregistern des Systems zu regeln. mation dem betreffenden Speicher zur Verfügung

Die beiden vorgenannten Hauptfunktionen sowie 55 steht, und das richtige Register in dem richtigen mehrere sekundäre Funktionen werden nach dem Datenübermittlung fordernden Gerät zu der Zeit ausPrinzip der zeitlichen Überlappung erreicht. Als gewählt, wenn Dateninformation auf der Ausgangs-Verbindungsglied zwischen einer Mehrzahl von Sammelleitung verfügbar ist. Wenn alle Speicher die-Datenübermittlung fordernden Geräten und einer selbe Zugriffszeit haben, wird die Rückadresse, damit Mehrzahl von Speichervorrichtungen sind eine ein- 60 sie mit der Auslesezeit des Speichers koinzidiert, zige Eingangssammelleitung zum Übertragen von durch eine einfache Verzögerungseinrichtung, z.B. Informationen zu den Speichern und eine einzige durch Verzögerungsleitungen, verzögert.
Ausgangssammelleitung zum Übertragen von Infor- .
mationen aus den Speichern zu den Datenübermitt- Zeitliche Steuerung
lung fordernden Geräten vorgesehen. Über die Ein- 65 Die Datenvermittlung wird durch eine Impulsfolge gangssammelleitung stehen die Informationen aus gesteuert, die vom Taktgeber in der zentralen Rechenjedem Datenübermittlung fordernden Gerät jedem einheit kommen. Der Taktgeber ist in Fig. 21 als Speicher zur Verfügung. Die Ausgangssammelleitung Block 298 dargestellt.

Die Impulse ABABABAB aus dem Taktgeber der Recheneinheit ergeben den Impuls S_AB (F i g. 3). Die Taktimpulse sind: SR = Taktimpuls für Anforderung, SP = Taktimpuls für Vorrangsteuerung, SM — Taktimpuls für Speicher. Jeder dieser Impulse hat die Dauer S_AB. Die Impulse SP treten während der Zeit ΈΈ auf, während die Impulse SM während der Dauer der Impulse Si? auftreten. Aus dem Überlappen der Impulse SR und SM ersieht man, daß der Vorgang, der durch einen ersten Impuls SR hervorgerufen wird, während der Zeit eines zweiten Impulses SR abgeschlossen wird.

Ein Intervall, wie es in F i g. 3 gezeigt ist, hat die Dauer SP und SP und beginnt mit einem Signal SP. Die Dauer eines Intervalls ist gleich der Dauer eines Impulses /.

Die Impulse 0 sind gegenüber den Impulsen I um einen halben Umlauf verzögert und haben daher die Dauer SP und ΈΡ, beginnend mit einem Impuls SP.

20

Einschichtung

Die F i g. 4 veranschaulicht den Vorteil des Einschichtens von vier Speicherauslesungen aus aufeinanderfolgenden Adressen. Da für die Zwecke der Veranschaulichung der langsame Speicherumlauf eine Länge von elf Intervallen hat, sieht man z.B. bei dem am Ende von sieben Intervallen ausgelesenen Wort, daß die zweite Abfrage ohne Einschichtung erst beginnt, wenn die elf Intervalle der ersten Abfrage abgeschlossen sind. Bei einem solchen System sind vierzig Intervalle nötig, um vier aufeinanderfolgende Wörter ohne Einschichtung auszulesen. Das heißt, wenn .aufeinanderfolgende Adressen in aufeinanderfolgenden Rahmen in einem einzigen Speicher gespeichert sind, beträgt die Auslesezeit für jedes Wort elf Intervalle.

Dagegen kann mit Einschichtung gemäß Fig. 4 die zweite Abfrage am Ende des ersten Intervalls der ersten Abfrage beginnen, da die zweite Abfrage aus einer anderen Speichervorrichtung als die erste Abfrage erfolgt. Außerdem wird darauf hingewiesen, daß vier Wörter aus dem Speicher mit Einschichtung

(Speicheradresse) 10	Speicherrahmen	Qlahmenadresse) 10
0000	AO	0000
0001	Al	0000
0002	AO	0001
0003	Al	0001
0004	AO	0002
0005	Al	0002
2044	AO	1022
2045	Al	1022
2046	AO	1023
2047	Al	1023
2048	BO	512
2049	Bl	512
2050	Bl	512
2051	S3	512
2052	BO	513
2053	Bl	513
2054	B2	513
2055	B3	513
2056	BO	514
2057	Bl	514
67.579	B3	500
67.580	BO	511
67.581	Bl	511
67.582	Bl	511
67.583	S3	511

67.584

262.143 = UNGÜLTIG.

Um die Vorteile der Adresseneinschichtung zu veranschaulichen, sei folgendes angenommen:

1. Der Speicherumlauf hat eine Dauer von etwa elf Sammelleitungs-Zeitintervallen.

2. Bei einer Abfrageoperation wird das Wort aus dem Speicher etwa sieben Intervalle nach »Ingangsetzung« des Speichers durch einen Wählimpuls zur Datenvermittlung zurückgeschickt.

Es seien aufeinanderfolgende Abfragungen zu vier aufeinanderfolgenden Speicheradressen auf der

in zehn Intervallen ausgelesen werden können, während ohne Einschichtung vierzig Intervalle nötig sind. 45 B-Sammelleitung unter idealen Bedingungen ange-

Es ist möglich, die Instruktionsadressen zwischen nommen. Ohne Einschichtung müßte man zwischen den beiden ^-Speichern und die Datenadressen zwi- j_e zwei Abfragen elf Intervalle abwarten, damit der sehen den vier ß-Speichern einzuschichten. Speicher seinen Umlauf beenden kann, bevor die

Hier muß zwischen der »Speicheradresse« und der nächste Abfrage eingeleitet werden kann. Daher »Rahmenadresse« unterschieden werden. »Speicher- _5o würde also die Gesamtzeit der vier Abfragen vierzig adressen« sind: Sammelleitungs-Zeitintervalle, gemessen am Speicher,

1. Aufeinanderfolgend, beginnend mit Adresse 0 betragen. Bei Ausnutzung des Einschichtens wird die und endend mit Adresse 262143; ^Zeit 8^{emäß Fi} S- ^{4 auf zehn} Intervalle reduziert.

„ .... τ, , , „ „„ ,,„„ ,. In Fig. 2 A und 2B sind typische Eingabe-Aus-

2. ungültig z.B. oberhalb von 98.303 wenn dies _{55 gabe}_Vorrichtungen für die Datenvermittlung, die «..„. ^-w„ Speicheradresse innerhalb einer nachstehend mit ßCC/bezeichnet ist, dargestellt, und

zwar die Hauptaustauscheinheit 75, die nachstehend mit BX bezeichnet ist, die schnelle Austauscheinheit 76, die nachstehend HX genannt wird, die Vorausschaueinheit 77, die nachstehend LA genannt wird, und die Befehle verarbeitende Einheit 78, die nachstehend mit / bezeichnet ist.

In der hier gegebenen Beschreibung enthält die Hauptaustauscheinheit 75 bis zu zweiunddreißig treffenden Kernschnittpunkt zugeordneten »Speicher- 65 Kanäle für den direkten Anschluß externer Einheiten adresse« identisch. Ein Beispiel der eingeschichteten an das System. Es handelt sich dabei um Einheiten, Adressen auf den beiden Sammelleitungen soll dies welche Informationen zu jeweils acht Bits, die ein veranschaulichen. »Byte« genannt werden, mit beliebiger Lese- oder

eine höchste
installierten Anlage ist;

3. eingeschichtet zwischen den verschiedenen Rahmen von Speichern.

Die »Rahmenadresse« stellt einen räumlichen Schnittpunkt in der Kernmatrix innerhalb eines gegebenen Speicherrahmens dar. Die »Rahmenadresse« in einem Speicherrahmen ist selten mit der dem be-

Schreibgeschwindigkeit übertragen, welche selbst kurzzeitig nicht 67 000 Bytes/Sek. überschreiten. Es können mehrere Einheiten gleichzeitig durch die BX entweder beim Lesen oder beim Schreiben arbeiten, und zwar hängt die Zahl von der Arbeitsgeschwindigkeit der in Betrieb befindlichen Einheiten ab.

Typisch für die verschiedenen externen Eingabe-Ausgabe-Vorrichtungen, bei denen der Zugriff unter der Steuerung von BX15 erfolgt, sind herkömmliche Eingabe-Ausgabe-Einheiten, wie z. B. Magnetbandeinheiten, Kartenieseeinrichtungen, Kartenlocher, Druckwerke u. dgl. Für schnellaufende Bänder und Platten ist eine schnelle Austauscheinheit nötig, z. B. HX16 (Fig. 2A).

Es ist eine besondere Austauscheinheit nötig, weil die höhere Geschwindigkeit keine so umfangreiche zeitliche Überlappung wie in der BX15 gestattet. HX16 kann das gleichzeitige Lesen und Schreiben von zwei Einheiten bis zu einer Geschwindigkeit von etwa 140 000 vollständigen Wörtern pro Sekunde in jeder Einheit ermöglichen. Diese Geschwindigkeit ist etwa sechsmal so groß wie die der schnelleren Kanäle von BX. HX16 steuert schnellarbeitende Vorrichtungen, wie z. B. Plattenspeicher u. dgl.

Die zentrale Recheneinheit für die logischen und arithmetischen Operationen besteht grundsätzlich aus drei Funktionseinheiten, nämlich der Befehlsverarbeitungseinheit 78, der Vorausschaueinheit 77 und der nicht gezeigten arithmetischen und logischen Einheit.

Der parallele Ablauf oder das Überlappen bei der Abwandlung und Ausführung eines Befehles wird dahingehend erweitert, daß ein weiteres Überlappen des Auslesens der Befehle und Daten aus dem Kernspeicher erfolgt. Es ist möglich, mehrere Kernspeichereinheiten gleichzeitig auf Befehle und Daten hin abzufragen. Die Vorrichtung, die das Überlappen der Befehlsverarbeitung koordiniert und steuert, ist die Vorausschaueinheit 77.

Wenn die Befehlsverarbeitungseinheit 78 mit dem Entschlüsseln und Abwandeln eines Befehls fertig ist, wird die Abfrageanforderung nach den diesem Befehl zugeordneten Daten an den Kernspeicher gestellt. Der Befehl und seine Daten werden dann in eine der vier Ebenen der Vorausschaueinheit eingegeben, bevor der Befehl wiederum durch die arithmetische und logische Einheit ausgeführt wird. Die arithmetische und logische Einheit arbeitet sehr schnell, und zwar viel schneller, als einzelne Befehle aus den relativ langsamen Speichereinheiten ausgelesen werden können. Die Befehlsverarbeitungseinheit und die Vorausschaueinheit wirken zusammen, um einen Vorrat an vorverarbeiteten Befehlen zusammen mit deren Daten aufrechtzuerhalten, damit die arithmetische und logische Einheit mit ihrer Höchstgeschwindigkeit arbeiten kann.

Wenn das Ergebnis einer Rechenoperation wieder in den Speicher zurückgeführt werden soll, wird es zunächst in die Vorausschaueinheit 77 eingegeben und kehrt von dort aus in den Speicher zurück. Häufig werden für einen nachfolgenden Befehl Daten benötigt, die bereits in der Vorausschaueinheit stehen, so daß in solchen Fällen keine Datenzugriffe nötig sind. Der einzige äußerliche Unterschied, den die Vorausschaueinheit in das System einführt, ist eine höhere Arbeitsgeschwindigkeit. Die Vorausschaueinheit löst die ungewöhnlichen Bedingungen, die durch das Überlappen verursacht werden, und erzielt die Wirkung, als bearbeite die Maschine nur jeweils einen Befehl zu einer Zeit.

Speichervorrichtungen

S Die Datenvermittlung ermöglicht die Steuerung mehrerer Kernspeichereinheiten, deren Lese-Schreib-Umlaufzeiten etwa 0,8 μ8 für die schnellen Speicher A₀ 8_X und A₁S₂ und etwa 2,1 μδ für die langsamen SpeicherB₀ 8₃, 5j8₄, B₂8_S und B₃8₆ (Fig. 2G und

ίο 2H) betragen. Ein Wort besteht aus vierundsechzig Informationsbits und acht nichtadressierbaren Redundanzbits.

Die gesamte zeitliche Speichersteuerung beginnt mit dem Speicherauswahlimpuls, der ein Ausgangsimpuls der Speicherauswahltore 151 (Fig. 2G) ist. Über Verzögerungsleitungen werden alle benötigten internen und externen Torimpulse von jedem Speicher erzeugt. Zum Beispiel erzeugt der Speicher seinen eigenen Datenauswahlimpuls 0,4 με nach dem Auswahlimpuls während der Speicherumläufe. Außerdem erzeugt der Speicher die Bereitschaftsimpulsfolge, die den Kippschaltungen für Speicherbereitschaft 109 in Fig. 2C zugeführt werden, um den richtigen Taktimpuls für Vorrangsteuerung in der Datenvermittlung einzuklammern. Der Datenausgangs-Torimpuls während eines Abfrageumlaufs ist zeitlich so gesteuert, daß er nach dem Durchlaufen der Speicherausgangssammelleitung 94 mit der zentralen Recheneinheit synchronisiert ist. Da die Speicherausgangsimpulse z. B. durch Zwischenräume von 0,2 μβ an der Hauptsteuereinheit voneinander getrennt sein müssen, bestimmt der von der Hauptsteuereinheit am weitesten entfernte Speicher dieses Zeitintervall. Die näher gelegenen verursachen eine zusätzliche Ausgleichsverzögerung als Ausgleich für kürzere Zugriffskabel.

Da die tatsächliche Speicherzugriffszeit für verschiedene Speicher oder Gruppen von Speichern verschieden sein kann, ist es z. B. möglich, daß der Zugriff zum schnellen Speicher 0,6 με oder drei Intervalle von je 0,2 μδ beträgt, die maximale Zugriffszeit zum langsamen Speicher kann 1,4 μ5 oder sieben Intervalle betragen, und die größte Differenz kann 0,8 μβ oder vier Intervalle betragen. In F i g. 5 wird angenommen, daß die kürzeste Zugriffszeit zum langsamen Speicher 1,4 μ5 oder sieben Intervalle lang ist. Eine offensichtliche, aber etwas kostspielige Lösung der Steuerprobleme, die sich bei der Abfrage aus den Speichern ergeben, die verschiedene Zugriffszeiten haben, besteht darin, eine doppelte Ausgangssammelleitung zu verwenden, wobei je ein Speichertyp an jeder Sammelleitung liegt.

Da die Zugriffszeiten der Speicher verschieden sein können, ist ein Ausgangsreservierungsplan nötig. Zunächst wird die Ausgangssammelleitung nur in der Abfrageoperation verwendet. Ein Intervall der Ausgangssammelleitung wird reserviert, wenn die Abfrageanforderung in den Speicher eingegeben wird. Normalerweise bestimmt dies die Speicherzugriffszeit.

Da es jedoch zwei Arten von Speichern mit verschiedenen Zugriffszeiten gibt, kann der schnelle Speicher um ein bereits durch einen Hauptspeicher reserviertes Ausgangsintervall bitten. In diesen Fällen gibt der schnelle Speicher gegenüber dem langsamen Speicher nach und nimmt das erste verfügbare Intervall. Es können frühere Reservierungen entweder durch den langsamen Speicher oder durch eine frühere Anforderung eines schnellen Speichers bestehen.

ίο

Sammelleitung 93 angeschlossen, welche an die Speicherdatentore 181 in Fig. 2H angeschlossen ist und zur Übertragung von Daten zu den Speichern dient, die Speicherausgangssammelleitung 94, die Daten aus den Speichern empfängt und als Ausgang der Speicherausgangssammelleitung »Oder« 200 in Fi g. 2 H geschaltet ist, die LA -Rückadressensammelleitung 99, die die drei Bits X, Y und das Paritätsbit führt und an die Rückadressentore 191 in Fig. 2H

ίο angeschlossen ist, die Sammelleitung 155 für die Speicherauswahl-Vorschauregister 1, 2, 3 oder 4, die mit der Steuerschaltung 291 für Einschreibanforderung verbunden ist, die LA -Speicheranforderungsleitung 163, die an die L^-Anforderungskippschaltung 103 (Fig. 2D) angeschlossen ist, und die LA-Speicherung-Angenommen-Leitung 164, die mit der Steuerschaltung 143 für LA -Eingangstore (Fig. 2F) verbunden ist.

Die Befehlseinheit 78 ist an die den Datenfluß steuadressentoren 161 (F i g. 2 G) übertragen werden, die 20 ernden Schaltungen über die Speicherausgangssam-

In einem Rechensystem, in welchem die Zugriffszeit aller Speicher gleich ist, wäre natürlich, da jeweils nur einer der Speicher seinen Ausgangsimpuls zur Speicherausgangssammelleitung steuert, kein Ausgangsreservierungsplan nötig, da nicht gleichzeitig zwei Anforderungen für die Speicherausgangssammelleitung vorlagen. Es würde genügen, die Rückadresse zu liefern. Das kann durch feststehende Verzögerungseinrichtungen geschehen.

Die Hauptaustauscheinheit 75 ist mit den Speichern über die erfindungsgemäße Schaltung verbunden, und zwar durch die BS-Speichereingangssammel-Ieitung91 zum Übertragen von Daten zu den Speichern, angeschlossen an die Speicherdatentore 181, die Speicherausgangssammelleitung 94 zum Empfangen von Daten aus den Speichern, angeschlossen an die Speicherausgangssammelleitung »Oder« 200 in Fig. 2H, die öS-Speicheradressensammelleitung 95, über die die BX-Adressenbits zu den Speicher-

ßAT-Speicherleitungl52, die an die Kippschaltung 101 für ßX-Anforderung angeschlossen ist, die ΒΧ-Υτο-grammprüfleitung 154, die an die Steuerschaltung 111 für ungültige Adressen von BX angeschlossen ist, und die Auswahlleitung 155 für das BX-Pufferregister, die einen Ausgang der Steuerschaltung 291 für Einschreibeanforderung (Fig. 21) bildet.

Die SX-Speicheradressensammelleitung 95, die neunzehn Leiter umfaßt, ist in Sammelleitungen 95 A und 95B aufgespalten. In 95,4 werden die ßZ-Adressenbits 7 bis 15 und ein Paritätsbit übertragen. Diese zehn Leiter sind direkt an die Speicheradressentore 161 angeschlossen. Bei der in der ßZ-Speicheradressensammelleitung 96A übertragenen Informationen handelt es sich um den Speicherplatz in dem ausgewählten Speicherrahmen sowie das Paritätsprüfbit. Der Zweig 95 B überträgt die Adressenbits 0 bis 6 und 16 und 17 für den ÄSf-Speicherrahmen. Diese neun Leiter sind sowohl an den ÄXT-Speicherrahmenentschlüsseler 105 als auch an die Speicheradressentore 161 angeschlossen. Die BX-Adressenbits in 95B bestimmen die Auswahl der betreffenden Speichereinheit.

HX76 steht mit der BCU über die verschiedenen in Fig. 2A gezeigten Eingänge und Ausgänge melleitung 94 angeschlossen, die als ein Ausgang der Speicherausgangssammelleitung »Oder« 200 (Fig. 2H) geschaltet ist, die /-Speicheradressensammelleitung 98, welche die parallelen Eingänge um LA -Register 121 für wirksame Adresse (F i g. 2B) und zu den Speicheradressentoren 161 (F i g. 2 G) bildet, wobei neun der neunzehn Bits als Eingänge über die Zweigleitung 98 B zu dem Speicherrahmenentschlüsseler 108 für die /-Einheit (Fig. 2D) geführt sind, die Auswahlsammelleitung 155 für die Auswahl des IY- oder des 2Y-Registers, die an die Steuerschaltung 291 für Einschreibeanforderung (Fig. 21) angeschlossen ist, die /-Abfrageanforderungsleitung 165, die an die I-Emheit-Anforderungskippschaltung 104 (Fig. 2D) angeschlossen ist, die Block /-Annahme-Leitung 166, die einen Eingang für die /-Aufnahmeschaltungen 116 (Fig. 2D) und die /-Aufnahmeleitung 167, die einen Ausgang der /-Aufnahmeschaltungen 116 (Fig. 2D) bildet.

Der in Fig. 2G gezeigte schnelle Speicher A₀S₁ ist an die den Datenfluß steuernden Schaltungen angeschlossen durch die ^-Speicheradressensammelleitung290, die eine Ausgangsleitung der Speicheradressentore 161 (Fig. 2G) ist, weiter durch die

Verbindung. Diese Eingänge und Ausgänge umfassen die ifAf-Speichereingangssammelleitung92 zum Übertragen von Daten zu den Speichern, die Speicherausgangssammelleitung 94, die Daten aus den Speichern empfängt, die ifX-Speicheradressensammelleitung 96, über welche die ffX-Adressenbits zu den Speicheradressentoren 161 in Fig. 2G übertragen werden, die ÄST-Sammelleitung 97, die an die /TX-Sperrdecodierung 117 in Fig. 2B angeschlossen in 45 .ί4-Speicheradressensammelleitung320, die einen Ausgang der Speicherdatentore 181 (Fig. 2H) bildet, außerdem durch die Verzögerungssammelleitung 354 für den schnellen Speicher, die einen Ausgang der Einheit 271 für die Steuerung der Verzögerung und Intervallauswahl (Fig. 21) bildet, weiterhin durch die A₀-Auswahlleitung 201, die einen Ausgang der Speicherauswahltore 151 bildet, sowie durch die /i-Speicherausleseleitung 311, die einen Ausgang der Steuerung 171 für Speicherauslesen (Fig. 2G) bildet,

109 (Fig. 2C) bildet, und durch die v4₀-Speicherdatenausgangssammelleitung 941, die einen Eingang zu der Speicherausgangssammelleitung »Oder« 200

ist, die /fX-Auswahlleitung 155 die der Steuerschal- 55 bzw. durch die Leitung 214 »A_o besetzt«, die einen rung 291 für Einschreibanforderung (Fig. 21) die Eingang zu den »Speicher-besetzt«-Kippschaltungen flX-Leitung 156 der Steuerschaltung 142 für FZ-Eingangstore die /iX-Speicherleitung 157 für die
ffX-Eingangstore 142, die Ääf-Anforderungsleitung,
die an die Kippschaltung 102 für HX-Anforderung 60 (Fig. 2H) bildet,
angeschlossen ist, die Einstelleitung 159 für den Der in Fig. 2G gezeigte schnelle Speicher^₁S₂ iiX-Block und die Rückstelleitung 160 für den ist an die den Daten angeschlossen durch die HX-Block sind an die HX-Blockiersteuerungen 118 vl-Adressensammelleitung 290, die ein Ausgang des in Fig. 2D angeschlossen, und die Prüfleitung 162 Speicheradressentors 161 ist, und durch die für die #X-Einheit, die an die Steuerschaltung 112 für 65 A -Speicherdatensammelleitung 320, die ein Ausungültige /iX-Adressen (Fig. 2c) angeschlossen ist. gang des Speicherdatentors 181 (Fig. 2H) ist, so-Die Vorausschaueinheit 77 ist an die den Daten- wie durch die Verzögerungssammelleitung 354 für fluß steuernden Schaltungen Speicher-Dateneingangs- den schnellen Speicher, die ein Ausgang des Verzöge-

709 547/187

rungs- und Steuerintervallwählers 271 für den schnellen Speicher (Fig. 21) ist, durch die vi-Speicherauslese-Ieitung311, die einen Ausgang der Speicherauslesesteuerung 171 (Fig. 2G) bildet, durch die Auswahlleitung 302 für den Speicher A₁ die einen Ausgang der Speicherauswahltore 151 (Fig. 2G) bildet, weiter durch die Rückstellkippschaltung 215 für »A_o besetzt«, die als ein Eingang an die Speieher-Besetzt-Kippschaltung 109 (Fig. 2C) angeschlossen ist, und durch die Datenausgangssammelleitung 942 für den Speichert j, die als Eingang an die Speicherausgangssammelleitung »Oder« 200 (Fig. 2H) angeschlossen ist.

Der in Fig. 2G dargestellte langsame Speicher B₀ 8₃ ist an die den Datenfluß steuernden Schaltungen angeschlossen durch die Leitung 303 zur Auswahl von B₀, die einen Ausgang der Speicherauswahltore 151 (Fig. 2G) bildet, durch die .B-Ausleseleitung 312, die einen Ausgang der Steuerung für Speicherauslesen 171 (Fig. 2G) bildet, durch die .B-Speicherdatensammelleitung 321, die einen Ausgang der Speicherdatentore 181 (Fig. 2H) bildet, weiter durch die B-Adressensammelleitung 295, die einen Ausgang der Speicheradressentore 161 (Fig. 2G) bildet, sowie durch die 22,,-Speicherdatenausgangssammelleitung 943, die einen Eingang zu der Speicherausgangssammelleitung »Oder« 200 (Fig. 2H) bildet, und die Rückstellkippschaltung 216 für »B_o betrieben«, die einen Eingang der Speicher-besetzt-Kippschaltungen 109 (Fig. 2C) bildet. Die anderen langsamen Speicher B₁8₄ bis B₃ 8_e sind ebenfalls durch entsprechende Leitungen, die aus der Zeichnung zu ersehen sind, mit den erforderlichen Steuerschaltungen verbunden.

Bei der Wirkungsweise der den Datenfluß steuernden Schaltungen nach der Erfindung können die Eingabe-Ausgabe-Vorrichtungen, wie z.B. die Hauptaustauscheinheit 75, anfordern, daß Informationen aus den verschiedenen Speichervorrichtungen in Form von Befehlen oder Daten ausgelesen werden sollen, oder die Eingabe-Ausgabe-Vorrichtung kann anfordern, daß die Informationen in die verschiedenen Speichervorrichtungen eingegeben werden sollen.

Damit z. B. eine Abfrageoperation für eine der Eingabe-Ausgabe-Vorrichtung ausgeführt wird, müssen folgende Bedingungen erfüllt sein: Erstens die Eingabe-Ausgabe-Vorrichtung muß eine Adresse des Speicherplatzes für die gewünschte Information liefern; zweitens die Eingabe-Ausgabe-Vorrichtung muß eine Anforderung für eine solche Abfragung liefern; drittens es darf kein Speichersignal vorhanden sein, und viertens muß die Vorrangfolge festgelegt werden.

Zur Erklärung sei nun die Operationsfolge beschrieben, die abläuft, wenn die Hauptaustauscheinheit 75 eine Anforderung an den Speicher stellt. In der Abfrageanforderung muß die Hauptaustauscheinheit 75 eine Adresse über die Speicheradressensammelleitung 95 der Hauptaustauscheinheit zu den Speicheradressentoren 161 (Fig. 2G) senden. Außerdem muß die Hauptaustauscheinheit 75 ein Anforderungssignal auf der Leitung 153 für .BZ-Anforderung zu der Kippschaltung 101 in F i g. 2 C schicken und darf kein Signal auf die Leitung 152 senden, die an die Steuerung für BZ-Eingangstore 141 in Fig. 2E angeschlossen ist. Die Speicheradresse auf der Leitung 95 soll den Speicheradressentoren 161 zugänglich gemacht werden, bis der Vorrang bestimmt worden ist. Um diesen Vorrang zu bestimmen, ist die BZ-Speicheradressensammelleitung 95 in die Sammelleitungen 9SA und 95 B aufgespalten. Der Adressenteil, der bestimmt, welcher Speicher ausgewählt werden soll, d. h. Speicher 81 bis 86 in Fi g. 2 G und 2 H, besteht aus neun Bits. Diese Speicheradressenbits 0 bis 6, 16 und 17 sind an den Speicherrahmenentschlüsseler 105 für die Hauptaustauscheinheit (F i g. 2 C) geführt. Ebenfalls zum Entschlüsseier 105

ίο führt das Kabel 110, welches der Ausgang der »Speicher-besetztÄ-Kippschaltungen 109 ist und sechs Leitungen enthält, die den Besetzt-Zustand der sechs einzelnen Speicher anzeigen. Der Entschlüsseier 105 mischt den Adresenteil auf Kabel 955 mit dem Besetzt-Zustand des Speichers, der in den »Speicherbesetzt»-Kippschaltungen 109 gespeichert worden ist, um festzustellen, ob der Speicher, den die Hauptaustauscheinheit 75 wünscht, zur Verfügung steht. Wenn dieser Speicher verfügbar ist, wird die Anforderung

zo angenommen, und der Speicherrahmenentschlüsseler 105 für die Hauptaustauscheinheit sendet ein Sperrsignal auf Leitung 182 zu der BZ-Sperrschaltung 113. Diese hat die Aufgabe, zu verhindern, daß eine andere Eingabe-Ausgabe-Vorrichtung von niedrigerem Vorrang (im erfindungsgemäßen Beispiel die schnelle Austauscheinheit, die Vorausschaueinheit oder die Befehlsverarbeitungseinheit) den Vorrang erhält, da die Hauptaustauscheinheit eine gültige Anforderung sowie den höchsten Vorrang besitzt.

Diese Sperrung erfolgt durch ein Signal über Leitung 188 zu den Sperrschaltungen 114 der schnellen Austauscheinheit und den Sperrschaltungen 115 der Vorausschaueinheit.

Außerdem sendet der Entschlüsseier 105 ein BX-Vorrangsignal über die Leitung 183 zu der Und-Schaltung 125 für BZ-Vorrang (Fig. 2E). Die Kippschaltung 101 für BZ-Anforderung (Fi g. 2C) liefert ein zweites Ausgangssignal über die Leitungen 176 und 178 zum zweiten Eingang der Und-Schaltung

125. Durch das Vorliegen des BZ-Vorrangsignals und des BZ-Anforderungssignals wird die Und-Schaltung 125 veranlaßt, einen BZ-Torimpuls zu erzeugen, der über die Leitung 243 der BZ-Eängangstorsteuerungl41 (Fig. 2E) zugeführt wird, wo ein monostabiler Oszillator für die Dauer des betreffenden Vorrangintervalls eingestellt wird. Das BZ-Anforderungssignal auf der Leitung 178 ist durch die BZ-Anforderungs-Kippschaltung 101 synchronisiert worden. Das BZ-Torsignal wird ebenfalls über die Leitung 240 von der Und-Schaltung 125 für BZ-Vorrang zu den BZ-Speicherauswahlschaltungen 131 (Fi g. 2E) übertragen. Die BZ-Anforderungs-Kippschaltungen 101 sind so geschaltet, daß jeweils nur eine Anforderung zur Zeit erlangt werden kann.

Mit der Einschaltung des monostabilen Oszillators in der BZ-Eingangstorsteuerung 141 ist jetzt bestimmt worden, daß die Hauptaustauscheinheit 75 Vorrang hat.

Ein BZ-Adressen-Eingangstorsignal über Leitung 252 veranlaßt die Speicheradressentore 161 (F i g. 2 G), die aus neunzehn Bits bestehende BZ-Adresse sowohl über die ^4-Adressensammelleitung 290 als auch über die B-Adressensammelleitung 295 allen sechs Speichern zuzuführen. Die BZ-Adresse wird jedoch in nur einem der Speicher ausgewählt. Diese Auswahl erfolgt durch die BZ-Speicherauswahlschaltung 131 (Fig. 2E). Durch die BZ-Speicherauswahlschaltungen 131 wird der entschlüsselte Ausgangsimpuls

13 14

des BZ-Speicherrahmenentschlüsselers 105, der über BZ-Eingangstorsteuerung 141 zugeführt, wo es mit das Kabel 180 empfangen wird, mit der BZ-Torlei- dem BZ-Torsignal auf Leitung 243 aus der Undtung 240 kombiniert, die ein Ausgang der BZ-Vor- Schaltung 125 für BZ-Vorrang gemischt wird. Der rang-Und-Schaltung 125 ist. Durch das Mischen der Ausgang der Steuerung für BZ-Eingangstore 141, der

ausgewählten Leitung im Kabel 180 und des BX- 5 dem Speichersignal zugeordnet ist, ist die Leitung Tores 240 in den BZ-Speicherauswahlschaltungen 254, die als Eingang an die Speicherauslesesteuerung

131 wird eine der sechs Leitungen im Ausgangskabel 171 angeschlossen ist. Ein BZ-Speichersignal auf der

1800 erregt. Leitung 254 bewirkt, daß die Speicherauslesesteue-

Das Kabel 1800 ist als Ausgang sowohl an die rung 171 ein Ausgangssignal über die Leitung 311 »Speicher-besetzU-Kippschaltungen 109 (Fig. 2C) io sendet, die an die yl-Speicher angeschlossen ist, soals auch an die Speicherauswahltore 151 (Fig. 2G) wie über die an die .B-Speicher angeschlossene Leiangeschlossen. Dadurch werden die Kippschaltungen tung 312. 311 ist die Speicher- oder Abfrageleitung 109 informiert, daß der ausgewählte Speicher besetzt für die A -Speicher und 312 die Speicher- oder Abist und daher keine andere Eingabevorrichtung eine frageleitung für die B-Speicher. Wenn ein Speicher-Anforderung an diesen besetzten Speicher stellen 15 signal von BZ75 über die Leitung 152 gelangt, entkann, solange die ausgewählte Kippschaltung erregt steht tatsächlich ein Signal auf der Speicher- oder ist. Abfrage-Ausleseleitung 311, welches den Speichern

Die Speicherauswahltore 151 (Fig. 2G) enthalten mitteilt, daß es sich um eine Speicheroperation hansechs monostabile Oszillatoren, je einen für jeden delt. Umgekehrt wird durch das Fehlen eines BZ-Speicher, die durch erregte Leitungen im Kabel 1800 20 Speichersignals auf Leitung 152 bewirkt, daß das Sieingestellt werden können. gnal auf Leitung 311 den ^4-Speichern mitteilt, daß es

Die anfordernde Eingabevorrichtung, im vorliegen- sich um eine Abfrageoperation handelt,

den Beispiel die Hauptaustauscheinheit, erlangt ihre Bei einem aus der Hauptaustauscheinheit 75 über

Speicherauswahl durch das BZ-Torsignal 240, das die Leitung 152 gesendeten Speichersignal liefert die

der Ausgang der Und-Schaltung 125 für BZ-Vorrang 25 Steuerschaltung 141 für die BZ-Eingangstorschal-

ist und den BZ-Speicherauswahlschaltungen 131 zu- tungen (Fig. 2E) ein BZ-Eingangstorsignal256, das

geführt wird. als Eingangssignal den Torschaltungen 181 (F i g. 2H)

Die Speicherauswahltore 151 haben folgende Aus- zugeführt wird. Dieses Eingangstorsignal erregt die

gänge: Die Leitung 301 für die Auswahl des Torschaltungen 161, und diese beliefern die A-Oaten-

^„-Speichers 8₁₅ die Leitung 302 für die Auswahl des 30 Sammelleitung 320 und die B-Datensammelleitung

A ^Speichers 82, die Leitung 303 für die Auswahl 321 mit den Daten, die die Hauptaustauscheinheit 75

des B₀-Speichers 83, die Leitung 304 für die Auswahl über die BZ-Sammelleitung 91 gesendet hat. Da die

des B_rSpeichers 84, die Leitung 305 für die Auswahl Torschaltungen 181 nun erregt sind, befinden sich die

des B₂-Speichers 85 und die Leitung 306 für die Aus- Daten aus der Hauptaustauscheinheit 75 auf den A-

wahl des B₃-Speichers 86. Die Leitung 307 ist mit der 35 und B-Datensammelleitungen 320 und 321 und

Rückadressen-Eingabesteuerung 251 (F i g. 21) ver- werden von dem ausgewählten Speicher angenommen,

bunden und zeigt an, daß der schnelle Speicher ^₀S₁ Im Falle einer Abfrageoperation werden durch das

ausgewählt worden ist. Die Leitung 308 zeigt an, daß Fehlen eines Signals aus der Hauptaustauscheinheit

der schnelle Speicher A₁ ausgewählt worden ist, und 75 auf der Leitung 152 die BZ-Eingangstorsteuerung

ist ebenfalls mit der Rückadressen-Eingabesteuerung 40 141 und die Steuerung 171 für Speicherauslesen er-

251 verbunden. Die Leitungen 301 und 307 sowie die regt, um ein Signal auf der Speicher- bzw. der Ab-

Leitungen 302 und 308 werden jeweils gleichzeitig frageleitung 311 bzw. 312 zu erzeugen, das den

erregt. Die Auswahlleitungsausgänge der Speicher- Speichern mitteilt, daß es sich um eine Abfrageope-

auswahltore 151 werden dagegen nur einzeln erregt. ration handelt. Außerdem liefert die Steuerung 141

Es sei nun angenommen, daß die Hauptaustausch- 45 für die BZ-Eingangstorschaltungen ein Signal zur

einheit BZ den Speicher ./I₁S₂ auswählt. Wenn das Leitung 255, die einen der vorbereitenden Eingänge

durch die BZ-Eingangstorsteuerung 141 gelieferte zu den Rückadressentorschaltungen 191 (Fig. 2H)

BZ-Adresseneingangstorsignal 252 den Speicher- bildet. Da die Hauptaustauscheinheit nur ein Register

adressentoren 161 zugeführt wird, die bereits die BX- hat, genügt diese einzige Leitung 255, um den rich-

Adressenbits über die BX-Speicheradressensammel- 50 tigen Code in den Rückadressentorschaltungen 191

leitungen 95,4 und B empfangen haben, lenkt es diese zu verschlüsseln und die betreffende Adresse auf dem

Adresse auf die .4-Adressensammelleitung 290 und Kabel 192 zu dem Rückadressenregister 231 zu

die B-Adressensammelleitung 295. Die BZ-Speicher- senden.

adressenbits stehen allen Speichern zur Verfügung, In Verbindung mit dem vorliegenden Beispiel sei

aber da nur eine Auswahlspeicherleitung zur Zeit er- 55 angenommen, daß die angeforderten Daten vom

regt ist, ermöglicht es die erregte Auswahlleitung dem Speicher zur Verfügung gestellt worden sind. Da

ausgewählten Speicher, seinen Speicherumlauf zu be- jeder Speicher eine Ausgangssammelleitung besitzt,

ginnen. nämlich Leitung 941 für Speicher 81, Leitung 942 für

Die von der ausgewählten Eingabe-Ausgabe-Vor- Speicher 82, Leitung 943 für Speicher 83, Leitung richtung gelieferten Adressenbits, hier von der Haupt- 60 944 für Speicher 84, Leitung 945 für Speicher 85 und austauscheinheit 75, befinden sich jetzt auf den Leitung 946 für Speicher 86, ist jede dieser Sammel-Adressensammelleitungen A und B, und ein be- leitungen als Eingang an die Speicherausgangssamstimmter Speicher ist ausgewählt worden. Die rest- melleitung »Oder« 200 (Fig. 2H) angeschlossen. In liehe von der Hauptaustauscheinheit 75 zu liefernde Systemen, in denen die Speicherzugriffszeit für alle Information ist die, ob es sich um eine Auslese- oder 65 Speicher gleich ist, wird die zeitliche Steuerung des Speicheroperation handelt. Soll eine Speicherope- Datenausgangstors im Speicher durch eine Verzögeration ausgeführt werden, erscheint ein. ent- rungsleitung bestimmt, die um eine bestimmte Zeitsprechendes Signal auf der Leitung 152 und wird der dauer vom Auswahlimpuls entfernt eingestellt ist.

Das bedeutet, da man in jedem Umlauf nur einen Speicher auswählt, daß in jedem Umlauf nur ein Speicher abgefragt werden kann. Der Ausgang der Oder-Schaltung 200 ist die Speicherausgangssammelleitung 94, die an die Tore aller Eingangsregister in den Eingabe-Ausgabe-Vorrichtungen einschließlich des Registers in der Hauptaustauscheinheit 75, des Registers in der schnellen Austauscheinheit 76, der vier Register in der Vorausschaueinheit 77 und der zwei RegisterIY und 2Y in der Befehlsverarbeitungseinheit 70 angeschlossen ist. Da die Daten allen Registern zugeführt werden, muß durch eine Auswahlleitung entschieden werden, welches Register die Daten annehmen soll.

Da eine Abfrageanforderung gestellt worden ist, wird eine der acht Leitungen im Kabel 155 erregt. Es wird die BX-Pufferauswahlleitung erregt, und dadurch wird das Pufferregister in der Hauptaustauscheinheit betätigt und wählt die Daten von der Speicherausgangssammelleitung 94 aus, und diese Daten ge- ao langen in die Hauptaustauscheinheit und stellen deren Pufferregister ein.

Bei der Steuerschaltung 171 für Speicherauslesen (Fig. 2G) ist zu beachten, daß das Ausgangssignal auf der Abfrageleitung 309 anzeigen soll, daß während einer Abfrageoperation die Rückadressensteuerschaltungen 291 benötigt werden. In einer Speicheroperation ist das Speichersignal auf der A- oder der S-Ausleseleitung 311 bzw. 312, das gleichzeitig mit der Lieferung der Adresse zu den Speichern durch die Speicheradressentorschaltungen gesteuert wird, eine Mitteilung des Speichers, daß die Daten zwei Umläufe später in das Speicherdatenregister der Datensammelleitungen gesteuert werden. Das heißt, der Speicher hat mitgeteilt, daß die Daten nach Eingäbe der Adresse um zwei Umläufe verzögert werden müssen. Die Verzögerung der Speicherung um zwei Umläufe ist in die Torsteuerschaltungen eingebaut worden, und wenn solche Verzögerungen um zwei Umläufe auftreten, werden die Speicherdatentore 181 entweder durch die SX-Eingangstorleitung 256 oder durch die Leitung 266 der schnellen Austauscheinheit oder durch die Eingangstorleitung 276 der Vorausschaueinheit erregt.

Im vorliegenden Beispiel wird angenommen, daß der angeforderte Speicher verfügbar war, d. h. daß er nicht besetzt war. Wenn in der Vorrangoperation bestimmt wird, daß ein bestimmter Kanal Vorrang hat, wird eine Auswahlleitung zu den Speicherauswahltorschaltungen 151 und den »Speicher-besetzt«- so Kippschaltungen 109 erregt. Diese erregte Auswahlleitung fragt die Kippschaltungen 109 ab. Zu einem festgesetzten Zeitpunkt im Speicherumlauf wird ein Rückstellsignal zu den »Speicher-besetzU-Kippsehaltungen 109 geschickt. In dem Arbeitsbeispiel der Hauptaustauscheinheit 75 hätte die Hauptaustauscheinheit, falls sie eine zweite Anforderung an denselben Speicher stellt, den sie gerade aufgefordert hatte, ein Wort auszulesen' oder ein Wort zu speichern, warten müssen, bis der Speicherumlauf abgeschlossen und die Besetzt-Kippschaltung rückgestellt wird, bevor eine solche zweite Anforderung hätte befolgt werden können.

Die anderen Kanäle in der Datenvermittlung arbeiten etwa ebenso, wie es für die Hauptaustauscheinheit 75 beschrieben worden ist, mit Ausnahme der durch die Sperrschaltungen 113, 114 und 115 und die Vorrang-Und-Schaltungen 125,126,127 und 128 bewirkten Vorgänge. Falls alle vier Kanäle eine An-^ förderung an einen bestimmten Speicher stellen und dieser Speicher verfügbar ist, blockieren die Sperrschaltungen alle Und-Schaltungen mit Ausnahme dei Und-Schaltung mit dem höchsten Vorrang. Das bedeutet, da der Vorrangplan so aufgestellt ist, daß die Hauptaustauscheinheit, die schnelle Austauscheinheit, die Vorausschaueinheit und die Befehlsverarbeitungseinheit in dieser Reihenfolge Vorrang haben, als Folge einer Anforderung durch die Hauptaustauscheinheit die Sperrschaltungen nur zu dem durch diese angeforderten Speicher einen Zugriff gestatten.

Ein Unterschied zu dem oben beschriebenen BX-Kanal von anderen Kanälen besteht darin, daß die schnelle Austauscheinheit 76, die Vorausschaueinheit 77 und die Befehlsverarbeitungseinheit 78 eine positive Anzeige dafür benötigen, daß ihre Anforderung an die Datenvermittlung angenommen worden ist. Zum Beispiel hat die schnelle Austauscheinheit 76 die Vorrangstufe 2 und muß, wie alle Austauscheinheiten, eine garantierte Maximalbedienung haben, d. h., die Austauscheinheit muß innerhalb einer bestimmten Frist eine Anzeige haben oder sie muß ihre Eingabe-Ausgabe-Einheit abschalten. Die schnelle Austauscheinheit 76 muß einen ganzen Speicherumlauf vor einer Anforderung eine zusätzliche Adresse senden. Diese Vorausadresse dient zum Sperren der Kanäle mit niedrigerer Vorrangstufe und verhindert, daß sie die Speicher besetzen. Jedesmal, wenn ein Speicher besetzt wird, muß eine nachfolgende Anforderung die betreffende Anzahl von Umläufen abwarten, bis der Speicher wieder frei ist. Die Hauptaustauscheinheit 75 benötigt keinen solchen Vorausadressenkanal, weil die Maximalzeit der Hauptaustauscheinheit langer ist als die Zeit, die durch die schlechtestmögliche Bedingung verlorengeht, d. h., wenn eine Recheneinheit eine Anforderung während des Umlaufs gestellt hat, der der Anforderung der Hauptaustauscheinheit unmittelbar vorausgeht, muß die Hauptaustauscheinheit nur einen Speicherumlauf lang warten, bevor sie ihre Anforderung erhält. Die schnelle Austauscheinheit 76 könnte dagegen auf die Recheneinheit und auf die Hauptaustauscheinheit warten müssen, weil diese einen höheren Vorrang haben. Zu diesem Zweck sind die Sperrdecodierung 117 für die schnelle Austauscheinheit (Fig. 2B) und die Sperrsteuerungen 118 für die schnelle Austauschemheit (Fig. 2D) vorgesehen. Die Voraus-Speicheradressensammelleitung 97 für die schnelle Austauscheinheit enthält neun Speicheradressenbits, welche den betreffenden Speicher ebenso auswählen, wie es die neun Bits in der Speicheradressensammelleitung 96 B für die schnelle Austauscheinheit tun. Diese Vorausbits werden als Eingang der Decodierung 117 für die schnelle Austauscheinheit zugeführt, wo der von der schnellen Austauscheinheit als nächster gewünschte Speicher entschlüsselt und die betreffende Information über das Kabel 172 als Eingang den Sperrsteuerungen 118 für die schnelle Austauscheinheit zugeführt wird. Das Kabel 172 enthält sechs Leitungen, die, wenn sie einzeln erregt werden, den Sperrsteuerungen 118 mitteilen, welcher der Speicher ausgewählt ist und durch die Sperrsteuerungen blockiert werden soll. Da dieses Sperrsignal vor einer Anforderung ankommt, kann der vorher angeforderte Speicher trotzdem angefordert werden. Die Sperrsteuerungen können die vorherige Anforderung nicht abändern, können aber die

Recheneinheit so blockieren, daß das nächste Speicherintervall bei Nichtvorliegen einer Anforderung aus der Hauptaustauscheinheit der schnellen Austauscheinheit zur Verfügung steht. In den Sperrsteuerungen 118 für die schnelle Austauscheinheit sind die Auswahlleitungen, die über das Kabel 172 aus dem Sperrentschlüsseier 117 der schnellen Austauscheinheit kommen, als Eingänge an Oder-Schaltungen angeschlossen, die ebenfalls mit den »Speicher-besetzt«-Kippschaltungsleitungen 110 verbunden sind.

Außerdem führen von der schnellen Austauscheinheit 76 aus zu den Sperrschaltungen 118 für die schnelle Austauscheinheit die Einstellsperrleitung 159 und die Rückstellsperrleitung 160 für die schnelle Austauscheinheit. Die Adresse kann über das Kabel 97 übertragen werden, kann aber erst dann durch die Sperrsteuerungen 118 gelangen, wenn die HXSperr-Ieitungl59 vorbereitet ist. Dadurch werden die Sperrsteuerungen veranlaßt, die Adresse zu prüfen und die Vorausschau- und Befehlsverarbeitungseinheit zu sperren. Durch die Rückstellsperrleitung 160 der schnellen Austauscheinheit wird die Sperrwirkung der Sperrsteuerungen 118 .aufgehoben. Ein weiterer Ausgang der Sperrsteuerungen 118 ist die Sperrtorleitung 173 für die schnelle Austauscheinheit, die zum Sperrentschlüsseier 117 der schnellen Austauscheinheit rückgekoppelt ist, damit die Vorausadresse aus dem Sperrentschlüsseier 117 in die Sperrsteuerungen 118 der schnellen Austauscheinheit gelangen kann.

Die Steuerung 119 für das LA -Register für wirksame Adresse (Fig. 2B) ist in Teil der zentralen Recheneinheit und ist hier in Blockform dargestellt, um zu zeigen, daß die Annahmeleitung 168 für die /-Einheit und die Vorausschaueinheit, die ein Ausgang der Annahmeschaltung 116 der Befehlsverarbeitungseinheit (Fig. 2D) ist, bei ihrer Erregung ein Signal zur Einspeicherung der wirksamen Adresse über die Leitungen 169 zu dem LA -Register 121 für wirksame Adresse (Fig2B) sendet. Die Befehlsverarbeitungseinheit 78 bereitet die Adressen vor, die über die Speicheradressensammelleitung 98 der Befehlseinheit (Fig. 2B) übertragen werden, um eine Adresse zu den Speicherdatentoren 161 und zur Speicherrahmendecodierung 108 der Befehlseinheit wegen einer Abfrageoperation zu senden, und kann eine Adresse aus der Verarbeitungseinheit 78 zu dem Ly4-Register 121 für wirksame Adresse übertragen. Da beide Adressen zur Datenvermitlung gehen müssen, ist es zweckmäßig, ein Kabel 98 zur Übertragung beider Adressen zu benutzen.

Die Annahmeschaltungen 116 der Befehlseinheit bestimmen, ob die Anforderung der Befehlseinheit angenommen worden ist. Die Befehlseinheit 78 ist die letzte auf der Vorrangliste, und in der Speicherrahmendecodierung 108 der Befehlseinheit (Fig. 2D) zeigt eine Oder-Schaltung mit drei Eingängen an, daß ein Speicher angefordert worden ist und das festgestellt worden ist, daß einer der sechs Speicher nicht besetzt ist. Diese Information gelangt aus dem Speicherrahmenentschlüsseler 108 der Befehlseinheit über das Kabel 213 zu den /-Annahmeschaltungen 116 (Fig. 2D). Damit die Befehlsvorrangleitung232, der einen Eingang der Vorrang-Und-Schaltung 128 der Befehlseinheit (Fig. 2F) bildet, und die Annahmeleitung 167 der Befehlseinheit, die einen Ausgang der Annahmeschaltungen 116 und einen Bingang der Befehlsverarbeitungseinheit 78 bildet, erregt werden, müssen folgende drei Bedingungen erfüllt sein:

1. Die Befehlseinheit selbst sperrt nicht die Annahme, d. h., die Sperrleitung 166 für die Befehlsannahme, die einen Ausgang der Befehlsverarbeitungseinheit 78 und einen Eingang der Annahmeschaltungen 116 der Befehlseinheit bildet, darf nicht erregt sein, da diese Leitung das Aufheben einer bereits gestellten Anforderung ermöglicht;

2. keiner der Kanäle mit höherer Vorrangstufe sperrt die Anforderung der Befehlseinheit, d. h., die Sperrleitung 190 für die Befehlseinheit ist nicht erregt;

3. die Anforderung muß etwas früher gestellt werden.

Die Sperrleitung 190 für die Befehlseinheit und die Annahmesperrleitung 166 für die Befehlseinheit können ein Überwachungssignal wirksam machen, welches das Vorrangausgangssignal über die Leitung 232 und die beiden Annahmeausgangssignale über die Leitungen 167 und 168 aufhebt. Diese Wirkung wird erzielt durch eine positive »Untied«-Oder-Schaltung an Stelle einer herkömmlichen Oder-Schaltung wie bei den anderen Decodieren!.

Rückadressenspeicherung und -steuerung

In Rechensystemen mit Speichern, die verschiedene Zugriffszeiten haben, müssen Steuereinrichtungen eingebaut werden, die die Rücksendung der angeforderten Information aus dem Speicher in die anfordernden Eingabe-Ausgabe-Vorrichtung sicherstellen. Falls die Entnahme von Information aus einem schnellen Speicher während des Entnahmeumlaufs eines langsameren Speichers angefordert wird, kann der schnelle Speicher seine Information gleichzeitig mit dem langsameren Speicher für die Ausgangssammelleitung bereithalten. Daher haben die in F i g. 21 gezeigten Rückadressenspeicher- und -Steuerschaltungen die Aufgabe, die Entnahme von Daten aus dem schnellen Speicher zu verzögern, um einen Konflikt mit der Entnahme von Daten aus dem langsamen Speicher zu vermeiden. Da die Reihenfolge der Entnahmeforderung nicht notwendigerweise gleich der Reihenfolge des Zurverfügungstehens der aus dem Speicher entnommenen Informationen ist, wird außerdem durch die Rückadressenspeicher- und -Steuerschaltungen sichergestellt, daß die angeforderte Information in das richtige Register des ursprünglich fordernden Geräts eingegeben wird.

Diese Funktionen beruhen auf einer zeitlichen Überlappung, bei der eine feststehende Entnahme- und eine veränderliche Eingabesteuerung für die Rückadressen verwendet wird. Die feststehende Entnahmeposition entspricht der Zeit, zu der die Information auf der Ausgangsleitung verfügbar ist. Die veränderliche Eingabeposition entspricht der Zugriffszeit des ausgewählten Speichers und der Verfügbarkeit von Entnahmepositionen. In dem zur Veranschaulichung der Erfindung gewählten Beispiel liegt die Eingabezeit für langsame Speicher sieben Intervalle vor der Entnahmezeit und die Eingabezeit für schnelle Speicher drei Intervalle vor der Entnahmezeit. Das bedeutet, daß ein bestimmtes Intervall zum

709 547/187

Auslesen von Information einem langsamen Speicher vier Intervalle früher, als ein schneller Speicher dasselbe Entnahmeintervall anfordern könnte, zugeordnet wird. Wenn dieses Intervall nicht verfügbar ist, wird die dem ersten verfügbaren Intervall entsprechende Position gewählt. Es ist dafür gesorgt, daß zwei Anforderungen nach derselben Entnahmezeit verhindert werden. Das geschieht, indem die Adresse des schnellen Speichers der Position zugeordnet wird, die während des ersten verfügbaren Intervalls nach dem Auslesen des langsamen Speichers ausgelesen wird. In den schnellen Speichern 81 und 82 sind Verzögerungseinrichtungen für die Speicherentnahme vorgesehen, die auf ein Signal aus den Rückadressensteuerschaltungen ansprechen und das Auslesen von Informationen um eine bestimmte Anzahl von Intervallen verzögern, weiche der Auslesezeit der Adresse des schnellen Speichers entspricht. Die maximale Zugriffszeit für den schnellen Speicher entspricht der Zugriffszeit des langsamen Speichers. Wenn also z.B. 0,6 und 1,4 μβ als Zugriffszeiten für die schnellen bzw. langsamen Speicher angenommen werden, wird der schnelle Speicher in 0,6 jis oder drei Zeitintervallen ausgelesen, könnte aber so verzögert werden, daß er in 1,4 μς oder sieben Intervallen ausgelesen wird, wenn ein maximaler Konflikt entsteht. Dieser maximale Konflikt ergibt sich aus den aufeinanderfolgenden Anforderungen der vier langsamen Speicher unmittelbar vor einer Anforderung nach einem schnellen Speicher. Da Intervallreservierungen für langsame Speicher in dem hier besprochenen Beispiel stets vier Intervalle vor Intervallanforderungen für schnelle Speicher vorgenommen werden, wird durch diesen Reservierungsplan weder die Zugriffszeit noch die Ausgabefolge der langsamen Speicher beeinflußt. Dies trifft für schnelle Speicher nur dann zu, wenn Abfragen von langsamen Speichern nicht dazwischenkommen. Der Ausgabereservierungsplan wird erreicht durch Steuern der Auslesefolge der Rückadresse, die, bis sie benötigt wird, in dem Rückadressenregister 231 (Fig. 21) gespeichert wird. Sie gibt an, welches Registertor die Daten einspeichern soll, die auf der Ausgangssammelleitung 94 allen Registern gleichzeitig zugeführt werden. Die Rückadressen sind nachstehend aufgeführt:

Rückadresse

Hauptaustauscheinheit 75 000-1

50 Schnelle Austauscheinheit 76 001-0

Register 1Y der Befehlseinheit 010-0

Register 2 Y der Befehlseinheit 011-1

Vorschauregister 1 100-0

Vorschauregister 2 101-1

Vorschauregister 3 110-1

Vorschauregister 4 111-0

60

Die Rückadressenspeicher- und -Steuerschaltungen in Fig. 21 sind mit den Rückadressentorschaltungen 191 (Fig. 2H) verbunden. Diese senden einen Code über das Kabel 192 zum Rückadressenregister 231, das die anfordernde Einheit bezeichnet. Ein Taktgeber 298 steuert die zentrale Recheneinheit, und einer seiner Ausgangsimpulse ist ein Taktprüfimpuls, der durch die Leitung 299 zu einer Ringschaltung 211 übertragen wird. Diese ist im vorliegenden Beispiel ein achtstelliger geschlossener Ring und dient zur Impulsverteilung (s. Fig. 3). Der Ring hat acht Eingangsimpulse I₀ bis I₁ und acht gleichzeitige Ausgangsimpulse O₀ bis O₁. Die Impulse O₀ bis O₁ werden der Phasensteuerschaltung 221 für die Ringausgangsimpulse O₀ bis O₁ zugeführt. Hier werden die Signale O₀ bis O₁ aus dem Ring gegenüber den Signalen I₀ bis I₁ um einen halben Umlauf verzögert und sind dann in der Lage, positive und negative Ausgangssignale zum Rückadressenregister 231 zu senden. Hier wird die Rückadresse aus den Rückadressentoren 191 gespeichert, bis die Daten auf der Speicherausgangssammelleitung 94 verfügbar sind. Die negativen Impulse /₀ bis I₁ aus dem Ring 211 werden über das achtadrige Kabel 344 als Schaltung zur Rückadressenregisterauswahl 261 geleitet.

Da die Rückadressenspeicher- und -Steuereinheit nur während der Abfrageoperationen des schnellen Speichers 81 oder 82 benutzt wird, bestimmt die Steuerschaltung 251 für Einschreiben der Rückadressen die Betriebsbereitschaft der Rückadressenspeicher- und -Steuereinheit. Die drei Eingangssignale für die Steuerschaltung 251 sind ein Signal aus den Speicherauswahltorschaltungen 151 auf Leitung 307, welches besagt, daß der Speicher 81 ausgewählt worden ist, ein zweites Signal aus den Speicherauswahltorschaltungen 151 über die Leitung 308, welches besagt, daß der schnelle Speicher 82 ausgewählt worden ist, sowie auf Leitung 309 ein Ausgangssignal aus der Speicherauslesesteuerschaltung 171 (Fig. 2G), welches besagt, daß es sich um eine Abfrageoperation handelt. Die Erregung der Leitungen 307 oder 308 und der Leitung 309 führt zur Erzeugung eines Ausgangssignals über die Leitung 352, welches besagt, daß Informationen aus einem der schnellen Speicher entnommen werden sollen. Falls weder die Leitung 307 noch die Leitung 308, dagegen aber die Leitung 309 erregt ist, erzeugt die Rückadresseneingabesteuerung 251 über die Leitung 351 ein Signal »langsamen Speicher lesen«. Die beiden Leseleitungen 351 und 352 sind als Eingänge an den Rückadressenwähler 261 angeschlossen.

Die Eingänge für die Rückadressenregister-Auswahlschaltungen 261 sind die Leitung 351 »langsamen Speicher .auslesen« und die Leitung 352 »schnellen Speicher auslesen« aus der Rüekadresseneingabesteuerung 251, das achtadrige Kabel 344 (I₀ bis I₇) aus dem Ring 211, die acht Leiter im Kabel 347 aus dem Rückadressenregister 231, die anzeigen, welche der Register besetzt sind, und das 32adrige Kabel 349, welches ein Ausgang der Schaltung 241 zum Feststellen des Zustandes des Rückadressenregisters ist.

Die Ausgänge der Rückadressenregisterauswahlschaltung 261 sind die Leitungen zur Auswahl bestimmter Rückadressenregister im Kabel 345, das als Eingang zum Rückadressenregister 231 führt. Durch diese Eingänge werden Zustandskippschaltungen eingestellt. Die Auswahl und die Einstellung eines Registers bilden die Grundlage für die Auswahl des ersten verfügbaren Ausgabeintervalls für eine Abfrageoperation. Zum Beispiel bestimmt der Zustand der Kippschaltungen 7, 0, 1 und 2, welches von fünf Intervallen zum Auslesen des ausgewählten Speichers benutzt werden soll. Das 40adrige Kabel 353 ist der andere Ausgang der Rückadressenregisterauswahlschaltung 261 und führt als Eingang zu der Verzöge-

rungssteuer- und Intervallauswahlschaltung 271 für schnelle Speicher. Die Rückadressenregisterauswahlschaltung 261 hat acht Gruppen von fünf Und-Schaltungen, die das erste leere Intervall auswählen. Der schnelle Speicher muß über diese Auswahl informiert werden, damit er die ausgewählte Verzögerung bewirkt und so Daten in das richtige Ausgabeintervall steuert. Diese Information wird von der Verzögerungssteuer- und Intervallauswählschaltung 271 für schnelle Speicher zu den Speichern gesendet. Außerdem muß der schnelle Speicher diese Informationen benutzen, um die Speicherrückstellung zu verzögern, damit nicht eine neue Abfrage die vorhergehende stört.

Fi g. 4 zeigt ein Beispiel für ein Zeitdiagramm von zwei Abfrageoperationen. Es wird angenommen, daß die schnelle Austauscheinheit Daten aus dem S₂-Speicher 85 anfordert. Danach fordert eine Eingabevorrichtung Daten aus dem /!„-Speicher, dessen Abfrage (in dem dargestellten Beispiel) zunächst zur gleichen Zeit wie die des 2?₂-Speichers stattfinden würde. Diese stellt jedoch einen Konflikt dar (während eines Intervalls kann nur ein Speicher ausgelesen werden), und daher wird der /!„-Speicher um ein Intervall verzögert. In dem gezeigten Beispiel erfolgt also das Auslesen des /^-Speichers während eines Intervalls und dann das des ^„-Speichers während des folgenden Intervalls. Die Impulse Vorrangprüfung (S_p), Anforderungsprüfung (S_r) und Speicherprüfung (S_m) sind in F i g. 3 und 4 dargestellt. Die Impulse S_r und S_m treten während der Abwesenheit der Impulse Sp auf und können daher Sp-nicht-Impulse genannt werden. Diese S-Impulse werden vom Taktgeber der Recheneinheit geliefert. Außerdem sind in Fig. 4 oben die /- und die O-Impulse oder -Intervalle gezeigt. Die /-Impulse werden vom Ring 211 geliefert, und die O-Impulse (gegenüber den /-Impulsen um einen halben Umlauf verzögert) werden von der Phasensteuerung 221 für Ringausgangsimpulse geliefert. Die Zeitdiagramme sind in Fig. 4 unter den O-Impulsen dargestellt. In Fig. 4 sind links die #X-Abfr.age-5₂-Speicher-Impulsfolge und rechts die Abfrage-z^-Speicher-Impulsfolge gezeigt. Diese beiden Impulsfolgediagramme sind durch eine gestrichelte Linie getrennt.

Es sei nun das linke Diagramm in Fig. 4 von oben nach unten betrachtet und angenommen, daß der #₂-Speicher besetzt ist. Als erstes tritt nun das Speicherrückstellsignal aus dem B₂-Speicher zusammen mit einem Impuls S_r auf. Diese Signale stellen eine der »Speicher-besetzU-Kippschaltungen 109 zurück. Davor macht die schnelle Austauscheinheit eine Anforderung, und während eines ,!»,.-Impulses wird die Kippschaltung 102 für i/X-Anforderungen eingestellt. Wie schon gesagt, wird angenommen, daß in diesem Beispiel die schnelle Austauscheinheit Auslesen des S₂-Speichers fordert. Nach Rückstellung der »Speicher-besetzte-Kippschaltung entschlüsselt der Speicherrahmenentschlüsseler 106 für die schnelle Austauscheinheit die ihm durch die schnelle Austauscheinheit 76 zugeführte Adresse. Jetzt wird die B₂-Adresse entschlüsselt. Gleichzeitig damit und während eines S„-Impulses wird die /?Z-Vorrangstufe in der Vorrang-Und-Schaltung 126 der schnellen Austauscheinheit geprüft. Es sei angenommen, daß die schnelle Austauscheinheit Vorrang besitzt. Während dieser 5_P-Zeit wird der monostabile Multivibrator in der Eingangstorsteuerung 142 der schnellen Austauscheinheit eingestellt. Wenn festgestellt wird, daß HX den Vorrang besitzt, wird der /^-Speicher durch die Speicherauswahlschaltungen 132 der schnellen Austauscheinheit ausgewählt. Während dieser Zeit wird außerdem die HZ-Adresse durch die Speicheradressentore 161 zum 2?₂-Speicher übertragen, die Z/X-Rückadresse wird durch die Rückadressentorschaltungen 191 verschlüsselt, und ein Abfragesignal wird der Speicherauslesesteuerung 171 zugeführt. Während des nächsten 5_m-Impulses wird ein Lesesignal für 5₂-Speicher der Rückadressenregisterauswahlschaltung zugeführt. Der B₂-Zugriffsumlauf umfaßt sieben Intervalle, und zwar im vorliegenden Beispiel die Intervalle^ bis I₇. Während des Intervalls I₁ wird der monostabile Multivibrator zur Auswahl des O-Registers eingestellt. Die Rückadresse wird in den Rückadressentorschaltungen 191 verzögert und während des nächsten 5_P-Impulses in das Register O eingegeben. Während dieses ^-Impulses wird außerdem die Zustandskippschaltung O eingestellt. Am Ende des siebten Intervalls (Z₇) beginnt das Auslesen des 5₂-Speichers. Während des Intervalls O₇ wird das Register O ausgelesen, und beim Auftreten eines S_m-Impulses während des letzten Teils des Impulses O₇ wird die HAT-Rückadresse aus der Rückadressendecodierung281 ausgelesen. Außerdem wird während dieses 5_ro-Impulses ein monostabiler Multivibrator zur Auswahl des Rückadressenregisters eingestellt. Während des nächsten 5_P-Impulses wird diese Adresse in das Register in der schnellen Austauscheinheit 76 eingegeben. Die Zustandskippschaltung O wird während des Intervalls O₀ rückgestellt.

Wenn nun eine Eingabevorrichtung eine Abfrageanforderung an den ^[„-Speicher 81 stellt, wie in F i g. 4 rechts ersichtlich, entsteht in diesem Beispiel ein Konflikt nur dann, wenn ein schneller Speicher (A₀ in Fig. 4) während des IntervallsI₅ ausgewählt wird (A₀ auslesen). Dieser Konflikt entsteht dadurch, daß das Auslesen des /!„-Speichers im vorliegenden Beispiel normalerweise während des Intervalls I₀ erfolgt. Während dieses Intervalls I₀ wird jedoch der jB₂-Speicher ausgelesen. Daher muß das Auslesen des ^„-Speichers um ein Intervall verzögert werden. Diese Verzögerung wird durch die Rückadressenregisterwählschaltung261 gesteuert. Im Zeitdiagramm von F i g. 4 rechts sind die anfänglichen Zeitsteuerimpulsfolgen weggelassen worden, und es wird angenommen, daß bereits eine Eingabevorrichtung eine Abfrageanforderung an den /!„-Speicher gestellt hat und dieser Speicher durch die Speicherauswahlschaltungen ausgewählt worden ist. Daher beginnt zur Zeit S_m (F i g. 4) der ^„-Speicher seinen Umlauf. Während des Intervalls I₅ wird der monostabile Multivibrator zur Auswahl des Registers 1 eingestellt. Die Rückadresse wird durch die Rückadressentorschaltung 191 verzögert, wie oben beschrieben. Während des Impulses S_p wird die Rückadresse in das Register 1 eingegeben und die Zustandskippschaltung 1 eingestellt. Die normale Zugriffszeit des ^[„-Speichers beträgt drei Intervalle, und daher erfolgt das normale Auslesen des ^„-Speichers während des vierten Intervalls (des IntervallsI₀ in Fig. 4). Diese Operation würde einen Konflikt mit dem B₂-Speicher hervorrufen, wie oben erwähnt. Daher muß das Auslesen des /!„-Speichers um ein Intervall verzögert werden. Diese Verzögerung wird in der Rückadressenwählschaltung 261 gesteuert. Die Rückadresse

darf nicht in das Register O eingeschneben werden, weil dieses Register besetzt ist. Das erste Register, das nicht besetzt ist, ist das Register 1, und wenn daher die Rückadressenregisterwählschaltung 261 das Register 1 auswählt, wählt sie außerdem eine Verzögerung von 1 aus. Da das Auslesen des A₀-Speichers um ein Intervall verzögert wird, wird dieser Speicher während des Intervalls I₁ ausgelesen. Das Register 1 wird während des Intervalls O₀ ausgelesen. Während des Impulses S_m, der während der letzten Hälfte des Intervalls O₀ auftritt, wird die Rückadresse aus der Rückadressendecodierung 281 ausgelesen. Ebenfalls wird während dieser Zeit der monostabile Multivibrator des Rückadressenregisters eingestellt. Während des nächsten ^-Impulses wird die Rückadresse in das Register der anfordernden Eingabevorrichtung eingeschrieben. Die Zustandskippschaltung wird während des Intervalls O₁ rückgestellt.

In der vorstehenden Darlegung tritt der beschriebene Konflikt nur dann ein, wenn der A „-Speicher (oder der .^-Speicher) während des Intervalls /₅ ausgewählt wird, weil im vorliegenden Beispiel nur der 5₂-Speicher benutzt wird. Es entsteht kein Konflikt, wenn einer der schnellen Speicher während eines anderen Intervalls angefordert wird.

Claims (2)

Patentansprüche:

1. Datenverarbeitungsgerät mit mehreren Speichern, die über eine Sammelleitung mit mehreren von den Speichern Informationen anfordernden Geräteteilen verbunden sind, dadurch gekennzeichnet, daß die Speicher verschiedene Zugriffszeiten aufweisen, daß Verzögerungen vorgesehen sind, um die Zugriffszeit de: schnelleren Speicher maximal auf die Zugriffszeil des langsamsten Speichers vergrößern zu können, und daß die Verzögerungen derart eingeschaltet werden, daß eine gleichzeitige Datenausgabe von zwei Speichern vermieden wird.

2. Datenverarbeitungsgerät nach Anspruch 1. dadurch gekennzeichnet, daß mindestens ein Intervall, während welchem ausgelesen wird, speichernde bistabile Kippschaltungen (109) vorhanden sind, die mit die Verzögerung der schnelleren Speicher steuernden logischen Auswahlschaltungen (z. B. 131 und 132) verbunden sind.

Hierzu 4 Blatt Zeichnungen

709 547/187 3.67 © Bundesdruckerei Berlin