DE2019444A1 - Datenverarbeitungsanlage - Google Patents
DatenverarbeitungsanlageInfo
- Publication number
- DE2019444A1 DE2019444A1 DE19702019444 DE2019444A DE2019444A1 DE 2019444 A1 DE2019444 A1 DE 2019444A1 DE 19702019444 DE19702019444 DE 19702019444 DE 2019444 A DE2019444 A DE 2019444A DE 2019444 A1 DE2019444 A1 DE 2019444A1
- Authority
- DE
- Germany
- Prior art keywords
- computer
- circuit
- flip
- data processing
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
datum: 17. April 1970
BURROUGHS CORPORATION, eine Gesellschaft nach den Gesetzen des Staates Michigan, Detroit, Michigan (V.St.A.)
Datenverarbeitungsaniage
Die Erfindung betrifft eine Datenverarbeitungsanlage,
bei der mehrere periphere Einheiten über eine gemeinsame Sammelleitung an Rechner angeschlossen sind. Die
Erfindung befaßt sich insbesondere mit einem Mehrfachrechner, der um mehrere Einzelrechner erweiterbar ist.
Es sind Datenverarbeitungsanlagen mit einem Mehrfachrechner bekannt, bei denen mehrere Rechner sich in
den gleichen Speicher und in gleiche Eingangs-/Ausgangs-Einrlchtungen teilen. Mehrfachrechner ermöglichen die
gleichzeitige Ausführung mehrerer Programme; in bekannten Anordnungen jedoch arbeitet gemeinhin ein
Rechner als "Hauptrechner", bearbeitet das Hauptsteuerprogramm und weist spezielle Operationen einem oder,
mehreren zugeordneten "Folgerechnern" zu. Bei dieser Anordnung werden alle exekutiven Funktionen von dem
Hauptrechner ausgeführt und alle anderen Rechner arbeiten lediglich als periphere Ausweitungen des Haüptrechners.
009886/1948
Für den Aufbau eines vollständigen Baukastensystems, bei dem eine beliebige Anzahl von Rechnern in dem System
vorgesehen sein kann, ist es erwünscht, daß die "hardware" der Rechner untereinander im wesentlichen
identisch ist. Das bedeutet, daß die Rechner gleiche Arbeitskapazität zur Bearbeitung aller Programme einschließlich
des Hauptsteuerprogramms aufweisen müssen, das für die Arbeitsplanung und -Zuweisung in dem System
verantwortlich ist.
Die Erfindung richtet sich auf einen Mehrfachrechner in einer Datenverarbeitungsanlage, in der mehrere untereinander
identische Rechner vorgesehen sein können, ohne daß dadurch die "hardware", d.h. im wesentlichen
die elektrische Auslegung, modifiziert werden müßte.
Jeder Rechner ist gleichermaßen imstande, jedes Programm einschließlich des Hauptsteuerprogramms zu bearbeiten.
Dies wird, kurz gesagt, dadurch erreicht, daß eine gemeinsame Sammelleitung alle Rechner und
alle Systemstufen, beispielsweise die Multiplexer, über die alle Eingangs-/Ausgangs-Vorrichtungen mit
dem Hauptspeicher in Verbindung treten, Datenübertragungs-Steuerungen, Taktsteuerungen u. dgl. untereinander
verbindet. Jeder Rechner kann irgendeine der Systemstufen über die gemeinsame Sammelleitung aufrufen.
Eine Vorrangschaltung in Form einer alle Rechner verbindenden Schleife liefert ein umlaufendes Bit,
das von jedem Rechner in Sequenz empfangen wird. Nur derjenige Rechner, der im Besitz dieses umlaufenden
Bits ist, hat Zugriff zu der gemeinsamen Sammelleitung.
Die Erfindung wird nachstehend an dem in der beigefügten Zeichnung dargestellten Ausführungsbeispiel genauer
009886/1948
20194α
beschrieben.
Das in der Zeichnung dargestellte digitale Rechnersystem umfaßt eine Anzahl identischer Rechner, von
denen drei mit 10, 12 und 14 bezeichnet sind. Die Anzahl der Rechner im System kann zwischen eins und N
innerhalb der vorgesehenen Kapazität der Anlage schwanken. Die Rechner können beispielsweise von der in dem
U.S. Patent 3'200 379 beschriebenen Art sein, jedenfalls können sie Anweisungen aus einem nicht dargestellten
Hauptspeicher holen und jede Anweisung in einem Befehlsregister 16 für die Ausführung speichern.
Der Rechner weist gemeinhin eine arithmetische Einheit und mehrere Register sowie eine zugeordnete Steuerschaltung
für die Ausführung der Befehle auf. Die beiden dargestellten Register 18 und 20 bilden normalerweise
die beiden obersten Stellen eines Stapelspeichers zum Speichern von Operanden innerhalb des Rechners und
werden gewöhnlich als das Α-Register und das B-Register bezeichnet.
Die Rechner sind so angeordnet, daß sie mit den übrigen Teilen der Datenverarbeitungsanlage über eine Abtast-Sammelleitung
22 in Verbindung treten können, an die alle diejenigen peripheren Steuervorrichtungen angeschlossen
sind, die den Übertrag von Daten zwischen den verschiedenen Eingangs-/Ausgangs-Vorrichtungen und
dem Hauptspeicher regeln. Drei derartige periphere Anordnungen sind mit 24, 26 und 28 angedeutet. Für diese
Vorrichtungen ist typisch der in dem U.S. Patent 3 408 632 beschriebene Multiplexer.
Das Abfragen einer bestimmten peripheren Einheit über
009886/1948
die Abtastleitung durch einen Rechner wird durch einen bestimmten speziellen Befehl eingeleitet, der entweder
ein Eingabe-Befehl oder ein Ausgabe-Befehl sein kann. Wenn ein derartiger Befehl in dem Befehlsregister 16
als nächster, in dem von einem bestimmten Rechner gerade, ausgeführten Programm enthaltener Befehl aufgenommen
wird, wird er entschlüsselt und gibt ein Ausgangssignal auf eine von zwei Ausgangsleitungen aus dem Register
16, die entsprechend als Ausgabe- bzw. als Eingabeleitung bezeichnet sind. Einer dieser beiden Befehle
läßt den Inhalt des Registers 18 über eine UND-Schaltung 30 auf ein Ausgangssignal einer mit den Ausgabe- und
Eingabeleitungen verbundenen ODER-Schaltung 29 hin auf die Sammelleitung gelangen. Die UND-Schaltung 30 stellt
fest, daß die Ausgabe- oder Eingabeleitung ein Signal führt (logisch wahr ist) und daß eine Vorrangleitung
wahr ist. Wie aus dem Nachfolgenden noch weiter deutlich werden wird, wird die Vorrangleitung jeweils nur
für einen Rechner wahr, und zwar unter der Steuerung einer Vorrangschaltung.
Der Inhalt des A-Registers 18 wird über die Sammelleitung 22 auf jede periphere Einheit gegeben und gelangt
insbesondere auf einen Adressen-Decodierer 32 der peripheren Einheit 24. Wenn der Inhalt des A-Registers
18 die Adresse der speziellen peripheren Einheit enthält, ist der Ausgang des Decodierers 32 wahr. Durch
eine geeignete Steuerlogik, beispielsweise in der Form einer UND-Schaltung 34 oder einer UND-Schaltung 36
schließt der Decodierer die Eingangs- bzw. Ausgangsleitungen der peripheren Einheit an die Abtast-Sammelleitung
22 an. Je nach der in dem A-Register 18 gespeicherten Information können die peripheren Einheiten
009886/19 4 8
auf vielfältige Weise auf das Abfragen durch den Rechner
ansprechen, insbesondere in der Art, wie sie in
der gleichlaufenden Patentanmeldung (Anwaltszeichen: B 162, entsprechend der US-Patentanmeldung
840 393 vom 9. Juli 1969) beschrieben ist.
der gleichlaufenden Patentanmeldung (Anwaltszeichen: B 162, entsprechend der US-Patentanmeldung
840 393 vom 9. Juli 1969) beschrieben ist.
Während der Ausgabe- bzw. Austastoperation wird der Inhalt des B-Registers 20 auf die Sammelleitung 22 über
eine UND-Schaltung 36 gegeben, die durch die Ausgangsbzw. Austastleitung des Befehlsregisters 16 aktiviert
wird. Die auf die Sammelleitung gegebene Information
aus dem B-Register 20 gelangt durch die UND-Schaltung 3U derjenigen bestimmten peripheren Einheit, die durch den vom Decodierer 32 in der entsprechenden peripheren Einheit festgestellten Inhalt des A-Registers 18 aktiviert ist. In ähnlicher Weise wird während der Eingabebzw. Eintastoperation der Ausgang der UND-Schaltung 34 über die Abtast-Sammelleitung 22 durch eine UND-Schaltung 38 auf das B-Register 20 gegeben. Die UND-Schaltung 38 wird durch die Eingabe- bzw. Eintastleitung des Registers 16 aktiviert. Somit kann jeder Rechner jede periphere Einheit unabhängig befragen. Beispielsweise kann jeder Rechner eine Eingabe-/Ausgabeoperation zwischen
einer peripheren Einheit und dem Hauptspeicher auf den Austast-Befehl hin einleiten, er kann den Zustand der
peripheren Einheit erfragen, die verfügbaren Eingangs-/ Ausgangspfade auf einen Eintast-Befehl hin abfragen, das alles vorteilhafterweise auf die in der oben erwähnten Patentanmeldung beschriebene Weise.
eine UND-Schaltung 36 gegeben, die durch die Ausgangsbzw. Austastleitung des Befehlsregisters 16 aktiviert
wird. Die auf die Sammelleitung gegebene Information
aus dem B-Register 20 gelangt durch die UND-Schaltung 3U derjenigen bestimmten peripheren Einheit, die durch den vom Decodierer 32 in der entsprechenden peripheren Einheit festgestellten Inhalt des A-Registers 18 aktiviert ist. In ähnlicher Weise wird während der Eingabebzw. Eintastoperation der Ausgang der UND-Schaltung 34 über die Abtast-Sammelleitung 22 durch eine UND-Schaltung 38 auf das B-Register 20 gegeben. Die UND-Schaltung 38 wird durch die Eingabe- bzw. Eintastleitung des Registers 16 aktiviert. Somit kann jeder Rechner jede periphere Einheit unabhängig befragen. Beispielsweise kann jeder Rechner eine Eingabe-/Ausgabeoperation zwischen
einer peripheren Einheit und dem Hauptspeicher auf den Austast-Befehl hin einleiten, er kann den Zustand der
peripheren Einheit erfragen, die verfügbaren Eingangs-/ Ausgangspfade auf einen Eintast-Befehl hin abfragen, das alles vorteilhafterweise auf die in der oben erwähnten Patentanmeldung beschriebene Weise.
Die vorbeschriebene Einrichtung der Abtast-Sammelleitung gibt allen Rechnern die Fähigkeit, das Hauptsteuerprogramm
auszuführen, da alle Rechner gleichen Zugriff zu
00 9 886/1948
20194U
— O ™"
allen Systemquellen besitzen. Damit wird es möglich, die Anlage vollständig nach dem Baukastenprinzip auszulegen,
so daß die Größe der Anlage nahezu unbegrenzt ausgedehnt werden kann. Da jedoch mehr als ein Rechner das Hauptsteuerprogramm
gleichzeitig ausführen kann, ist es möglich, daß mehrere Rechner gleichzeitig sich der Sammelleitung
bedienen möchten. Derartige mögliche Konflikte
werden von einer speziellen Vorrangschaltung gelöst, die die vollständige modulartige Bauweise der Anlage aufrecht
erhält.
Diese Vorrangschaltung ist so angelegt, daß jeder Rechner mit dem nächsten in einer geschlossenen Schleife 40
verbunden ist. Die Vorrangschaltung umfaßt in jedem Rechner ein Flip-Flop 42. Es ist jeweils das Flip-Flop
in nur einem Rechner auf 1 gesetzt und alle entsprechenden Flip-Flops in den anderen Rechnern stehen im Zustand ,
0. Das Flip-Flop 42 wird normalerweise auf 0 zurückgesetzt, wenn der zugehörige Rechner keine Abfrage über
die Sammelleitung 22 ausführt. Dazu sind die Austast- und Eintastleitungen an eine Umkehrstufe 44 gelegt, deren
Ausgang über eine UND-Schaltung 46 .auf das Flip-Flop 42 gelangt. Der andere Eingang der UND-Schaltung
46 wird aus dem Vorrang-Flip-Flop des in der Kette vorhergehenden
Rechners aus einer weiteren Umkehrstufe 48 abgeleitet. Wenn also das Befehlsregister 16 weder einen
Eintast- bzw. Eingabe- noch einen Austast- bzw. Ausgabebefehl enthält, wird das Flip-Flop 42 auf 0 zurückgesetzt
und verbleibt in diesem Zustand, bis die Vorrangleitung aus dem in der Schleife vorhergehenden Rechner 20 wahr
wird. Diese Leitung liegt außer an der Umkehrstufe 48 noch an dem Flip-Flop 42, um es in den Zustand 1 bei dem
nächsten Taktimpuls zu setzen, wenn die ankommende Leitung der Schleife wahr wird.
009886/19A8
2019U4
Wenn das Flip-Plop 42 auf 1 gesetzt ist, aktiviert eine
Ausgangsleitung, die eine Anzeige des Einschaltzustandes
des Flip-Flops 42 führt, die UND-Schaltung 30 sowie eine UND-Schaltung 50, an der außerdem der Ausgang des Inverters
44 liegt. Wenn somit also das Register 16 einen Austast- oder einen Eintastbefehl bei auf 1 gesetztem
Flip-Flop 42 enthält, gibt die UND-Schaltung 30 den Ausgang des A-Registers 18 auf die vorbeschriebene Weise
auf die Sammelleitung 22. Das Flip-Flop 42 verbleibt eingeschaltet, bis der Ausgang der UND-Schaltung 46 wahr
wird und damit anzeigt, daß ein Tast— oder Austastbefehl in dem Befehlsregister 16 nicht vorhanden sind. Der
nächste Taktimpuls setzt dann das Flip-Flop 42 auf 0. Wenn das Register 16 einen Eintast- oder Austastbefehl
nicht enthält, wird das UND-Tor 50 wahr und gibt ein Ausgangssignal auf den in der Schleife nächsten Rechner«
Der Ausgang auf der Schleife bleibt wahr, bis der nächste
Taktimpuls das Flip-Flop 42 abschaltet; der gleiche Taktimpuls sorgt in dem in der Schleife folgenden Rechner jedoch
dafür, daß das entsprechende Flip-Flop eingeschaltet wird. Somit läuft also ein Bit von Rechner zu Rechner die
Schleife entlang und schaltet jedes Flip-Flop in·Sequenz für ein Taktimpuls-Intervall ein, es sei denn, der spezielle
Rechner besitzt in seinem Befehlsregister 16 einen Eintast- oder Austastbefehl. Im letzteren Falle verbleibt
das Bit in diesem bestimmten Rechner solange, bis der Befehl ausgeführt und durch einen neuen Befehl in dem
Befehlsregister 16 ersetzt ist.
Man entnimmt der vorstehenden Beschreibung, daß eine einfache Vorrangeinrichtung getroffen ist, die es gestattet,
die Anzahl von Rechnern beliebig dadurch zu vergrößern, daß jeder Rechner in die geschlossene Schleife eingefügt
wird. Es kann jeweils nur ein Rechner über die Sammellei-
0098 86/19A8
tung 22 abfragen.
Es wird also eine Datenverarbeitungsanlage vorgeschlagen, die mehrere Rechner gleicher Kapazität enthält, wobei
jeder Rechner alle peripheren Einheiten über eine gemeinsame Sammelleitung abtasten kann. Eine Vorrangentscheidung
ist in der Weise vorgesehen, daß die Rechner zu einer geschlossenen Schleife verbunden werden, in der ein Vorrangbit
umläuft. Nur der das Bit empfangende Rechner kann sich der gemeinsamen Sammelleitung bedienen; der Umlauf
des Bits wird von demjenigen Rechner unterbrochen, der mit der Sammelleitung arbeitet.
009886/ 1948
Claims (5)
- Ansprücheη.J Datenverarbeitungsanlage, bei der mehrere periphere Einheiten über eine gemeinsame Sammelleitung an Rechner angeschlossen sind, dadurch gekennzeichnet, daß jeder Rechner (10,12,14) mindestens eine zur Signalübertragung mit der Sammelleitung (22) verbundene Torschaltung (30) enthält; und daß eine Vorwahlschaltung (40,42,46,48,50) an die Torschaltungen aller Rechner angeschlossen ist und jeweils nur die Torschaltung eines Rechners zur Signalübertragung zwischen Rechner und Sammelleitung freigibt.
- 2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß die Vorwahlschaltung die Torschaltungen Rechner in Sequenz freigibt.
- 3. Datenverarbeitungsanlage nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in der Vorwahlschaltung für jeden Rechner (10) ein Speicher (42) für ein Binär-Bit sowie eine auf ein gespeichertes Binär-Bit ansprechende Übertragerschaltung (50) vorgesehen ist; und daß die Torschaltung (30) auf ein gespeichertes Binär-Bit anspricht.
- 4. Datenverarbeitungsanlage nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Speicher ein Flip-Flop (42) und da· Binär-Bit ein Ausgangssignal des Flip-Flops ist; daß alle Flip-Flops für die Rechner zusammen mit den Übertragerstufen eine geschlossene Leiterschleife bilden; daß ferner für jedes Flip-Flop ein Schaltkreis (46,46,50) vorgesehen ist und alle Schaltkreise die Flip-Flops nacheinander ein- und ausschalten.00 9886/194820194U
- 5. Datenverarbeitungsanlage nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jeder Rechner einen Informationsspeicher (18) sowie einen Anzeigesignalgeber (16) enthält, dessen Signal eine erforderliche Informationsübertragung über die Sammelleitung (22) zu einer peripheren Einheit (24,26,28) anzeigt; daß in Jedem Rechner an die Eingänge der Torschaltung (30) der Signalausgang des Vorwahl-Flip-Flops (42), des Informationsspeichers und des Anzeigesignalgebers angeschlossen sind.009886/1348
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US84334569A | 1969-07-22 | 1969-07-22 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2019444A1 true DE2019444A1 (de) | 1971-02-04 |
DE2019444B2 DE2019444B2 (de) | 1973-03-15 |
DE2019444C3 DE2019444C3 (de) | 1973-10-11 |
Family
ID=25289704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2019444A Expired DE2019444C3 (de) | 1969-07-22 | 1970-04-22 | Datenverarbeitungsanlage mit Vorrangschaltung |
Country Status (7)
Country | Link |
---|---|
US (1) | US3629854A (de) |
JP (1) | JPS5038463B1 (de) |
BE (1) | BE750750A (de) |
CA (1) | CA929270A (de) |
DE (1) | DE2019444C3 (de) |
FR (1) | FR2053063B1 (de) |
GB (1) | GB1287656A (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3832692A (en) * | 1972-06-27 | 1974-08-27 | Honeywell Inf Systems | Priority network for devices coupled by a multi-line bus |
CH547590A (de) * | 1973-03-21 | 1974-03-29 | Ibm | Fernmelde-vermittlungsanlage. |
JPS5444161B2 (de) * | 1973-09-08 | 1979-12-24 | ||
CH584488A5 (de) * | 1975-05-05 | 1977-01-31 | Ibm | |
US4059851A (en) * | 1976-07-12 | 1977-11-22 | Ncr Corporation | Priority network for devices coupled by a common bus |
DE2656086C2 (de) * | 1976-12-10 | 1986-08-28 | Siemens AG, 1000 Berlin und 8000 München | Rechenanlage |
US4363094A (en) * | 1977-12-29 | 1982-12-07 | M/A-COM DDC, Inc. | Communications processor |
FR2462745B1 (fr) * | 1979-07-30 | 1986-01-03 | Jeumont Schneider | Dispositif de partage temporel de l'acces a une memoire connectee a un bus unique entre un calculateur central et une pluralite de calculateurs peripheriques |
JPS56121126A (en) * | 1980-02-26 | 1981-09-22 | Toshiba Corp | Priority level assigning circuit |
JPS57500445A (de) * | 1980-03-21 | 1982-03-11 | ||
US4408300A (en) * | 1980-09-15 | 1983-10-04 | Burroughs Corporation | Single transmission bus data network employing an expandable daisy-chained bus assignment control line |
US4380052A (en) * | 1980-09-15 | 1983-04-12 | Burroughs Corporation | Single transmission bus data network employing a daisy-chained bus data assignment control line which can bypass non-operating stations |
US4558275A (en) * | 1981-04-21 | 1985-12-10 | The Superior Electric Company | Line voltage monitor system |
ZA837618B (en) * | 1982-10-15 | 1984-08-29 | Gen Electric Co Plc | Data processing systems |
US5032984A (en) * | 1988-09-19 | 1991-07-16 | Unisys Corporation | Data bank priority system |
US4926313A (en) * | 1988-09-19 | 1990-05-15 | Unisys Corporation | Bifurcated register priority system |
US5274774A (en) * | 1989-01-31 | 1993-12-28 | Wisconsin Alumni Research Foundation | First-come first-serve arbitration protocol |
US5088024A (en) * | 1989-01-31 | 1992-02-11 | Wisconsin Alumni Research Foundation | Round-robin protocol method for arbitrating access to a shared bus arbitration providing preference to lower priority units after bus access by a higher priority unit |
AT392165B (de) * | 1989-11-07 | 1991-02-11 | Alcatel Austria Ag | Dezentrale zugriffssteuerung auf einen gemeinsamen datenbus |
US5386512A (en) * | 1991-07-19 | 1995-01-31 | International Business Machines Corporation | System for deriving and testing mutual capability set after receiving updated capability from other processors and before requesting service information |
AT405118B (de) | 1997-11-07 | 1999-05-25 | Schrattenecker Franz Ing | Vorbauzusatzgerät für mähdrescher zur soja- und erbsenernte |
GB2352143A (en) * | 1999-07-16 | 2001-01-17 | Texas Instruments Ltd | Token passing scheme |
DE10149296B4 (de) * | 2001-10-05 | 2007-01-04 | Siemens Ag | Multiprozessorsystem |
CN111538382B (zh) * | 2020-04-16 | 2021-08-27 | 深圳比特微电子科技有限公司 | 一种数字货币矿机的启动方法、装置和数字货币矿机 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US840393A (en) * | 1906-05-02 | 1907-01-01 | Frank R Stewart | Plow-handle. |
US3223976A (en) * | 1961-05-26 | 1965-12-14 | Bell Telephone Labor Inc | Data communication system |
NL297037A (de) * | 1962-08-23 | |||
GB1063296A (en) * | 1963-05-31 | 1967-03-30 | Automatic Telephone & Elect | Improvements in or relating to data handling systems |
US3376554A (en) * | 1965-04-05 | 1968-04-02 | Digital Equipment Corp | Digital computing system |
US3398405A (en) * | 1965-06-07 | 1968-08-20 | Burroughs Corp | Digital computer with memory lock operation |
US3416139A (en) * | 1966-02-14 | 1968-12-10 | Burroughs Corp | Interface control module for modular computer system and plural peripheral devices |
US3421150A (en) * | 1966-08-26 | 1969-01-07 | Sperry Rand Corp | Multiprocessor interrupt directory |
-
1969
- 1969-07-22 US US843345A patent/US3629854A/en not_active Expired - Lifetime
-
1970
- 1970-03-09 GB GB01082/70A patent/GB1287656A/en not_active Expired
- 1970-03-16 CA CA077470A patent/CA929270A/en not_active Expired
- 1970-04-22 DE DE2019444A patent/DE2019444C3/de not_active Expired
- 1970-05-21 BE BE750750D patent/BE750750A/xx not_active IP Right Cessation
- 1970-07-10 FR FR707025856A patent/FR2053063B1/fr not_active Expired
- 1970-07-20 JP JP45062911A patent/JPS5038463B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE2019444C3 (de) | 1973-10-11 |
FR2053063B1 (de) | 1973-05-25 |
GB1287656A (en) | 1972-09-06 |
US3629854A (en) | 1971-12-21 |
JPS5038463B1 (de) | 1975-12-10 |
BE750750A (fr) | 1970-11-03 |
FR2053063A1 (de) | 1971-04-16 |
DE2019444B2 (de) | 1973-03-15 |
CA929270A (en) | 1973-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2019444A1 (de) | Datenverarbeitungsanlage | |
DE2755273C2 (de) | ||
DE2714805C2 (de) | ||
DE1178623C2 (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE1549523B2 (de) | Datenverarbeitungsanlage | |
DE1524209B2 (de) | Programmgesteuerte datenverarbeitungsanlage | |
DE2907181A1 (de) | Befehlssatz-modifizierregister fuer einen datenprozessor | |
DE2113890A1 (de) | Datenverarbeitungssystem | |
CH620779A5 (de) | ||
DE1774296B2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
DE2322674A1 (de) | Mikroprogramm-steuereinrichtung | |
DE1803767A1 (de) | Elektronisches Datenverarbeitungssystem | |
DE3638572A1 (de) | Vektorprozessor | |
DE2164793A1 (de) | Verfahren und Datenverarbeitungsanlage zur Steuerung einer Vielzahl von Eingabe/ Ausgabe-Einheiten mittels eine Zentraleinheit | |
DE4010311C2 (de) | Datenprozessor | |
EP0062141B1 (de) | Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem | |
DE3587446T2 (de) | Signalverarbeitungsprozessor und hierarchische Multiverarbeitungstruktur mit mindestens einem solchen Prozessor. | |
DE2747304C3 (de) | Einrichtung zur Mikrobefehlssteuerung | |
DE2801853A1 (de) | Integrierte digitale datenverarbeitungseinrichtung | |
DE2230727B2 (de) | Schaltungsanordnung zur dynamischen zuteilung von speicherzyklen mit vorrangssteuerung | |
CH493886A (de) | Datenverarbeitungsanlage | |
DE1806464A1 (de) | Adressengenerator fuer einen Digitalrechner | |
DE2000608A1 (de) | Schaltungsanordnung fuer eine Nachrichtenverarbeitungs-,insbesondere fuer eine Nachrichtenvermittlungsanlage | |
DE3221819A1 (de) | Vorrichtung zur simulation eines schaltwerks mit hilfe eines rechners | |
DE2362117C3 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 |