DE3142504A1 - Mehrfachplattenspeicher-uebertragungssystem - Google Patents
Mehrfachplattenspeicher-uebertragungssystemInfo
- Publication number
- DE3142504A1 DE3142504A1 DE19813142504 DE3142504A DE3142504A1 DE 3142504 A1 DE3142504 A1 DE 3142504A1 DE 19813142504 DE19813142504 DE 19813142504 DE 3142504 A DE3142504 A DE 3142504A DE 3142504 A1 DE3142504 A1 DE 3142504A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- disk
- processor
- bus
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Description
¥estern Electric Company Inc. ' > Divakaruni., -ßrS>1
-' ' -: 3H2504
-4-
Mehrfachplattenspeicher-Übertragungssystem
Die Erfindung betrifft ein Mehrfachplattenspeicher-Ubertragungssystem
in einer Datenverarbeitungsanlage mit einem oder mehreren Prozessoren, einer Vielzahl von Plattenantrieben
und einer Vielzahl von Steuereinrichtungen, die der Vielzahl von Plattenantrieben je einzeln zugeordnet sind,
wobei jede Steuereinrichtung eine Schnittstelle zwischen Jedem Plattenantrieb und einem oder mehreren zugeordneten
Prozessoren bildet.
In üblicher Weise enthalten Plattenspeichergeräte das
Speichermedium in Form des Plattenstapels mit seinen zugeordneten Schreib-Leseköpfen sowie einem Antriebsmechanismus
und ein einfaches Steuergerät. Die Plattenspeicher haben keine eingebaute Intelligenz, sind also dumm. Daher ist
für jeden Plattenstapel ein getrenntes Steuergerät erforderlich,das die nötige Betriebslogik bereitstellt. Diese
Steuergeräte sind aufwendig, und es kann immer nur ein Plattenstapel gleichzeitig bearbeitet werden, wodurch alle
anderen Plattenstapel, die an das gleiche Steuergerät angeschlossen sind, für den Prozessor nicht zugreifbar sind,
während ein Zugriff zu dem einen Plattenstapel erfolgt. Im einzelnen fordert der Prozessor beim Zugriff zu einem Plattenspei
chergerät das gewählte Gerät auf, zu lesen oder zu schreiben. Diese Aufforderung enthält eine genaue Adresse,
die eine bestimmte Stelle auf dem Speichermedium (Plattenstapel) angibt. Das Steuergerät im gewählten Plattenspei-.
chergerät nimmt diese Adresse auf, aktiviert den jeweiligen
31425G4
Schreib-Lesekopf und führt die angeforderte Operation ausο
Während dieses Zeitabschnittes wartet der anfordernde Prozessor auf das Ergebnis vom Steuergerät. Diese Operation
wird Warte-I/O-Operation (Eingangs-Ausgangsoperation)
genannt. Diese inaktive Zeitspanne stellt eine Vergeudung der Realzeit des Prozessors dar, und der Prozessor kann
demgemäß stark durch Eingangs-Ausgangsarbeiten belastet sein, wodurch seine Kapazität begrenzt wird.
Eine Abwandlung dieses üblichen Plattenspeicheraufbaus ist
ein Plattenspeichergerät, das ein eingebautes intelligentes Steuergerät unter Verwendung eines Mikroprozessors enthält,
beispielsweise die STC-2700-Serie von Plattenspeichergeräten. Bei diesen Einheiten ist die Betriebsintelligenz
im Plattenspeichergerät enthalten9 und das Platten-=
spelchersteuergerät kann einige der Funktionen Übernehmens,
die normalerweise vom zugeordneten Prozessor ausgeführt werden. Die STC-2700-Serie von Plattenspeichern ist in
einem Aufsatz von Mr. Pranger mit dem Titel "Intelligent Disc Drive for the 1980ss!! beschrieben, der in der Ausgabe
Februar 1979 von Mini Micro Systems auf den Seiten 72-78 erschienen ist.
Zusammenfassung der Erfindung
Die Erfindung hat sich die Aufgabe gestellt, die erläuterten Nachteile der bekannten Systeme zu verbessern. Zur
Lösung der Aufgabe geht die Erfindung aus von einem Mehrfachplattenspeicher-Übertragungssystem
der eingangs genannten Art und ist dadurch gekennzeichnet, daß das System ferner eine Sammelleitung aufweist, die an alle Steuereinrichtungen angeschaltet ist, um diese miteinander zu verbinden,
und daß jede Steuereinrichtung aufgrund einer Datenübertragungsanforderung von einem der zugeordneten Prozessoren die
Datanübertragungsanforderung interpretiert und einen oder
mehrere der Vielzahl von Plattenantrieben veranlaßt, die
angeforderten Daten über die Sammelleitung zum anfordernden
35" Prozessor zu übertragen.,
3U2504
Mit der vorliegenden Erfindung wird eine Verbesserung bei
Multiprozessor-Rechneranlagen erreicht, bei denen mehrere
Prozessoren an Plattenspeichergeräte angeschaltet sind. Systeme nach der Erfindung unterscheiden sich von anderen
Systemen durch intelligente Steuergeräte (entweder getrennt oder innerhalb der Plattenspeichergeräte vorhanden sind),
die so miteinander verbunden sind, daß sie untereinander direkt in Nachrichtenverbindung stehen. Diese Plattenspeicher-Übertragungsanordnung
erspart beträchtliche Auf-Wendungen in den übergeordneten Prozessoren. Speicherabschnitt-
(file) -Übertragungen werden von den jeweiligen intelligenten Plattenspeichersteuergeräten über die Plattenspeicher-Übertragungsanordnung
durchgeführt und erfordern nicht die Beteiligung der übergeordneten Prozessoren.
Wenn eines der betroffenen intelligenten Plattenspeichersteuergeräte
ein Speicherabschnitt-Übertragungskommando von einem der übergeordneten Prozessoren empfängt, benutzt
es seinen internen Prozessor und Speicher, d.h. seine Intelligenz, um anhand des Speicherabschnitt-Übertragungskommandos
festzustellen, welches Plattenspeichergerä+ bei der Speicherabschnitt-Datenübertragung beteiligt ist. Die
angeforderten Datenspeicherabschnitte werden mittels der Plattenspeicher-Übertragungsanordnung aus den beteiligten
Plattenspeichersteuergeräten zusammengestellt und zum anfordernden,
übergeordneten Prozessor übertragen. Wenn Daten gespeichert werden sollen, werden diese Daten direkt vom
zugeordneten Steuergerät aufgenommen und in dem gewählten Plattenspeichergerät abgespeichert, ohne daß die zugeordneten
Prozessoren beteiligt werden müssen.
Nachfolgend wird die Erfindung anhand der Zeichnungen beschrieben.
Es zeigen:
Fig. 1 einen typischen Multiprozessor-Plattenspeicher-
verbindungsaufbau nach dem Stand der Technik;
Fig. 2 die Einzelheiten des Multiprozessor-Platten-
speicherverbindungsaufbaus nach der Erfindung;
Fig. 3 eine Abwandlung des Verbindungsaufbaus nach
Fig. 2.
In Fig. 1 ist ein typisches Multiprozessor-Rechnersystem nach dem Stand der Technik dargestellt. Das System weist
eine Vielzahl von Prozessoren 102 bis 105 auf, die in bekannter Weise so verbunden sinds daß sie eine Vielzahl von
Anschlüssen, Eingangs/Ausgangsanschlüssen usv/. bedienen. Jeder der Prozessoren 102 bis 105 ist mit einer Anzahl solcher
Geräte verbunden, wobei in Fig. 1 zur Vereinfachung der Darstellung nur ein Anschluß 101 gezeigt ist.
Neben den vorerwähnten Einrichtungen enthält ein typisches Multiprozessorsystem nach dem Stand der Technik eine Viel«
zahl von Plattenspeichergeräten 112 bis 114, die nach irgendeiner von einer Vielzahl von bekannten Arten mit den
Prozessoren 102 bis 105 verbunden sind«, Das System nach Fig. 1 zeigt zwei solcher typischer Verbindungen s der
Prozessor 102 ist mit einem gesondert zugeordnet Plattenspeichergerät
112 verbunden,und ein Plattenspeichergerät
113 wird von zwei Prozessoren 103 und 104 gemeinsam benutzte Jedes der Plattenspeichergeräte 112 bis 114 weist ein
Speichermedium (Plattenstapel 109 bis 111) mit seinem zugeordneten Antriebsmechanismus und Schreib-Leseköpfen sowie
ein Steuergerät (106 bis 108) auf, das die Betriebslogik für den zugeordneten Plattenspeicher bereitstellt und die
Schnittstelle des zugeordneten Prozessors mit dem Plattenstapel bildet. Wie dieser Verbindungsaufbau zeigt, erfordern
alle Nachrichtenübertragungen zwischen Plattenspeichergeräten die Beteiligung von zwei Prozessoren in der gleichen
Weise wie der Zugriff zu einem Plattenspeichergerät durch einen Prozessor, der nicht direkt mit diesem Plattenspeichergerät
verbunden ist, da keine direkte Verbindung zwischen den Plattenspeichergeräten vorhanden ist.
Zur Erläuterung werden bei dieser Beschreibung zwei Opera-•
tionen benutzts ein einfacher Datenzugriff und eine Daten-
aktualisierung von mehreren Speicherabschnitt-(file)-Kopien.
Unter Benutzung des Systems nach Fig. 1 sei für den ersten Fall angenommen, daß die Bedienungsperson am
Anschluß 101 einen Speicherabschnitt anfordert, der sich im Plattenstapel 110 des Plattenspeichergerätes 113 befindet.
Der Anschluß 101 gibt die Anforderung zum Prozessor 102 , der seinen Speicher durchsucht, um die Lage und
Größe des angeforderten Speicherabschnittes zu bestimmen. Diese Information wird vom Prozessor 101 zu einer Datennachricht
formatiert, die mehrere Elemente enthält, nämlich in typischer Weise eine Speicherabschnitt-Identifizierung
(Name), eine Speicherabschnitadresse, eine Speicherabschnittgröße. Nach Feststellung der Lage des Speicherabschnittes
(im Plattenstapel 110 des Plattenspeichergerätes
113) und nach Erzeugung der Datennachricht gibt der Prozessor
102 die Datennachricht zum Prozessor 104 (über ihre Multiprozessorverbindung gemäß Fig. i),und der Prozessor
104 übersetzt diese Datennachricht für den Zugriff in eine Hardware-Plattenadresse. Diese Hardware-Plattenadresse wird
dann vom Prozessor 104 zum Plattensteuergerät 107 des Plattenspeichergerätes 113 übertragen. Unter Verwendung der
Hardware-Plattenadresse betätigt das Plattensteuergerät die Leseköpfe und weitere notwendige Einrichtungen des
Plattenstapels 110, um den angeforderten Speicherabschnitt
aus dem Plattenstapel 110 zu lesen und zum Prozessor 104 zu geben. Dann wird der Datenspeicherabschnitti, der durch,
das Plattensteuergerät 107 des Plattenspeichergerätes 113 vom Prozessor 104 zugegriffen worden ist, vom Prozessor
direkt zum Prozessor 102 übertragen (über deren Multiprozessorverbindung gemäß Fig. 1), und der Prozessor 102 gibt
den Speicherabschnitt (in bekannter Weise) zur Bedienungsperson am Anschluß 101.
Als weiteres Beispiel für die Arbeitsweise des Systems nach Figo 1 sei betrachtet, wie Daten in mehreren Kopien eines
Speicherabschnittes aktualisiert werden. Nach einem Zugriff zu einem Speicherabschnitt und einer Bearbeitung gibt die
·:·· : ·:-'- ' ■ ·:- 3U2504
Bedienungsperson am Anschluß 101 den aktualisierten Speieherabschnitt
zum Prozessor 102 zum Zweck der Einspeieherung. Eine Durchsuchung seines Speichers zeigt dem Prozessor 102, daß sich der zu ersetzende Speicherabschnitt aus
Zuverlässigkeitsgründen oder aus Betriebsgründen an zwei Stellen befindet (beispielsweise im Plattenstapel 110 des
Plattenspeichergerätes 113 und im Plattenstapel 109 des Plattenspeichergerätes 112), Der Prozessor 102 benutzt das
ihm zugeordnete Plattensteuergerät 106 des Plattenspeichergerätes
112, um den Speicherabschnitt im Plattenstapel 109 in bekannter Weise zu aktualisieren;, und schaltet den Prozessor 104 und sein zugeordnetes Plattensteuergerät 107
des Plattenspeichergerätes 113 eins, um <1®& Speicherabschnitt
im Plattenstapel 110 zu aktualisieren„ Bei Durchführung
dieser Operationen muß jedoch der Prozessor 102 erneut die Größe des Speieherabschnittes und die Stelle bestimme^ wo
er einzuspeichern ist» Diese Information wird vom Prozessor
102 zu einer Datennachricht formatiert ΰ die mehrere Elemente
enthält, nämlich in typischer Weise eine Speicherabschnitt-Identifizierung
(Name), eine Speicherabschnittadresse, eine Speicherabschnittgrößeο Der Prozessor iO2
gibt diese Datennachricht zusammen mit dem einzuschreibenden Speicherabschnitt direkt zum Prozessor 104 über die
dargestellte Verbindung zwischen den Prozessoren in diesem MuItiprοzessorsystemο Der Prozessor 104 übersetzt diese
Datennachricht zum Zwecke des Zugriffs in eine. Hardware-Plattenadresse
und gibt diese sowie den Speicherabschnitt zum Plattensteuergerät 107 des Plattenspeichergerätes 113«
Das Plattensteuergerät 107 be-tätigt die Schreibköpfe und
andere notwendige Einrichtungen des Plattenstapels 110 unter Verwendung der Hardware-Adresse, um den Speicherabschnitt
in den Plattenstap©! 110 einzuschreiben«, Auf entsprechende
Weise erzeugt der Prozessor 102 eine Hardware-Plattenadresse für das Plattensteuergerät 106 des Platten-Speichergerätes
112 und überträgt diese Adresse und den Speicherabschnitt zum Plattensteuergerät 106? so daß dieses
dann den Speicherabschnitt in den Plattenstapel 109 ein-
schreibt.
Wenn demgemäß beim System nach Fig. 1 das anzusprechende
Plattenspeichergerät nicht direkt dem steuernden Prozessor
zugeordnet ist, muß der dem anzusprechenden Plattenspeichergerät
zugeordnete Prozessor bei der Datenübertragung beteiligt werden. Diese Notwendigkeit für die Einschaltung
weiterer Prozessoren bei der Datenübertragung stellt eine Verschwendung von Prozessor-Realzeit dar, da der Prozessor
in diesen Fällen lediglich als Puffer und Adressengenerator wirkt und eine Schnittstelle des gewählten Plattenspeichergerätes
mit dem anfordernden Prozessor bildet."
Entsprechend der vorliegenden Erfindung sind Prozessoren, Anschlüsse und Plattenspeichergeräte entsprechend der Darstellung
in Fig. 2 miteinander verbunden. Ähnlich wie Fig.1 sind mehrere Prozessoren gezeigt, die in bekannter Weise zur
Bedienung einer Vielzahl von Anschlüssen, Eingangs-Ausgangs-Anschlüssen
usw. miteinander verbunden sind. Jeder der Prozessoren 202 bis 205 ist mit einer Anzahl solcher Geräte
verbunden, obwohl, wie in Fig. 1,nur ein Anschluß dargestellt ist. Außerdem ist eine Vielzahl von Plattenspeichergeräten
212 bis 214 wie in Fig. 1 an die Prozessoren 202 bis 205 angeschaltet, und jedes dieser Plattenspeichergeräte
212 bis 214 weist ein Speichermedium (Plattenstapel 209 bis 211) mit seinem zugeordneten Antriebsmechanismus und
Schreib-Leseköpfen sowie ein Steuergerät (206 bis 208)auf.
Abweichend von Fig. 1 zeigt jedoch Fig. 2 ein Netzwerk von Plattensteuergeräten 206 bis 208, die durch eine Plattensteuergerät-Sammelleitung
218 verbunden sind. Außerdem ist jedes Plattensteuergerät 206 bis 208 ein Typ, der eine eingebaute
Intelligenz besitzt. Im einzelnen enthält ein typisches Steuergerät 206 einen Mikroprozessor 220, einen Speicher
221 sowie eine Prozessor-Schnittstelle 223, die den Mikroprozessor 220 mit dem Prozessor 202 verbindet, und eine
Sammelleitungsschnittstelle 222, die den Mikroprozessor 220 mit der Plattensteuergerät-Sammelleitung 218 verbindet.
Bei der Erläuterung von Fig. 2 werden die gleichen Beispiele
benutzt, wie sie zur Beschreibung des bekannten Systems
gemäß Fig. 1 verwendet worden sindo Unterschiede in der
Betriebsweise zwischen den beiden Verfahren sollen später in der Beschreibung vertieft werdeno Ss sei wiederum ange=
nommen, daß die Bedienungsperson am Anschluß 201 im Platten=
stapel 210 des Plattenspeichergerätes 201 gespeicherte Daten anfordert» Der Anschluß 201 überträgt diese Anforderung zum
Prozessor 2029und die Anforderung wird sofort und üblicherweise ohne Abänderung vom Prozessor 202 zum Plattensteuer=
gerät 206 des Plattenspeichsrgerätes 212 ve itergegebeno
Das Plattensteuergerät 206 ist ein intelligentes Steuerge=
T'äts das eine getrennt® Einheit sein kann9 oder ein Steuergerät in einem Plattenspeichergerät, beispielsweise der im
obengenannten Aufsatz von Mr0 Pranger beschriebenen Arto
Das Plattensteuergerät 208 in Figo 2 enthält einen ver~ hältnismäßig kleinen Prozessor 220 (einen Mikroprozessor)
and eine Prozessorschnittstelle 223 s die die Anforderung vom
Prozessor 202 aufnimmt und sie an den Mikroprozessor 220 gibt. Der Mikroprozessor 220 empfängt die Anforderung und
durchsucht unter Steuerung eines in ihm und/oder im Speicher 221 abgelegten Programms den Speicher 221 (oder möglisher-=
weise den Plattenstapel 209 selbst)p um den Ort und die
Größe des angeforderten Speicherabschnittes zu bestimmen,.
Diese Information wird vom Mikroprozessor 220 zu einer Datennachricht formatiert ΰ die mehrere Elemente enthält,
und zwar in typischer Weises eine Speicherabschnitt-Xdenti·=
fizierung (Name) s eine Speieherabsennittadresse9 eine Spei=
©herabschnittgrößeo Nach Auffinden der Speicherabschnitt=
adresse im Plattenstap©! 210 gibt das Plattensteuergerät
202 die Datenanforderung direkt zum Plattensteuergerät 207
des Plattenspeichergerätes 213g und zwar über die Platten=
steuergerät=Sammelleitung 218o Dies wird vom Mikroprozessor
220 bewirkt, der die von ihm erzeugte Datennachricht über
die Sammelleitungsschnittstelle 222 zur Plattensteuergerät= Sammelleitung 218 überträgt» Da alle Plattensteuergeräte
206 bis 208 an die Plattensteuergerät-Sammelleitung 218 an» . geschaltet sind5 erreicht die Datennachricht in bekannter
¥eise ihre angegebene Bestimmungsstelle, nämlich das Plattensteuergerät
207.
Das Plattensteuergerät 207 enthält ebenfalls diejenigen Bauteile (220 bis 223), welche in Fig. 2 für das Plattensteuergerät
206 dargestellt sind. Demgemäß wird die vom Mikroprozessor 220 auf die Plattensteuergerät-Sammelleitung
218 gegebene Datennachricht von der Sammelleitungsschnittstelle aufgenommen und dann zum Mikroprozessor im Plattensteuergerät
207 gegeben. Dieser Mikroprozessor übersetzt dann in der oben für das bekannte System beschriebenen Art
die Datennachricht in eine Hardware-Plattenadresse und benutzt diese Information,, um die Leseköpfe und weitere erforderliche
Einrichtungen des Plattenstapels 210 zu betätigen und den angeforderten Speicherabschnitt aus dem Plattenstapel
210 zu lesen. Oer Mikroprozessor im Platten-.
steuergerät 207 überträgt dann die genannte. Datennachricht
zusammen mit dem angeforderten Speicherabschnitt über die
Sammelleitungsschnittstelle im Plattensteuergerät 207 zur Plattensteuergerätsammelleitung 218. Der Mikroprozessor 220
im Flattensteuergerät 208 überwacht die Plattensteuergerät-Sammelleitung
218 in bekannter Weise und stellt dadurch das Vorhandensein der Datennachricht fest, die vom Platten- .
steuergerät 207 auf die Sammelleitung 218 gegeben worden ist. Der Mikroprozessor 220 nimmt die Datennachricht und
den angeforderten Speicher-abschnitt aus dem Plattenstapel 210 über die Sammelleitungsschnittstelle 220 auf. Dann wird
der angeforderte Speicherabschnitt, der im Plattenstapel 210 vom Plattensteuergerät 206 über das Plattensteuergerät
207 zugegriffen worden ist, vom Mikroprozessor 220 zwecks Ausführung über die Prozessorschnittstelle 223 zum Prozessor
202 gegeben.
Beim zweiten Ausführungsbeispiel sollen Daten in redundanten Speicherabschnitten aktualisiert werden. Nach Zugriff zu
und Verarbeitung eines Speicherabschnittes sendet die Bedienungsperson am Anschluß 201 den aktualisierten Speicher-
abschnitt zwecks Einspeicherung zum Prozessor 202„ der
dann sofort den Speicherabschnitt und ein Schreibkommando zum Plattensteuergerät 206 des Plattenspeichergerätes
weitergibt. Es sei angenommen daß eine Speicherdurchsu=
chung dem Plattensteuergerät 206 gezeigt hat, daß der zu
ersetzende Speicherabschnitt in zwei getrennten Platten= stapeln (beispielsweise 209 und 210) aus Zuverlässigkeitsoder Betriebsgründen abgelegt waro In diesem Fall aktuali=
siert das Plattensteuergerät 206 im Plattenstapel 209 auf übliche Weise direkt und benutzt das Plattensteuergerät
(über die Plattensteuergerät-Sammelleitung 218)^ um den
Speicherabschnitt im Plattenstapel 210 zu aktualisiereno
Dies wird durch den Mikroprozessor 220 bewirkt 9 der die
Anforderung und den Speicherabschnitt vom Prozessor 202
über die Prozessorschnittstelle 223 empfängt„ Der Mikroprozessor
220 durchsucht den Speicher 221 des Platten-Steuergerätes,
um die Lage des Speicherabschnittes festzu*= stellen. Eine entsprechende Information xtfird vom Mikroprozessor 220 in eine Datennachricht formatiert, die mehrere
Elemente aufweist, nämlich in typischer Weises eine Spei»
cherabschnitt-Identifizierung (Name), eine Speicherab-Schnittadresse,
eine Speicherabschnittgröße„ Nach Feststellung
der Adresse des Speicherabschnittes im Plattenstapel 210 gibt der Mikroprozessor 220 die Datennachricht
und den Speicherabschnitt über die Sammelleitungsschnittstelle 222 zur Plattensteuergerät-Sammelleitung 218„ Da
alle Steuergeräte 206 bis 208 an die Plattensteuergerät=· Sammelleitung 218 angeschlossen sind, erreichen die Datennachricht
und der Speicherabschnitt in bekannter Weise ihre angegebene Bestimmungsstelle, nämlich das Plattensteuergerät 207 ο
Das Plattensteuergerät 207 enthält außerdem - wie oben
erwähnt - die Bauelemente 220 bis 223? die in Fig» 2 für
das Plattensteuergerät 206 gezeigt sind» Demgemäß wird die Datennachricht vom Mikroprozessor über die Sammelleitungs-
_14 :- ·" " '' 3U2504
schnittstelle des Plattensteuergerätes 207 aufgenommen.Der
Mikroprozessor übersetzt die Datennachricht in eine Hardware-Adresse
und benutzt diese zur Betätigung der Schreibköpfe und anderer notwendiger Einrichtungen des Plattenstapeis
210 und den empfangenen Speicherabschnitt in den
Plattenstapel 210 einzuschreiben.
Auf ähnliche Weise würde der Mikroprozessor 220 eine Hardware-Adresse
erzeugen und unter ihrer Verwendung die Schreibköpfe und andere notwendige Einheiten des Plattenstapeis
209 betätigen, um den Speicherabschnitt in den Plattenstapel 209 einzuschreiben.
Ein Vergleich der Fig. 1 und 2 zeigt, daß der wesentliche Unterschied im Gesamtaufbau zwischen dem bekannten System
und dem System nach der vorliegenden Erfindung darin besteht, daß die Plattensteuergeräte beim System nach der
Erfindung über eine Plattensteuergerät-Sammelleitung miteinander verbunden sind. Dies führt zu mehreren Betriebsunterschieden. Beim ersten erläuterten Beispiel nimmt der
Prozessor 102 (Fig. 1) des bekannten Systems eine Datsnanforderung
auf und durchsucht dann seinen Speicher nach der Speicherstelle des Speicherabschnittes, bevor er die
Datenanforderung nunmehr in Form einer Datennachricht zum Prozessor 104 weitergibt, der dem angeforderten Plattenspeichergerät
113 zugeordnet ist. Im Gegensatz dazu gibt der Prozessor 202 (Fig. 2) nach der vorliegenden Erfindung
die empfangene Anforderung einfach ohne Abänderung zum
Plattensteuergerät 206 und verläßt sich auf dieses Gerät zur Bestimmung der Speicherabschnittadresse. Beim System
nach Fig. 1 veranlaßt die zum Prozessor 104 weitergeleitete Speicherabschnittadresse den Prozessor 104, eine Hardware-Adresse
für den angeforderten Speicherabschnitt zu erzeugen und dann den Speicherabschnitt aus dem Plattenstapel 110
über das Plattensteuergerät 107 zu lesen. Der Prozessor 104 überträgt dann den Speicherabschnitt über den Prozessor 102
zum Anschluß 101. Beim System nach der vorliegenden Erfin-■
dung ist dagegen kein Prozessor mit der Übertragung des
31425QA
Speicherabschnittes beschäftigt gewesen5 da das Platten-Steuergerät
206 die Speicherabschnittadresse gefunden hat,
den Speicherabschnitt über die Plattensteuergerät-Sammelleitung
218 und das Plattensteuergerät 207 zugegriffen hat und den vollständigen Speicherabschnitt dem Prozessor 202
zur Weiterleitung zum Anschluß 201 angeboten hato
Nach dem Stand der Technik ist jedoch Prozessor-Realzeit
für den Zugriff zu den Daten verbraucht worden« Insbesondere hat der Prozessor 102 Zeit gebraucht, um eine Speicher-
abschnittadresse in seinem Speicher aufzufinden und dann eine Datennachricht zu erzeugen und zum Prozessor 104 zu
übertragen. Außerdem hat der Prozessor 104 Zeit verbraucht;,
um die Datennachricht in eine absolute Plattenadresse umzusetzen, einen Zugriff zu den Daten durchzuführen und die
Daten zum Prozessor 102 zu übertragen» Beim System nach der
vorliegenden Erfindung wurden dagegen diese Aufgaben alle von den verschiedenen Steuergeräten (206 und 207 im erläuterten Beispiel) übernommen, so daß die Prozessoren 202 bis
205 für andere Arbeiten frei waren„
Bei dem zweiten, oben erläuterten Ausführungsbeispiel hat
der Prozessor 101 bei dem bekannten System seine Aufgabe wiederum damit begonnen,, daß er seinen Speicher nach der
Adresse des zu aktualisierenden Speicherabschnittes durchsucht hat, bevor er das Schreibkommando weitergegeben hato
Dann hat der Prozessor 102 Daten in duplizierte Speicherabschnitte mittels des Plattensteuergerätes 106p des Prozessors
104 und des Plattensteuergerätes 107 eingeschrieben,,
Der Prozessor 202 nach dem vorliegenden System gibt einfach das Schreibkommando zum Plattensteuergerät 206 weiter 9 das
die vollständige Schreibfmiktion für den anfordernden Prozessor 202 steuert,,
Bei diesem Beispiel ist wiederum Prozessor-Realzeit in Verbindung
mit dem bekannten System verbraucht worden, um Daten einzuschreiben. Insbesondere hat der Prozessor 102 Zeit
" verbrauchtj um Speicherstellen In seinem Speicher aufzu-
finden und dann eine Datennachricht zu erzeugen und zum Prozessor 104 zu übertragen. Außerdem hat der Prozessor
Zeit verbraucht, um diese Datennachricht in eine absolute Speicherplattenadresse umzusetzen. Beide Prozessoren 102
und 104 haben Zeit benötigt, um Daten untereinander auszutauschen, und der Prozessor 104 hat Zeit verbraucht, um
Daten zum Plattensteuergerät 107 zu übertragen. Beim System nach der vorliegenden Erfindung werden wiederum alle diese
Aufgaben von den verschiedenen Steuergeräten (206 und 207 im erläuterten Beispiel) übernommen, so daß die Prozessoren
202 bis 205 für andere Arbeiten frei sein können.
Ein weiterer Vorteil der Erfindung besteht darin, daß mit dieser Anordnung die Möglichkeit besteht, daß ein einziger
Speicherabschnitt mehrere Plattenstapel überspannt und daß dieser Umstand für den Benutzer des Systems logisch durchschaubar
ist. Dies schafft die Möglichkeit, Speicherabschnitte vorzusehen, die größer sind als die Kapazität
eines einzigen Plattenstapels. Das intelligente Steuergerät im Plattenspeichergerät, in welchem.der Speicherabschiiitt
beginnt, hat dann die erforderliche Nachrichtenkopfinformation
für den Speicherabschnitt und übernimmt die Unterteilung und Verteilung der Speicherabschnittteile auf andere
Plattenspeichergeräte. In der Tat kann im allgemeinen jeder Speicherabschnitt, der sich in irgendeinem Plattenspeichergerät
befindet, von jedem Prozessor aus logisch zugegriffen werden.
Das Konzept einer gegenseitigen Verbindung von Plattensteuergeräten
läßt sich auf vielerlei ¥eise verwirklichen. Beispielsweise zeigt Fig. 2 die Verbindung der Plattsn-Steuergeräte
mit Hilfe einer Datensammelleitung, nämlich der Plattensteuergerät-Sammelleitung 218. Ein weiteres Beispiel
einer solchen Verbindung ist die in Fig. 3 dargestellte generelle Sammelleitungsanordnung, bei der eine vollständige
Verbindung zwischen Prozessoren und Steuergeräten vor- · handen ist. Der Vorteil eines solchen Systems, verglichen
31 425GA
mit dem anderen Ausführungsbeispielj besteht darin^ daß
die Nachrichtenübertragung zwischen Prozessoren und Steuergeräten direkter und demgemäß schneller ist. Ein
Nachteil besteht darin, daß jeweils nur eine Nachricht gleichzeitig zwischen den Bauteilgruppen übertragen werden
kann. Beispielsweise kann der Prozessor 304 keine Nachricht zum Prozessor 305 senden, wenn der Prozessor 302
Daten über die generelle Sammelleitung 318 zum Plattensteuergerät 306 überträgt. Die Arbeitsweise dieses Systems
ist im wesentlichen die gleiche wie die nach Fig„ 2 mit der Ausnahme, daß jeder Prozessor mit allen Plattenspei-=
chergeräten direkt in Verbindung treten kann und daher direkt Speicherabschnitte über die Sammelleitung 318
empfangen kann, die von einem diesem Prozessor nicht züge= ordneten Plattenspeichergerät ausgesendet worden sindo
Da eine generelle Sammelleitung 318 alle Prozessoren bis 305 und Plattenspeiehergeräte 312 bis 314 miteinander
verbindet, muß offensichtlich die interne Systemanordnung von der des Systems nach Fig. 2 abweicheno Der Unterschied
besteht darin, daß die Plattensteuergeräte 306 bis 30β keine Prozessorschnittsteil© 223 benötigen^ da alle Nach=
riehtenübertragungen nach außerhalb über die generelle
Sammelleitung 318 erfolgen und demgemäß die Sammelleitungsschnittstelle 322 die universelle Schnittstelle für das
Plattensteuergerät 306 iste Im Betrieb ist in typischer
Weise jedem Prozessor (beispielsweise 302) ein Plattenspeichergerät (beispielsweise 312) zugeordnet,und die
Nachrichtenübertragung zwischen ihnen erfolgt durch Daten= nachrichten, die über die generelle Sammelleitung 318 laufena
Der Mikroprozessor 320 überwacht die generelle Sammelleitung 318 über die Sammelleitungsschnittstelle 322 und
erkennt eine Datennachricht vom Prozessor 302 in bekannter Weise, statt daß er Nachrichten vom Prozessor 302 über einen
gesondert zugeordneten Nachrichtenweg aufnimmt;, wie in
Fig. 2. Darüberhinaus ist die in Verbindung mit Figo 2 ge-• gebene Operationsbeschreibung di-rekt auf das System nach
Pig. 3 anwendbar mit dem zusätzlichen Vorteil, daß das Plattenspeichergerät 313 mit dem angeforderten Speicherabschnitt
diesen entweder direkt zum anfordernden Prozessor 302 oder zu demjenigen Plattenspeichergerät 312 übertragen
kann, welches diesem Prozessor zugeordnet ist.
Claims (1)
- BLUMBACH -WESER-· BERGEN · KRAMER ZWIRNER · HOFFMANN•PATENTANWÄLTE IN MÜNCHEN UND WIESBADENPatentconsult Radeckestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme PatentconsultWestern Electric Company IncorporatedBroadway, New York N.Y. 10038 Divakaruni, R.S. 1 Vereinigte Staaten von AmerikaPatentansprücheMehrfachplattenspeicher-Übertragungssystem in einer Datenverarbeitungsanlage mit einem oder mehreren Prozessoren (202 bis 205), einer Vielzahl von Plattenantrieben (209 bis 211) und einer Vielzahl von Steuereinrichtungen (206 bis 208), die der Vielzahl von Plattenantrieben je einzeln zugeordnet sind, wobei jede Steuereinrichtung (207) eine Schnittstelle zwischen jedem Plattenantrieb (210) und einem (204) oder mehreren (203) zugeordneten Prozessoren bildet, dadurch geken η ζ e i c h η e t , daß das System ferner eine Sammelleitung (218) aufweist, die an alle Steuereinrichtungen (206 bis 208) angeschaltet ist, um diese miteinander zu verbinden, und daß jede Steuereinrichtung (206) aufgrund einer Datenübertragungsanforderung von einem der zugeordneten Prozessoren (202) die Datenübertragungsanforderung interpretiert und einen (210) oder mehrere (209) der Vielzahl von Plattenantrieben veranlaßt, die angeforderten Daten über die Sammelleitung (218) zum anfordernden Prozessor (202) zu übertragen.2» System nach Anspruch 1,
dadurch gekennzeichnet, daß die an alle Prozessoren (302 bis 305) angeschaltete Sammelleitung diese mit allen Plat- ^ tenantrieben (312 bis 314) über ein zugeordnetes Platten- \München: R. Kramer Dipl.-Ing. · W. Weser Dipl.-Phys. Dr. rer. nat. · E. Hoffmann Dipl.-Ing. ^Wiesbaden: P. G. Blumbach Dipl.-Ing. · P. 8ergen Prof. Dr.jur. Dipl.-Ing., Pat.-Ass., Pat.-Anw. bis 1979 ■ G. Zwirner Dipl.-Ing. Dipl.-W.-Ing. «>3U250Asteuergerät (306) verbindet.3. System nach Anspruch 1,dadurch gekennzeichnet, daß jede Steuereinrichtung (206) ein Plattensteuergerät (207)aufweist, das eine Prozessoreinrichtung (220) enthält, die unter Ansprechen auf eine Datenübertragungsanforderung von einem der Prozessoren (203) den die Daten enthaltenden Plattenstapel (210) identifiziert, und eine Sammelleitungsschnittstelle (222), die unter Ansprechen auf Befehle von der Prozessoreinrichtung (220) eine Anforderung über die Sammelleitung überträgt, und daß die dem Plattenstapel (210), der die Daten enthält, zugeordnete Sammelleitungsschnittstelle (222) die Daten zu dem die Daten anfordernden Prozessor (202) überträgt.4. System nach Anspruch 3,bei dem das Plattensteuergerät (207). einen Speicher (221) aufweist,dadurch gekennzeichnet, daß die Prozessoreinrichtung (220) unter Ansprechen auf die Datenübertragungsanforderung einen Zugriff zum Speicher (221) vornimmt, um Lagedaten für seine Daten zu gewinnen und eine Datennachricht, die die Lage identifiziert, erzeugt, und daß die Sammelleitungsschnittstelle (222) unter Ansprechen auf die Datennachricht diese auf die Datensammelleitung (218) ausgibt.5. System nach Anspruch 3,dadurch gekennzeichnet, daß die Prozessoreinrichtung (220) unter Ansprechen auf die Datenübertragungsanforderung einen Zugriff zum zugeordneten Plattenstapel (209) durchführt, um Lagedaten für die Daten zu gewinnen, und eine Datennachricht, die die Lage identifiziert, erzeugt, und daß die Sammelleitungsschnittstelle (222) unter Ansprechen auf die Datennachricht diese auf die Sammelleitung (228) ausgibt.6. System nach Anspruch 4 und 5,dadurch gekennzeichnet, daß jede der Steuereinrichtungen <■ · (206 bis 208) unter Ansprechen auf die Ausgabe der Daten--3-nachricht auf die Sammelleitung (218) die Datennachricht von der Sammelleitung (218) aufnimmt-, und daß die Steuereinrichtung (207) unter Ansprechen auf eine Datennachricht, die einen in ihrem zugeordneten Plattenstapel (210) abgelegten Speieherabschnitt identifiziert, die Daten wiedergewinnt und auf die Sammelleitung (218) ausgibt.7» ' System nach Anspruch 6,dadurch gekennzeichnet, daß die anfordernde Prozessoreinrichtung (220) unter Ansprechen auf die auf der Sammelleitung (218) erscheinenden Daten die Sammelleitungsschnittstelle (222) veranlaßt, die Daten von der Sammelleitung (218) abzunehmen, und daß die Steuereinrichtung (206) ferner eine Prozessorschnittstelle (223) aufweist, die unter Ansprechen auf die Daten diese zum anfordernden Prozessor(202) ausgibt.8. System nach Anspruch 2,dadurch gekennzeichnet, daß die Prozessoreinrichtung (220) raater Ansprechen auf eine Datenanforderung, die der Steuereinrichtung (306) durch einen der Prozessoren (302) züge- * führt wird, denjenigen Plattenstapel identifiziert, da.r die Daten enthält, und daß das Plattensteuergerät (306) eine * Sammelleitungsschnittstelle (322) aufweist, die eine Anforderung über die Sammelleitung (318) aufnimmt, auf die Identifizierung des P^attensteuergerätes (307), welches dem die Daten enthaltenden Plattenstapel (310) zugeordnet ist, anspricht und die Daten zum anfordernden Prozessor (302) überträgt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US20341280A | 1980-11-03 | 1980-11-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3142504A1 true DE3142504A1 (de) | 1982-06-24 |
Family
ID=22753889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813142504 Withdrawn DE3142504A1 (de) | 1980-11-03 | 1981-10-27 | Mehrfachplattenspeicher-uebertragungssystem |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS57108946A (de) |
DE (1) | DE3142504A1 (de) |
FR (1) | FR2493562A1 (de) |
GB (1) | GB2086625A (de) |
NL (1) | NL8104957A (de) |
SE (1) | SE8106273L (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5459857A (en) * | 1992-05-15 | 1995-10-17 | Storage Technology Corporation | Fault tolerant disk array data storage subsystem |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2561428B1 (fr) * | 1984-03-16 | 1986-09-12 | Bull Sa | Procede d'enregistrement dans une memoire a disques et systeme de memoire a disques |
JPS61107426A (ja) * | 1984-10-30 | 1986-05-26 | Sanyo Electric Co Ltd | 情報フアイル装置 |
JPS63184163A (ja) * | 1987-01-27 | 1988-07-29 | Omron Tateisi Electronics Co | 取引処理装置 |
GB2223867A (en) * | 1988-09-09 | 1990-04-18 | Univ City | Multiprocessor data processing system |
US6728832B2 (en) | 1990-02-26 | 2004-04-27 | Hitachi, Ltd. | Distribution of I/O requests across multiple disk units |
US5680574A (en) * | 1990-02-26 | 1997-10-21 | Hitachi, Ltd. | Data distribution utilizing a master disk unit for fetching and for writing to remaining disk units |
US5544347A (en) | 1990-09-24 | 1996-08-06 | Emc Corporation | Data storage system controlled remote data mirroring with respectively maintained data indices |
US5689678A (en) | 1993-03-11 | 1997-11-18 | Emc Corporation | Distributed storage array system having a plurality of modular control units |
US6098128A (en) | 1995-09-18 | 2000-08-01 | Cyberstorage Systems Corporation | Universal storage management system |
US5889935A (en) | 1996-05-28 | 1999-03-30 | Emc Corporation | Disaster control features for remote data mirroring |
US6052797A (en) | 1996-05-28 | 2000-04-18 | Emc Corporation | Remotely mirrored data storage system with a count indicative of data consistency |
GB2378357B (en) * | 2001-06-25 | 2003-08-27 | Empower Interactive Group Ltd | Message transmission system and method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2254999A5 (de) * | 1973-12-12 | 1975-07-11 | Honeywell Bull Soc Ind | |
US4007448A (en) * | 1974-08-15 | 1977-02-08 | Digital Equipment Corporation | Drive for connection to multiple controllers in a digital data secondary storage facility |
JPS5362945A (en) * | 1976-11-17 | 1978-06-05 | Toshiba Corp | Disc address system |
US4296466A (en) * | 1978-01-23 | 1981-10-20 | Data General Corporation | Data processing system including a separate input/output processor with micro-interrupt request apparatus |
-
1981
- 1981-10-23 SE SE8106273A patent/SE8106273L/ not_active Application Discontinuation
- 1981-10-27 DE DE19813142504 patent/DE3142504A1/de not_active Withdrawn
- 1981-10-29 GB GB8132560A patent/GB2086625A/en not_active Withdrawn
- 1981-10-29 FR FR8120313A patent/FR2493562A1/fr not_active Withdrawn
- 1981-11-02 JP JP56174708A patent/JPS57108946A/ja active Pending
- 1981-11-02 NL NL8104957A patent/NL8104957A/nl not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5459857A (en) * | 1992-05-15 | 1995-10-17 | Storage Technology Corporation | Fault tolerant disk array data storage subsystem |
Also Published As
Publication number | Publication date |
---|---|
JPS57108946A (en) | 1982-07-07 |
GB2086625A (en) | 1982-05-12 |
SE8106273L (sv) | 1982-05-04 |
NL8104957A (nl) | 1982-06-01 |
FR2493562A1 (fr) | 1982-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69724846T2 (de) | Mehrweg-Ein/Ausgabespeichersysteme mit Mehrweg-Ein/Ausgabeanforderungsmechanismus | |
DE2856483C2 (de) | ||
DE69636663T2 (de) | System und Verfahren zur Zugriffsverteilung von Mehrfachspeichermatrixen zwischen Mehrfachwirtrechnersystemen | |
DE2944497C2 (de) | ||
EP0006164B1 (de) | Multiprozessorsystem mit gemeinsam benutzbaren Speichern | |
DE3508291A1 (de) | Realzeit-datenverarbeitungssystem | |
CH620306A5 (de) | ||
DE4208924A1 (de) | Verfahren zur kommunikation zwischen prozessoren und parallelverarbeitungscomputer hierfuer | |
DE2917441A1 (de) | Multiprozessoranlage | |
EP0179936A1 (de) | Verfahren und Einrichtung zur Steuerung einer Sammelleitung | |
DE3142504A1 (de) | Mehrfachplattenspeicher-uebertragungssystem | |
DE4429969A1 (de) | Verfahren für einen Programmpaketeaustausch in einem Mehrrechnersystem und Rechner dafür | |
EP0109981B1 (de) | Ausfallgesicherte Datenverarbeitungsanlage | |
DE3807451A1 (de) | Datenuebertragungs-steuereinheit | |
WO1996016366A1 (de) | Anordnung mit master- und slave-einheiten | |
DE2713304C2 (de) | ||
EP0048869B1 (de) | Mehrrechnersystem, insbesondere mit einer Vielzahl von Mikrorechnern | |
DE2842603A1 (de) | Schnittstelle zwischen einem wartungsprozessor und einer mehrzahl einzeln zu pruefender funktionseinheiten eines datenverarbeitenden systems | |
EP0160300B1 (de) | Verfahren und Schaltungsanordnung zum Herstellen von Verbindungen und Übertragen von Nachrichtensignalen zwischen Teilnehmerstellen bzw. Leitungsanschlussgruppen in einer eine Ringleitungsanordnung aufweisenden Fernmeldevermittlungsanlage, insbesondere einer Datenvermittlungsanlage | |
DE2845218B1 (de) | Mikroprogrammgesteuerte Ein-/Ausgabeeinrichtung und Verfahren zum Durchfuehren von Ein-/Ausgabeoperationen | |
DE1549428A1 (de) | Vermittlungs- und Steuergeraete in einem Rechenmaschinensystem | |
DE2632561A1 (de) | Steuereinrichtung fuer eine echtzeitsteuerung, insbesondere fuer fernsprechvermittlungsanlagen | |
DD142135A3 (de) | Mehrrechnerkopplung | |
EP0065272B1 (de) | Mehrrechnersystem | |
EP0528060B1 (de) | Verfahren zur Durchführung von Ein-/Ausgabeoperationen in Datenverarbeitungssystemen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8130 | Withdrawal |