DE2917441A1 - Multiprozessoranlage - Google Patents

Multiprozessoranlage

Info

Publication number
DE2917441A1
DE2917441A1 DE19792917441 DE2917441A DE2917441A1 DE 2917441 A1 DE2917441 A1 DE 2917441A1 DE 19792917441 DE19792917441 DE 19792917441 DE 2917441 A DE2917441 A DE 2917441A DE 2917441 A1 DE2917441 A1 DE 2917441A1
Authority
DE
Germany
Prior art keywords
control
channel
control unit
cpu
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792917441
Other languages
English (en)
Other versions
DE2917441B2 (de
DE2917441C3 (de
Inventor
Fernando Augusto Luiz
Harlan Claire Snyder
Jun John Holliday Sorg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2917441A1 publication Critical patent/DE2917441A1/de
Publication of DE2917441B2 publication Critical patent/DE2917441B2/de
Application granted granted Critical
Publication of DE2917441C3 publication Critical patent/DE2917441C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G06F11/201Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089Redundant storage control functionality

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)

Description

Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
ru/ib Multiprozessoranlage
Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs 1 und eine Anordnung nach dem Oberbegriff des Patentanspruchs 3.
Beim bisherigen Stand der Technik, wie er z.B. in der US-Patentschrift 3 725 864 beschrieben ist, wurde für die Datenübertragung von und zu einer Zentraleinheit, im folgenden kurz CPU genannt, und der angesteuerten (adressierten) Speicherstelle in einem Speichergerät eine Verbindung benutzt, zu der ein sogenannter Kanal, eine mit dem kanal kommunizierende Steuereinheit auf der einen Seite und auf der andern Seite angewählte Speichergeräte gehören, die asynchron arbeiten. Das Betriebssystem, d. h. das Steuerprogramm der CPU, leitete diese Datenübertragung durch eine START I/O-Instruktion ein. Dadurch wurde die Steuerung einer Folge von Kanalbefehlen (CCW) überlassen. Eine weitere Folge oder Kette von Kanalbefehlen wurde dann von der CPU über den Kanal an die Steuereinheit gesendet, um den Speicher zu wählen und anzusteuern, sowie die Datenbewegung über die Schnittstelle zu bewirken.
Wie in der erwähnten Patentschrift gezeigt wird, konnte eine entraleinheit (CPU) an ein Peripheriegerät nur über diesen zugeordneten Datenweg für ein gegebenes Kanalprogramm angeschlossen werden. Für die Trennung und den Wiederanschluß über einen anderen Weg mußte eine neue START I/0-Operation ausgeführt werden. Das Auffinden und die Wahl des Weges auf der Ebene der CPU belegte somit einen beträchtlichen Teil der Verarbeitungszeit der Zentraleinheit für jede START 1/0-Operation. Bisher erschienen solche Einzelwegverbindungen
SA 977 043
S09846/06$a
für einzelne Transaktionen von Daten ausreichend.
In der erwähnten Patentschrift wird auch die adaptive Trennung und Wiederverbindung der Kanäle und Peripheriegeräte beschrieben, wodurch die CPU und die GeräteZuordnung wegunabhängig werden. Das geschieht in dem beschriebenen System durch die Verwendung mehrerer Kanäle für die Planung und Ausführung von E/A-Programmen. Jeder Kanal oder jede Kanalsteuereinheit kann logisch mit einem Peripheriegerät über eine Art Kreuzschienenschalter verbunden werden. E/A-Aufgaben werden in eine für die Kanäle gemeinsame Warteschlange gesetzt. Die Kanäle holen die Aufgaben aus der Warteschlange heraus und führen die zu den Aufgaben gehörenden Kanalprogramme aus. Während der latenten Perioden der Gerätetätigkeit werden die ien Geräten entsprechenden Kanalprogramme in Gerätewarteschlangen eingereiht. Dadurch wird der Kanal zwischenzeitlich für andere Aufgaben freigesetzt. Wenn das Gerät an einem
Punkt ankommt, wo das Kanalprogramm fortgesetzt werden kann, beginnt irgend ein freier Kanal, der zu dem Gerät Zugriff hat, das Programm von neuem, indem er es aus der Gerätewarteschlange herausnimmt und dadurch die Ausführung des Programmes wieder aufnimmt.
In der bisherigen Technik wurden auch öfters Anordnungen beschrieben, die den Speicher und die Übertragungseinrichtungen gemeinsam benutzen. Auch Multxprozessorsysteme wurden entsprechend eingerichtet. In der US-Patentschrift 3 581 286 wird beispielsweise die Vielfachschaltung der Kanäle
und ihrer Steuereinheiten beschrieben, während in der US-Patentschrift 4 004 277 der Einsatz der Steuereinheit für äie Wahl des Datenweges von den Peripheriegeräten zur CPU über einen sogenannten intelligenten Schalter beschrieben wird. Dadurch kann eine zweite CPU einen Teil des Betriebssystems einer ersten CPU durch die Adressierung von Rückriff speichern benutzen, wenn diese off-line geschaltet sind, eispiele für die Konfigurationssteuerungen in Multiprozessor-SA 977 043
909348/0663
systemen finden sich in den US-Patentschriften 3 768 074, 3 386 082 und 3 934 232.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zur datenwegunabhängigen Reservierung, Freigabe und Wiederverbindung von gemeinsam benutzten Ein- und Ausgabegeräten und Speichern in einem Multiprozessorsystem zu schaffen, bei dem die Kanäle je nach anstehender Aufgabe variabel sowohl den Prozessoren als auch den Ein- und Ausgabeeinheiten zugeordnet werden können, ohne daß der technische Aufwand und überwachungsprogrammaufwand zu groß wird sowie eine Schaltungs anordnung zur Durchführung des Verfahrens zu schaffen.
Die erfindungsgemäße Lösung ergibt sich aus dem Kennzeichen des Patentanspruchs 1. Weitere Merkmale sind in den Ansprüchen 2 bis 6 gekennzeichnet.
In dieser Erfindung ist jede CPU ein Quellenknotenpunkt mit einer Gruppe von Ausleitwegen (Kanälen). Diese Wege werden von zusammenarbeitenden Steuerknotenpunkten (Steuereinheiten) aufgenommen, um in einem Bestimmungsgerät zu enden. Jede CPU kann ein Gerät über einen Kanal reservieren und später eine E/A-Operation mit demselben Gerät über einen anderen Kanal beginnen. Wenn der erste Kanal beispielsweise belegt ist, können die Operationen dennoch sofort eingeleitet werden und brauchen nicht darauf zu warten, bis der erste Kanal wieder frei ist, wie es beim gegenwärtigen Stand der Technik noch erforderlich ist. Der wesentliche Punkt der Erfindung liegt darin, daß die Wahl des Datenweges mittels eines Verfügbarkeits verzeichnises der Wege von der Steuereinheit her erfolgt. Infolgedessen kann jetzt ein Gerät von einem Kanal getrennt und später mit einem anderen Kanal für die Fortsetzung einer Folge von Befehlen (CCW) wieder verbunden werden. Wenn ein Peripherie gerät eine ganze Befehlskette nicht über eine einzelne Schnittstelle ausführen muß, wird es über den ersten freien Weg mit
der einlei■ tenden__CPü verbunden.
SA 977 043
909846/0663
- 7 - SA 977 043
29174A1
Die Geräteverfügbarkeit im Speicheruntersystem, bezogen auf die Zentraleinheit, wird dadurch verbessert, dass verschiedene Datenweggruppen von Geräten und Zentraleinheiten dynamisch auf Grund eines zeitweiligen Unterordnungsverhältnisses zugeordnet . werden. Dadurch wird die Wahrscheinlichkeit der Benutzbarkeit von Signalwegverbindungen durch die Peripheriegeräte zu den zugehörigen Zentraleinheiten verbessert, die in die Wahl der reservierten Geräte oder den-Wiederanschluss des Gerätes und der Zentraleinheit einbezogen sind.
Schliesslich werden die Kanäle auch nicht langer mehr als unabhängige logische Prozessoren, sondern als Bestandteil einer Gruppe kooperativer Kanäle betrachtet, von denen jeder eine Aufgabe beginnen kann. Jeder Kanal kann auch eine Aufgabe wiederaufnehmen, vorausgesetzt, dass die oben beschriebenen äusseren Einrichtungen die Ausführung dieser Vernetzung gestatten.
Ausführungsbeispiele der Erfindung sind in den beigefügten Zeichnungen dargestellt und werden anschliessend näher beschrieben.
Es zeigen:
Fig. 1 ein Paar Zentraleinheiten, die gemeinsam Zugriff zu einem Untersystem von Speichergeräten auf herkömmliche Art haben,
Fig. 2 mehrere Zentraleinheiten, die ein gemeinsam benutztes Untersystem von Peripheriegeräten adressieren, welches die erfindungsgemässe Einrichtung der dynamischen Zuordnung von Datenwegen enthält, -
Fig. 3 Netzwerkbeziehungen unter den Zentraleinheiten, Steuereinheiten und Peripheriegeräten,die während einer Initialisierungsphase beliebig festgelegt werden können,
Fign.4a Matrixdarstellungen der Netzwerkbeziehungen in der Fig. 3 und *b für zwei Geräte "DEVICE O" und"DEVICE 1" ,
~ * "" 3A 977 043
S 2017441
Fign.5a die Beziehungen zwischen den Anschlüssen von Zentraleinheiten und von Steuereinheiten, einen sogenannten Gerätebelegungsvektor und ein Beispiel für eine Gerätezuordnungs-Tabelle, sowie
Fig. 6 eine logische Implementierung des dynamischen Datenwegspeichers 25'des in der Fig. 2 dargestellten Ausführungsbeispiels auf der zweiten Ebene.
In der Fig. 1 ist eine erste Zentraleinheit 1 und eine zweite Zentraleinheit 3 dargestellt, die über einen ersten Kanal 5 und einen zweiten Kanal 7 (Datenwege 11, 13) bzw. über den zweiten Kanal 7 und über einen dritten Kanal 9 (Datenwege I5, 17) mit den entsprechenden Steuereinheiten,21 und 23 gekoppelt sind. Die Steuereinheiten haben über die Schalteinrichtung .· 25 gemeinsam direkten Zugriff zu den Speichergeräten 27 und 29. Zunächst sollen die Verhältnisse bei einer von der ersten Zentraleinheit ' (CPU I) begonnenen Aufgabe, den zugeordneten Datenwegverbindungen zwischen der CPU I und dem Speichergerät 27 für den Befehl und die Daten, nach dem bisherigen Stand der Technik betrachtet werden, wie er beispielsweise aus den US-Patentschriften 3 336 582 und 3 564 502 ersichtlich ist.
START I/O INSTRUKTION UND UEBERGABE DER STEUERUNG AN DIE CCW-FOLGE DER KANALBEFEHLE
Die Beziehung einer Zentraleinheit (CPU) zu einem Speichergerät (DASD) beginnt, wenn die CPU die Instruktion START I/O aufruft. Mit dieser Instruktion wird eine Verbindung zwischen der CPU und einem adressierten Gerät aufgebaut und die Ausführung eines Kanalprogrammes mit diesem Gerät festgelegt. Durch den Aufruf der Instruktion START I/O wird die Steuerung für eine Folge von Kanalbefehlen freigegeben. Diese Folge oder Kette von Kanalbefehlen (CCW) wird wiederum über den Kanal an die Steuereinheit gesendet, um das Gerät auszuwählen und zu adressieren und eine Datenbewegung über die Schnittstellen zu bewirken. Jedes Kanalprogramm besteht aus einer sequentieller L'iste'von Operationen, die im Hauptspeicher der CPU steht. Die Uebertragung an die Steuereinheiten und die Ausführung der Kanalbefehle (CCW) erfolgtnur, nachdem die erste
909846/0663
-1VI- SA 977 043
Verbindung zwischen der CPU und der Steuereinheit hergestellt ist. Für jede Operation (CCW) im Kanalprogramm sind eine oder mehrere Operationen auf der Gegenseite über eine aktive Verbindung entweder auf der Ebene der Steuereinheit oder auf Geräteebene erforderlich. Die Liste oder CCW-Folge kann auch diskontiunierlich, d.h. in Segmenten ausgeführt werden.
AKTIVE VERBINDUNGEN FUER DIE DATENUEBERTRAGUNG UND DEN GETRENNTEN BETRIEB FUER CCWs ZUR GERAETESTEUERUNG
Eine Aufzählung der aktiven Verbindungen zwischen Kanal, Steuereinheit und Geräten möge vorangestellt werden. Die erste aktive Verbindung ist die einer ersten Wahlfolge. Diese Folge wird mit der Operation START I/O aufgerufen, in der ein erster Datenweg sowohl elektrisch als auch logisch durch die Geräteadresse (virtuell/real) und den Gerätestatus (frei/belegt) aufgebaut wird. Die nächste aktive Verbindung bezieht sich auf die Uebertragung und die Ausführung von Kanalsbefehlsworten (CCW). Ein Steuer-CCW, wie das CCW SEEK, verlangt eine mechanische Einstellung oder Tätigkeit am Gerät. Nach dem Empfang eines Steuer-CCW kann eine Steuereinheit das CCW im getrennten Betrieb, d.h. selbständig, ausführen. Das bedeutet, dass die Steuereinheit sich vom Kanal trennt, während sie die angegebene Operation ausführt. Die Steuereinheit benötigt eine Kanaltätigkeit erst wieder bei der Wiederverbindung mit besagtem Kanal. In einem typischen System IBM 370 trennt sich die Steuereinheit für 30 Millisekunden oder mehr vom Kanal, nachdem sie das SEEK CCW und die Parameter (Zieladresse) empfangen hat. 30 Millisekunden ist eine mittlere Durchschnittszeit für die Bewegung eines Zugriffarmes in einem Speiehergerät, um die angesteuerte Spur in einem interessierenden Zylinder zu erreichen. Während dieser "Totzeit" sind Kanal und Steuereinheit freigegeben für den Aufbau anderer Verbindungen. Im Gegensatz zum getrennten Betrieb verlangen jedoch solche Befehle (CCW), wie READ oder WRITE, bei denen die Bewegung oder Uebertragung von Daten zwischen dem Kanal und dem Gerät betroffen ist, einen bleibenden Anschluss der -Steuereinheit an den Kanal, um die Daten völlig übertragen zu können.
909846/0663
~ 10 ~ SA 977 043
VERKETTETE UND NICHT-VER-KETTETE ENDFOLGEN
Jedes Befehlswort (CCW) muss von der Liste im Hauptspeicher der Zentraleinheit (CPU) über den Kanal in die Steuereinheit übertragen werden. In der Steuereinheit (CU) wird das CCW ausgeführt. Nach der Ausführung tritt eine Endfolge ein. Wenn das CCW ein Steuer-CCW ist, das die mechanische Einstellung eines Gerätes verlangt, trennt sich die Steuereinheit vom Kanal und muss erneut wieder angeschlossen werden, wenn die Steuerung oder die Geräteeinstellung beendet ist. Dann folgt eine Endfolge. Die Endfolgen können in zwei Typen unterteilt werden, nämlich die verkettete Endfolge zwischen CCWs in derselben Reihenfolge und die nicht-verkettete Endfolge, die sich auf das letzte CCW in einer gegebenen Folge bezieht.
ARBEITSWEISE DER STEUEREINHEIT IM GETRENNTEN BETRIEB
Zur Arbeitsweise der Steuereinheit im getrennten Betrieb gehört die Abtrennung von*der Kanalsteuereinheitsschnittstelle für jedes einzelne CCW, das keine aktive Verbindung verlangt. Die Klasse der CCWs, die keine derartige aktive Verbindung verlangen, enthält auch die Befehle für mechanische Bewegungen von Speichergeräten. Das CCW SEEK führt beispielsweise zum Abtrennen der Steuereinheit nach dem Empfang der Zieladresse.Auf Befehle von der Steuereinheit selbst reagierend, stellt das Gerät den Kopfarm auf die Spur gemäss der Adresse ein und gibt ein Abschlussignal ab. Die Steuereinheit wiederum fragt asynchron ein Abschlussignalregister ab und stellt die Kanalidentität fest, für die ein Wiederanschluss angefordert werden müsste. Diese Identität wird aus internen Tabellen bestimmt. Die Steuereinheit fordert dann den Wiederanschluss an den Kanal. Nebenbei bemerkt, kann die Steuereinheit im abgetrennten Betrieb nach dem Einsetzen des Gerätes X für die Ausführung eines CCW SEEK auch eine Operation mit dem Gerät Y ausführen. Dasselbe gilt für den Kanal, d.h. der Kanal kann auch in einem anderen Kanalprogramm eingesetzt werden.
909846/0663
_ n_ SA 977 043
Der Wiederanschluss der Steuereinheit an den Kanal ist mit Bezug auf den Kanal zulässig. Nachdem der Kanal die Wiederanschlussanforderung durch ein Anforderungserlaubnissignal bestätigt, sendet die Steuereinheit die Identifikationssignale der Steuere!-heit und des Gerätes- Der Kanal spricht darauf an und benutzt besagte Identifikationen (ID) als Zeiger, die dem Kanal die Rückorientierung auf das interessierende Kanalprogramm gestatten.
KURZER BLICK AUF DIE DYNAMISCHE DATENWEGZUORDNUNG BEIM WIEDERANSCHLUSS UND DER RESERVIERUNG VON CPU UND GERAET
Einrichtung und Verfahren zur dynamischen Datenwegzuordnung gestatten eine Vernetzung von zu demselben System gehörenden Kanälen. Die Vernetzung wird bei der ersten Wahl eines Kanalprogrammes und beim Wiederanschluss der Steuereinheit angewendet. Die erste Wahl ist eine Befehlsfolge vorgegebener Form, d.h. ein sogenanntes Protokoll zwischen einem Kanal und einer Steuereinheit für den Aufbau der elektischen Verbindung und der logischen Steuerverbindung, damit die gewählte Steuereinheit eine CCW-Kette verarbeiten kann. Da die Kanalprogramme, wie schon erwähnt, bei der Zentraleinheit durch die Instruktion START I/O aufgerufen werden, muss die Steuereinheit während des Aufrufes die logische Führung übernehmen, z.B. "Darf Kanal 3 das Gerät Y benutzen?". Das wird dadurch gelöst, dass die Steuereinheit die CPU-Identifikation und Tabellen verwendet. Die Frage kann in Teilfragen aufgelöst werden: "Gehört der Kanal 3 der CPU II? Wenn das der Fall ist, welcher CPU gehört dann das Gerät Y?" Für den Wiederanschluss der Steuereinheit ist zu beachte.n, dass die Steuereinheit den "Besitz" (zeitweilige Unterordnung) eines Gerätes mittels der CPU- Identifikation (ID) und nicht mittels der Kanalidentifikation aufzeichnet. Wenn ein Gerät also ein Abschlussignal sendet, kann die Steuereinheit alle von der CPU II dominierten Kanäle identifizieren, basierend auf einer Tabelle, welche die Abschlüsse von CU-Kanal/Anschluss und die CPU-Identifikation enthält. Daraus folgt, dass eine den Wiederanschluss verlangende Steuereinheit eine solche Anforderung gleichzeitig auf alle Kanäle setzt, die an die Steuereinheit gekoppelt sind und zu der betreffenden CPU ID und dem Gerät gehört.
909846/0663
- 12 - SA 977 043
Auch die Reservierung eines Gerätes durch eine CPU möge betrachtet werden. In dem Datenverarbeitungssystem IBM 370 verknüpft das CCW RESERVE ein Gerät mit einem Kanal, wogegen bei der dynamischen Datenwegzuordnung das CCW RESERVE ein Gerät mit einem CPU-Namen verbindet. Im System 370 kann die Steuereinheit ausserdem keine Identität über die Kanäle hinaus feststellen. Somit wird jeder Kanal einmalig behandelt. Wenn der erste Kanal 5 beispielsweise das Speichergerät 27 reserviert hatte, dann kann der zweite Kanal 7 dieses Gerät nicht ansteuern, weil die erste Steuereinheit 21 nicht "weiss", dass eine CPU I existiert.Bei der dynamischen Datenwegzuordnung würde die Reservierung aber wegunabhängig vorgenommen (CPU I, DASD 27), wenn die CPU I das Gerät 27 reserviert hatte.
SYSTEMKONFIGURATION MIT MEHREREN ZENTRALEINHEITEN UND GEMEINSAMEN SPEICHERGERAETEN MIT DYNAMISCHER DATENWEGZUORDNUNG
In der Fig. 2 ist eine Konfiguration mit mehreren Zentraleinheiten und mit gemeinsam benutzten Speichergeräten nach dem Erfindungsgedanken gezeigt. Die drei Zentraleinheiten 1, 3, und 4 werden nachfolgend mit römischen Zahlen als CPU I, CPU II und CPU III bezeichnet und sind in geeigneter Weise mit den beiden Steuereinheiten 21 und 23 verbunden, die nachfolgend für die Kanäle mit CU I und CU II bezeichnet sind. So ist also die CPU I mit vier Kanälen 5, 7, 8 und 10, die CPU II mit zwei Kanälen 9 und 12 und die CPU III mit den beiden Kanälen 14 und 16 verbunden. Die ersten beiden Kanäle 5 und 7 der CPU I führen zu den Anschlüssen a und b der CU I, während die beiden nächsten Kanäle 8 und 10 der CPU I an den Anschlüssen e und f der CU II enden. Der erste Kanal 9 der CPU II endet am Anschluss c der CU I und der zweite Kanal 12 der CPU II endet am Anschluss g der CU II. Der erste Kanal 14 der CPU III speist den Anschluss d der CU I und der zweite Kanal 16 der CPU III .speist den Anschluss h der CU II. Diese direkte l:l-Beziehung zwischen Kanal und CU-Anschluss unterscheidet sich von der in der Fig. 1 gezeigten Konfiguration, wo der zweite Kanal 7 der CPU I sowohl in einem Anschluss der Steuereinheit 21 als auch in einem Anschluss der Steuereinheit 23 endet.
- 13 - Sa 977 043
291744t
Aus der Fig. 2 ist zu ersehen, dass an die CU I und an die CU II eine Gruppe von E/A-Geräten 53 über die Geräte-Steuerungen 27 und 29 und über eine Anfrage/Antwortschnittstelle angeschlossen sind, die Kennzeichen- und Datenleitungen umfasst. Die Schnittstelle zwischen der CU I und der Geräte-Steuerung 27 enthält die Kennzeichenleitungen 65 sowie die Dateneingangsleitungen 59. In ähnlicher Weise koppeln die Kennzeichenleitungen 67 sowie die Dateneingangsleitungen 61 und die Datenausgangsleitungen 63 die CU II mit der Geräte-Steuerung 29.
In der Anforderungs/Antwortschnittstelle bezeichnet das Ausgangskennzeichen die Information auf der Datenausgangsleitung und erklärt sie gültig und umgekehrt. Insofern arbeitet jede CPU/Steuereinheit/Geräte-Korffiguration asychron, wobei die Richtungssteuerung oder Rangordnung von oben nach unten festgelegt ist. Wie erwähnt, muss die Verbindung zwischen den Elementen für die Ausführung von Operationen nur bei der Verschiebung von Daten vom Gerät zum Kanal oder vom Kanal zur.i Gerät längere Zeit bestehen. Im übrigen können Aufgaben oder Operationen systemunabhängig ausgeführt werden.
E/A-Geräte werden entweder über die Geräte-Steuerung 27 oder die Geräte-Steuerung 29 angesteuert. Die Geräte-Steuerung 27 enthält eine Anschlussschaltung 39 und eine Reihenfolgesteuerung 41, welche die Geräte 53 über Datenwege 55 koppeln. In ähnlicher Weise enthält die Geräte-Steuerung 29 eine Anschlussschaltung 47 und eine Reihenfolgesteuerung 49, welche die Geräte 53 über Datenwege 51 betätigt. Es sind vier Geräte dargestellt, die für die Beschreibung der Arbeitsweise mit 0, 1, 2 und 3 von oben nach unten bezeichnet sind.
Zwischen den Geräte-Steuerungen 27 und 29 liegt ein dynamischer Datenwegspeicher 25 , der das Verzeichnis der Netzwerktopologie und die von den Steuereinheiten bei der Verwaltung der Datenverbindungen zwischen den CPUs und den E/A-Geräten benutzte Zusammenhangsinformation enthält. Hierbei wird besonders Wert auf den schnellen Zugriff gelegt. Der dynamische Datenwegspeicher 25 besteht aus einem Paar von Speichern mit direktem Zugriff (RAM) 43 und 45, die gemeinsam von jeder Steuereinheit (CU) über
909846/0663
2317441
die entsprechende Anschlussschaltung angesteuert werden können. So kann die CU I diese Speicher 43 und 45 über die Anschlusschaltung 39 und die Leitung 67 für das Lesen, Schreiben oder Fortschreiben der Information ansteuern. Die CU II kann beide Speicher über die Anschlusschaltung 47 und^xfie Leitung 65 ansteuern. Die mit der Adressierung der E/A-Geräte zusammenhängenden Operationen, welche die Verstellung und Einstellung elektromechanischer Elemente, wie etwa der Zugriffsarme bei den Plattenspeichern 0 bis 3 betreffen, werden durch Befehle und Parameter geregelt, die von der Steuereinheit über die Anschlussschaltung und die Reihenfolgesteuerung gesendet werden.
NOTWENDIGKEIT VON VERZEICHNISSEN UEBER DATEN-WEGVERFUEGBARKEIT UND SYSTEMINITIALISIERUNG
Aus der Fig. 2 geht hervor, dass jede CPU selbst ihre gewünschten Kanäle, Steuereinheiten und daher auch Geräte-Steuerungen wählen kann. Selbstverständlich gibt es viele mögliche Wege zum Koppeln eines gegebenen Gera- v tes, z.B. des Plattenspeichers 0, mit der CPU I. Ein Weg kann z.B. über die Geräte-Steuerung 27, die Steuereinheit CU I und einen der Kanäle 5 oder 7 verlaufen. Zu einem anderen Weg gehört beispielsweise eine Gerätesteuerung 29, die CU II und die Kanäle 8 und 10. Das erste Problem besteht dann darin, ein Verzeichnis über die verfügbaren Datenwege auf der Basis aufzubauen,dass die Zentraleinheiten die Geräte bezeichnen, mit denen sie verbunden werden wollen. Da die Zentraleinheiten und die Geräte mit bestimmten Steuereinheiten und deren Anschlüssen gekoppelt sind, können dann solche Zuordnungen durch Netzwerke, Verzeichnisse und/oder Baumstrukturen dargestellt oder aufgezeichnet werden. Beispiele für Baum-· Strukturen sind in der Fig.3 gegeben, das Tabellenäquivalent ist in den Fign.4a und b und die Kontextinformationstabellen sind in den Fign.5a bis c gezeigt.
Ausser der Netzwerktopologie und der Kontextinformation muss ein System aus mehereren Zentraleinheiten und gemeinsam benutzten E/A-Geräten auch systematisch für die Einrichtung nach diesen Aspekten und für eine Aenderung nach Bedarf zunächst einmal initialisiert werden. Anschliessend
9Q9846/Q663
- 15 - SA 977 043
werden daher die Eigenschaften verschiedener Kanalbefehlswörter bezüglich der Initialisierung der Steuereinheit sowie der Statuserkennung des Netzwerkes beschrieben. Jede Steuereinheit wiederum ist für die Abgabe von Befehlen an die zugehörigen Gerätesteuerungen verantwortlich, um zu der im dynamischen Datenwegspeicher 25 gespeicherten Information Zugriff zu erhälten.Die notwendigen Operationselemente für die Unterstützung der wegunabhängigen Gerätereservierung und Wiederverbindung umfassen sowohl zugeordnete Steuereinheiten mit einer Reihe von Anschlüssen, eine ganze Gruppe von E/A-Geräten, eine Schaltung für die Auflösung von Konkurrenz-Situationen bei der Adressieung gemeinsam benutzter Geräte und Steuereinheiten, welche Daten über die Systemtopologie durch einen Lese/Schreibzugriff zu einem Speicher (RAM) gemeinsam benutzen, der zwischen den Gerätesteuerungen angeordnet ist, wobei die Steuereinheiten die notwendige Datenverarbeitung für das Durchschalten von Kanälen und Geräten übernehmen.
SYSTEMINITIALISIERUNG MIT NEU DEFINIERTEN KANALBEFEHLSWORTEN
Zusätzlich zu den in der US-Patentschrift 3 226 689 und in der Veröffentlichungen "IBM System 370 Principles of Operation" beschriebenen Ergänzungen gibt es zwei weitere neue CCWs, nämlich SHID (Set Host ID) und SNID (Sense ID). Das Kanalsbefehlswort SHID ist eine Erklärung durch eine initiierende CPU, die über eine Steuereinheit eine Bezeichnung aus mehreren Bytes für eine Zuordnung (KONKORDANZ) zwischen irgend einem Gerät und irgend einer CPU benutzt, d.h. Gerätename und CPU-Name. Diese zeitweilige Zuordnung wird durch die Steuereinheit (CU) aufgrund dieses CCW gebildet. Die Anzahl der Bytes sollte ausreichen für die Code-Kapazität zur Unterteilung zweier oder mehr logischer Systeme für Mehrprozessorenanlagen, d.h. zwei oder mehr Identifikationen für jede CPU. Eine Zentraleinheit sollte daher für jede interessierende Paarung CPU/Gerät ein neues CCW SHID ausführen.
909846/0663
- 16 - SA 977 043
Das zweite neu definierte Kanalbefehlswort SNID bezieht sich auf einen Abfdhlbefehl für die Abfrage des Netzwerkes (Baumstruktur) eines E/A-Gerätes. Das Befehlswort wird benutzt, wenn eine CPU den Besitz auf eine andere CPU überträgt oder die Steuerung abgibt.
Im CCW SHID ist das erste Byte das Funktionssteuerbyte und das folgende Byte bildet die CPU-Bezeichnung.-Das CCW SHID sollte vorzugsweise nicht in einer CCW-Kette mit einem anderen Befehl verbunden werden. Die Funktion der CPU-Bezeichnung besteht in der Zuordnung der Geräteidentität zur Identität des dieses Gerät wählenden Systems. Mit Ausnahme des Wertes null kann von der CPU jede Identifikation vergeben werden. Da vorzugsweise einer CPU zu einem bestimmten Zeitpunkt jeweils nur ein ID-Signal zugeordnet ist , braucht eine Steuereinheit nicht eine CPU ID für jedes Gerät einer jeden Schnittstelle zu speichern. Für jede Schnittstelle braucht die Steuereinheit daher nur eine CPU ID, ungeachtet der Anzahl der an die Steuereinheit angeschlossenen Geräte, zu speichern. Das erste an ein Gerät bei der Steuereinheit adressierte Befehlswort CCW SHID, das von der CU angenommen wird, ordnet diesen ID-Wert derjenigen Schnittstelle zu, über die es empfangen würde.Dieser ID-Wert kann nur durch eine Systemrückstellung verändert werden. Jeder nachfolgende SHID-Befehl auf diesem Datenweg, der an daselbe Gerät oder ein anderes an diese Steuereinheit angeschlossenes Gerät adressiert ist,muss einen identischen ID-Wert haben oder das CCW wird zurückgewiesen.
Der SHID-Befehl sollte vorzugsweise ein Funktionssteuerbyte enthalten, das die nachfolgende Benutzung der Parameter innerhalb des SHID-Befehls definiert. Unter den interessierenden Funktionen befindet sich der Aufbau einer Gruppe. In diesem Zusammenhang versteht man unter einer Gruppe die Zuordnung einer CPU ID zu bestimmten Geräte-IDs. Andere interessierende Funktionen können die Auflösung der Gruppe und der Austritt aus der Gruppe sein.
NETZWERKE, VERZEICHNISSE UND BAUMSTRUKTUREN
909846/0663
~ 17 SA 977 043
Das CCW SHID ist nur der Mechanismus, durch den die Steuereinheit ein Netzwerkverzeichnis formuliert. Verschiedene in den Figuren 3 und 5 gezeigte Zusammenhänge dienen dem besseren Verständnis des Netzwerk-Topologieverzeichnisses (Verzeichnis der verfügbaren Datenwege) und der Kontextinformation. Die nachfolgenden Ausführungen beziehen sich auf ein Beispiel der Verzeichnisbildung und der Beteiligung der Systemelemente bei der Erstellung und Wartung dieser Verzeichnisse.
Es sei angenommen, dass die CPU I über den Anschluss "a" der Steuereinheit CU I mit dem Speichergerät 0 in Verbindung treten will. Ausserdem soll sie mit dem Gerät 1 in Verbindung treten über die Anschlüsse "a" und "b" der CU 1 und über den Anschluss "e" der CU II. In ähnlicher Weise soll die CPU II mit den Geräten 0 und 1 verbunden werden über den Anschluss "c" der CU I und den Anschluss "f" der Cu II. Die CPU III soll schliesslich mit dem Gerät 0 über den Anschluss "d" der CU I verbunden weden. Graphisch sind diese Netzwerkbeziehungen in den Figuren 3a bis 3c dargestellt.
Die Cu I führt systematisch für jeden Anschluss und jede Gerätereservierung ein Kanalbefehlswort SHID aus. Ein erstes SHID wird z.B. für die Kopplung des Anschlusses "a" und des Gerätes 0 gesendet, ein weiteres für die Verbindung des Anschlusses "a" und des Gerätes 1. Ein drittes SHID wird gesendet für die Verbindung des Anschlusses "b" und des Gerätes 1 und ein weiteres SHID für die Verbindung des Anschlusses "e" und des Gerätes 1. Beide Steuereinheiten adressieren diese ZuordnungsVerzeichnis, um es zu ergänzen. Für jedes Gerät wird auch eine unabhängige Baumstruktur erhalten. Nach der Systeminitialisierung, d.h. nachdem die Tabellen aufgebaut sind, leiten die Zentraleinheiten eine CCW-Folge mit ' einer Operation START I/O ein. Diese Folge wird typischerweise begonnen mit einem CCW SEEK. Durch dieses Kanalbefehlswort wird die Steuereinheit von dem Kanal getrennt, während der zugehörige Zugriffsarm im Plattenspeicher verstellt wird. Die CU I empfängt den SEEK-Befehl beispielsweise für das Gerät 1 am Anschluss "a". Diese CU I muss dann eine Tabelleneintragung vornehmen, welche die Zuordnung des adressierten Gerätes
909846/0663
-18- SA 977 043
im CCW SEEK angibt. Die CU trennt sich dann vom Kanal, so dass sowohl die Steuereinheit als aueh der Kanal Operationen selbständig schalten können. Zu einem späteren Zeitpunkt setzt das Speichergerät 1 ein Signal für den Abschluss der Operation ab. Die CU I fragt asychron" den Gerätestatus ab. Die Steuereinheit ersieht den CPU ID-Wert für das Gerät 1 aus einer Zuordnungstabelle· Aus den Baumverzeichnis kann dann die CU die Anschlüsse und Kanäle identifizieren, welche an die CPU gekoppelt sind.
Wie aus der Fig. 2 zu ersehen ist, haben sowohl die CU I als auch die CU II augenblicklich parallelen Zugriff zu den Gerätestatus/Abschlussdaten.Wie aus der Fig.3a zu ersehen ist, kann der Status von einer oder beiden Steu-
ereinheiten abgefragt und die Wiederanschlussanforderung entsprechend an die Anschlüsse "a" und "b" der CU I und den Anschluss "e" der CU II gegeben werden, wenn das Gerät 1 fertig ist und jetzt für andere Aufgaben zur Verfugung steht.
RESERVIERUNG VON GERAETEN DURCH DIE ZENTRALEINHEITEN
Die Gerätereservierung durch eine CPU ist gleichzeitig eine Art Verriegelung, wodurch der Zugriff zu diesem Gerät durch eine andere CPU als der reservierenden CPU verboten ist. Im System 370 gilt die "Treue" oder Zuordnung eines reservierten Gerätes gegenüber den Kanal, über den die Reservierung erfolgte.
In der vorliegenden Erfindung wird die Besitzbezeichnung (CPU) aus der Zuordnungstabelle entfernt, sobald eine CCW-Kette bei Fehlen eines CCW RESERVE beendet ist.Ein Gerät J hat beispeilsweise eine Zuordnung zur
CPU I, angezeigt durch ein Kennzeichen in der Zuordnungstabelle, während der ganzen Zeit, in der die CU eine CCW-Kette für die CPU I ausführt, oder für die ganze Zeit, in der das CCW RESERVE für das Gerät abgegeben wurde und kein RELEASE kam. Durch RELEASE wird RESERVE aufgehoben. In diesem Sinn be'sagt der Ausdruck "wegunabhängige Reservierung", dass Geräte durch die CPU-Identifikation und nicht durch den äusseren Anschluss (Kanal) gekennzeichnet werden. Deshalb kann eine CPU für die Wiederbenutzung des Gerätes jeden möglichen Weg einschlagen.
909346/0663
- 19 - SA 977 043
AUFBAU DER TABELLEN
Die Erfindung ordnet dynamisch verschiedene Datenweggruppen den Geräten durch die CPUs auf der Basis einer Unterordnung zu, um die Wahrscheinlichkeit der Verfügbarkeit einer Signalwegverbindung von den Geräten zu den zugehörigen Zentraleinheiten zu erhöhen, die in die Reservierung, die Freigabe oder die Wiederverbindung von Geräten mit der CPU einbezogen sind. Die für die dynamische Zuordnung notwendigen Strukturen stehen im gemeinsam benutzten dynamischen Datenwegspeicher 25* zwischen den Geräte-Steuerungen 27 und 29. Anschliessend wird der Aufbau der in den Figuren 4 und 5 dargestellten Tabellen entsprechend den Netzwerken 3a-c beschrieben.
Zuerst wird die CPU ID Liste aufgebaut, die in der Fig. 5a gezeigt ist. Das ist eine linear verknüpfte Liste, deren Kapazität genausogross angesetzt wird wie die Anzahl der Anschlüsse a bis h von den Steuereinheiten. Diese Liste zeigt die Korrespondenz zwischen allen in der Fig. 3 dargestellten Quellenknotenpunkten und Knotenpunkten der mittleren Ebene, d.h. die Korrespondenz zwischen der CPU-Identität und den CU-Anschlüssen. So endet die CPU I mit dem Anschluss "a" und mit einer Verbindungsanzeige zum Anschluss "b". Die entsprechende Eintragung zum Anschluss "b" für die CPU I zeigt eine weitere Verbindung zum Anschluss "e". Die Eintragung für den Anschluss "e" zeigt eine Verbindung zurück zum Anschluss "a". In ähnlicher Weise erfolgen Eintragungen der CPU II für die Anschlüsse "c" und "f" mit entsprechenden Verbindungen von "f" und "c". Die CPU III ist . schliesslich die einzige Eintragung für den Anschluss "d".
Als nächstes wird die Gerätegruppentabelle aufgebaut - die CPU ID Tabelle in den Figuren 4a und 4b, beispielsweise für die Speichergeräte 0 und 1. Da jeder Anschluss nur einen Namen haben kann, können für acht Anschlüsse(a, b, c ... h) nur bis zu acht verschiedene Namen existieren (CPU ID). Jedes der genannten acht Geräte kann jedoch eine Zuordnung von bis zu acht Anschlüssen haben, d. h. für insgesamt 8x8 oder 64 geordnete Paare Gerät / Anschluss.' Jede horizontale Zeile in jeder Gerätegruppentabelle legt die Knotenpunkte der zweiten Ebene in der entsprechenden Baumstruktur für dieses Gerät ffcst. Aus den Netzwerkbeziehungen in der Fig. 3b ist
909846/0663
~ 20 " SA 977 043
z.B. zu entnehmen, dass das Gerät 0 über die Knotenpunkte "c" oder "f" angesteuert werden kann. In der Zeile "c" der Fig. 4a erscheint somit eine 1 in den Positionen "c" und "f". Im Gegensatz dazu weist die Zeile "a" in der Fig. 4a eine Einereintragung nur für den Anschluss "a" auf. Das entspricht der Ansteuerung des Gerätes 0 durch die CPU I nur über den Anschluss "a", wie es in der Fig. 3a dargestellt ist.
In der Fig. 5b ist eine typischer Belegungsvektor gezeigt. Der Belegungsvektor zeigt den Gerätebenutzungsstatus an. Die Geräte werden entsprechend durch die Vektorbitpositionen 0 bis 3 darstellt. Eine 0 in der Vektorbitposition stellt eine freies Gerät dar, während eine 1 eingelegtes Gerät wiedergibt. Eine Geräteschnittstelle steht natürlich zur Verfügung, wenn das Gerät frei ist.
Die in der Fig. 5c aufgeführte Gerätezuordnungstabelle korreliert den Status der CU-Anschlüsse "a" bis "h" mit denen der Geräte 0 bis 3. Die Zuordnung oder Verfügbarkeit des Gerätes und der Anschlusschnittstellen ändert sich laufend dynamisch und gibt alle Anschlüsse wieder, für die ein belegtes Gerät gerade belegt bleibt.
Anschliessend wird ein Beispiel für den Aufbau und die Benutzung der Gerätezuordnungstabelle und die anderen Zusammenhänge beschrieben.
Es wird angenommen, dass die CPU II die Verbindung mit dem Gerät 0 wünscht. Wenn die Anforderung von der CU I empfangen wurde, fragt sie die in der Fig. 5c dargestellte Gerätezuordnungstabelle in der dem Gerät 0 entsprechenden Zeile ab und findet eine 1 in den Anschlusspositionen "c" und "f". Da der Anschluss "f" nicht in der CU I endet, stellt die Steuereinheit fest, dass nur der Anschluss "c" das Gerät benutzen darf. Die CPU II sendet ein CCW SEEK über den im Anschluss "c" endenden Weg. Daraufhin sendet die CU I Befehle an das Gerät 0, die den entsprechenden Zugriffsarm verstellen. Vor de.r Trennung vom Kanal schreibt die CU I die entsprechende Tabelle fort, um den-richtigen Wiederanschluss zu finden, wenn das CCW SEEK vom Gerät 0 beendet ist. Diese Fortschreibung der Kontextinformation besteht aus dem Kopieren des gesamten Inhaltes der Zeile "c" von der beispielsweise in der Fig. 4a gezeigten Gruppentabelle für das Gerät 0 in
909846/0663
21 " SA 977
die Verfügbarkeitstabelle für das' Gerät 0. Die' Steuereinheit schaltet auch das Belegungsvektorbit für das Gerät 0 gemäss der Darstellung in der Fig. 5b ein. Zu dieser Zeit trennt sich dann die Steuereinheit vom Kanal. Wenn der Magnetkopfarm im Gerät 0 zur Ruhe kommt, wird ein Abschlussstatusbit gesetzt (nicht dargestellt.)
Der Status der an die Steuereinheit angeschlossenen Geräte wird auf Veranlassung der Steuereinheit abgefragt. Wenn beispielsweise die CU I als belegt betrachtet wird, kann die CU II die Geräte abfragen und den Abschlusstatus des Gerätes 0 erkennen. Die Cu II sucht denn die Geräteverfügbarkeitstabelle ab, und erkennt, dass das Gerät 0 an die Anschlüsse "c" und "f" gekoppelt ist. Die CUII gibt dann ein Bedienungsanforderungssignal an den Anschluss "f".
WIEDERANSCHLUSSFOLGE IM EINZELNEN
Es erhebt sich die Frage, was passiert, wenn die CU I und das Gerät 0 gerade getrennt sind, während eine andere CPU den Status oder den Anschluss verlangt. Hier genügt die Feststellung, dass beide Steuereinheiten in einer Anordnung von zwei CU1s das Abschlussignal eines Gerätes erkennen und aus einer gemeinsam benutzten Tabelle feststellen können, dass das Abschlussignal in ein Fortsetzungssignal oder eine Anforderung zur Fortsetzung bezüglich der Kanäle verzeichnet werden soll. Ausserdem entnimmt die Steuereinheit aus einer Geräte- oder CU-Anschlusszuordnungstabelle die Identität. Aufgrund der, Anforderung zum Wiederanschluss kennt der Kanal die Identität der CPU nicht und somit auch nicht die erneut aufzurufende CCW-Liste. Daher sendet der Kanal ein Erlaubnissignal (SELECT OUT). Die Steuereinheit spricht auf dieses Erlaubnissignal an und antwortet mit dem Gerätenamen ID als Zeiger auf die Hauptspeichertabelle der CCW-Listeh, welche die Geräteidentifikation und die interessierende CCW-Liste paart. Danach nimmt der Kanal die Ausführung der CCW-Folge wieder auf.
Man kann also folgendermassen zusammenfassen: Um ein Gerät wieder an eine CPU anzuschliessen, muss
909846/0663
- 22 - SA 977 043
1. Eine Steuereinheit den sequentiellen Aufruf der Geräteabschlusssignäle einleiten.
2. Die Steuereinheit das Signal REQUEST IN auf den zum Gerät gemäss Bestimmung der Gerätezuordnungstabelle gehörenden Kanälen anheben.
3. Jeder auf das Signal REQUEST. IN ansprechende zugehörige Kanal kann ein Erlaubnissignal erzeugen (SELECT OUT). Wenn mehrere Erlaubnissignale gleichzeitig auftreten, wird diese Situation gelöst und der Kanal mit der höchsten Priorität angeschlossen. Sonst wird der Kanal zuerst bedient, dessen Signal zuerst kommt.
4. Die Steuereinheit die Identifikation des den Wiederanschluss verlangenden Gerätes an den zugehörigen Kanal senden.
5. Der Kanal die Geräteidentifikation als Zeiger für die wiederaufzunehmende CCW-Liste benutzen.
6. Entscheiden, welche Steuereinheit Zugriff zu einem Gerät hat, wo ein einzelnes Geräteendesignal mehrere Erlaubnissignale von den Steuereinheiten anhebt, die mehrere Signale REQUEST IN abgeben und beide Steuereinheiten einen Kanal aufgrund desselben Geräteendesignales belegt haben.
DYNAMISCHER DATENWEGSPEICHER, ADRESSIERUNG UND STEUERUNGEN
Aus den Figuren 6 und 2 ist zu ersehen, dass die Geräte-Steuerungen 27 Und mehrere Speichergeräte 53 über entsprechende Datenwege 55 und 51 ansteuern. Jede der beiden Steuereinheiten 21 und 23, die CU I und die CU II, kann beispielsweise aus einer Datensteuereinheit IBM 3830 bestehen, und die Speichergeräte 53 können z.B. Plattenlaufwerke IBM 3330 sein.
909846/0663
- 23 - SA 977 043
Zu jeder Geräte-Steuerung 27 und 29 gehört eine Kennzeichenleitung 65 bzw. 67, um Befehle an das Plattenlaufwerk, und ein Kennzeichenleitsignal zu senden, um eine Torschaltung für die Kennzeichensammelleitung in jedem der Geräte 53 zu betätigen. Eine Datenausgangssammelleitung 59 bzw. 63 liefert zusätzlich Befehlsinformation und auch die Modulnummer des Plattenlaufwerkes zum Wählen eines bestimmten Laufwerkes, d.h. Gerät 0 bis Gerät 3. Obwohl Einzelheiten der Steuerung und der Beziehungen der Datenwege zwischen der Steuereinheit, der Gerätesteuerung und dem Plattenlaufwerk nicht unbedingt zur Erfindung gehören und im einzelnen beispielsweise in der US-Patentschrift 3 824 563 beschrieben sind, werden bestimmte Gesichtspunkte näher erläutert, die zu dem neuartigen Gerät und dem Verfahren nach dem Erfindungsgedanken gehören.
Die Kennzeichensammelleitungen 65 und 67 führen über zugeordnete Pufferregister in entsprechende programmierte logische Schaltungen 66 und 68. Die programmierten logischen Schaltungen arbeiten als Kennzeichendecodierer, so dass eine vorgegebene Zahl binärer Zeichen auf der Kennzeichensammelleitung decodiert und für die Betätigung einer Anzahl von Steuerleitungen benutzt wird. In einer Plattendatei ist die Adresse einer bestimmten Spur durch eine Kombination der Zylinderadresse und der Kopfadresse angegeben. Die Steuerung fordert durch Erregen der entsprechenden Kennzeichenleitungen und Ausgangssammelleitungen die Zieladresse an. Die Steuerung ist so angelegt, dass eine SEEK-Operation von einem Zylinder zum andern durch Vorwärts- und Rückwärts-Bewegungsbefehle an den Zugriffsmechanismus über eine bestimmte Anzahl von Zylindern ausgeführt wird. Genauere Informationen über die Befehle und die zugehörigen Vorgänge sind der oben erwähnten Patentschrift zu entnehmen.
Die Geräte-Steuerungen 27 und 29 senden nicht nur Befehle und Parameter für die Adressierung und den Zugriff zu Information von den Geräten aus, sondern sie steuern auch Information vom dynamischen Datenwegspeicher 25' an. Dieser bes'teht aus ein Paar Speichern mit wahlfreiem Zugriff 43 und 45, von denen jeder von einem Ausgabepufferregister 75 bzw. 81 bedient wird. Die Speicheradressammelleitungen 69 und 71 sind durch eine entsprechende Umschalt- und Kombinationslogik 73 bzw. 79 miteinander gekoppelt wie1 die · Ä ^ ■ .
809846/0663
- 2'4- SA 977 043
Schreibleitungen 59, 67a; 63, 65a und die Leseleitungen 67b, 91, 89 und 57, oder 65b,85, 87 und 61. Ausserdem sind Steuerschaltungen dargestellt, mit denen der Zugriff zu der einen oder anderen Geräte-Steuerung basierend auf den Freisignalen 83 oder 84 gesperrt werden kann.
Die programmierten Logikschaltungen 66 und 68 steuern den Geräte- und Datenwegzustand und sorgen für programmierte Verriegelungen und die Geräte-Kanal-Zuordnungsinformation, die von den entsprechenden Steuereinheiten verwendet wird. Im Falle eines gleichzeitigen Zugriffs wird eine Bindung oder Blockierung unter Steuerung der Systemtaktgeber und der Steuerelemente. 93, 95 und 97 aufgebrochen.
Die beiden Speicher werden an einer Adresse angesteuert, die auf die Speicheradressammelleitungen 69, 71 gegeben wird und mit sich selbst über den Datenweg 77 durch die Kobinationslogikschaltungen 73 und 79 verglichen wird. Die Speicheradresse wird über die Ausgangsdatenleitungen 59 oder 63 mit den entsprechenden Kennzeichen auf den Kennzeichenleitungen 65 und 67 geliefert. Wenn die Speicher 43 und 45 gelesen werden, wird der Inhalt der auf der Speicheradressammelleitung angegebenen Adresse in die Pufferregister 75 oder 81 kopiert und über die Datenwege 67b, die Kombinationslogikschaltung 91 und das Register 89 in die Dateneingabe-Leitungen 57 und 61 übertragen. In die Speicher zu schreibende Daten werden über die Datenausgabe-Leitungen 59 oder 63 durch Kombinations logikschaltungen auf die Schreibleitungen 67a oder 65a gesendet.
Bei der Wahl und Abwahl muss jeder Speicher initialisiert werden. Unter Initialisierung versteht man das Setzen der oben erwähnten Tabellen in die Speicher, damit eine spätere Wahl, ein Wiederanschluss und die Reservierung möglich sind. Die erste Wahl erfolgt von einer Steuereinheit, welche die Gerätesteuerung und die Geräteadresse auf die Datenausgabeleitungen 59 oder 63 setzt und ein Ausgangswahlsignal auf die Kennzeichenleitungen 65 oder 67 sendet. Nachdem die angesteuerte Geräte-Steuerung die Wahladresse geprüft hat, wird die gesamte Adresse auf der Datenausgangssammelleitung für die spätere Benutzung in der Wahlfolge gespeichert. An diesem Punkt läuft der Wahlprozess auf bekannte Weise weiter und ein entsprechendes
908846/0663
-25- SA 977 043
Belegungsbit wird in den Belegungsvektor eingetragen und die üblichen Software- und Hardwareverriegelungen betätigt.
Zur Erfindung gehört die Modifizierung des von der Steuereinheit an die Gerätesteuerung gesendeten Befehlssatzes nur insoweit, als der dynamische Datenwegspeicher 25' angesteuert und s6in Inhalt gelesen und/oder modifiziert werden muss. Jede Steuereinheit sendet daher einen Befehl, durch den die Daten aus dem der Steuereinheit zugeordneten Speicher 43 oder gelesen werden.Die CU I lässt also die Daten aus dem Speicher 43 lesen und die CU II aus dem Speicher 45. Durch einen solchen Lesebefehl werden aus dem ersten Speicher gelesene Daten gleichzeitig mit den an derselben Adres-
se aus dem zweiten Speicher angesteuerten Daten verglichen und über entsprechende Dateneingangsleitungen übertragen. Die Anfangsadresse kann durch eine vorgegebene Zahl sequentieller Bytes spezifiziert werden, die an die Gerätesteuerung auf der Datenausgangsleitung nach dem auf die Kennzeichenaus gangs leitungen gegebenen Befehl gesendet werden.Die Länge der Datenübertragung wird vollständig von der einleitenden Steuereinheit gesteuert.
Durch einen Schreibbefehl sollen Daten von der einleitenden Steuereinheit übertragen und in beiden Speicher 43 und 45 geschrieben werden. Wieder kann die Startadresse durch eine Vorgegebene Anzahl sequentieller Bytes spezifiziert werden, die an die Gerätesteuerung auf den Datenleitungen nach dem auf die Kennzeichenausgangsleitungen gesendeten Befehl übertragen werden. Die Länge der Datenübertragung wird ebenfalls von der einleitenden Steuereinheit gesteuert.
Die Reservierung von Geräten ist natürlich nur mit einem Befehl möglich, durch den eine Sperre gesetzt wird. Eine einleitende Steuereinheit sollte daher einen Befehl senden, der eine programmierte Sperrfunktion liefert, um die unberechtigte Adressierung der Speicher 43 und 45 zu verhindern. Andere Befehle schliessen die Rückstellung der Verriegelungen, das Abfühlen des Status und des Kopieren des Inhaltes eines der Speicher in den anderen ein.
909848/0663
- 26 - SA 977 043
SCHLUS SBEMERKUNGEN
Die Erfindung wurde im Zusammenhang mit einem System mit mehreren Zentraleinheiten beschrieben, die gemeinsam ein Speichergeräteuntersystem, entsprechend einer Struktur mit einem asychronen Anforderungs/Antwortkanal, einer Steuereinheit und mehreren Peripheriegeräten, benutzen. Die an die Steuereinheiten angeschlossenen Peripheriegeräte brauchen nicht auf Magnetplattenspeicher oder andere Speichergeräte beschränkt zu bleiben. Jedes beliebige Eingabe/Ausgabegerät kann hierzu verwendet werden. Die Benutzung der Zentraleinheit zum Finden von Datenwegen nach den Erfindungsgedanken gestattet jedem an die Steuereinheit angeschalteten Gerät die Reservierung für eine Zentraleinheit und nicht für einen speziellen Datenweg. In dieser Erfindung kann eine Zentraleinheit ein Gerät über einen Kanal reservieren und hinterher eine E/A-Operation mit demselben Gerät über einen zweiten Kanal beginnen. Das Wesen der Erfindung liegt darin, dass die Datenwegwahl durch eine Steuereinheit mit einem Verfügbarkeitsverzeichnis der verschiedenen Datenwege arbeitet. Dadurch kann jedes Gerät von einem Kanal angeschlossen werden, um die gleiche Kette von Befehlen fortzusetzen. Wenn das Gerät keine ganze Befehlskette über eine Schnittstelle auszuführen braucht, kann es stattdessen den ersten freien Weg für den Wiederanschluss an die einleitende Zentraleinheit wählen. Die Netzwerktopologie und die zugehörige Information ist im bevorzugten Ausführungsbeispiel der Erfindung in einem Speicher mit wahlfreiem Zugriff gespeichert, der zwi'schen zwei Geräte-Steuerungen angeordnet ist. Netzwerktopologie und zugehörige Information können auch auf mehreren Wegen zwischen jede Steuereinheit geschaltet oder auf den Datenspuren eines Speicher-Gerätes aufgezeichnet sein. Wichtig ist, dass dieses Verzeichnis an einem gemeinsamen Steuerknotenpunkt im Netzwerk zur Verfügung steht.
909846/0663

Claims (5)

  1. PATENTANSPRÜCHE
    ,' 1 . Verfahren zur datenunabhängigen Reservierung, Freigabe ■>-—s
    und Wiederverbindung nach Unterbrechung von Ein- und
    Ausgabegeräten und Speichern in einem datenverarbeitenden Multiprozessorsystem mittels Kanälen, wobei die Zentral-ι einheiten der Prozessoren Quellenknotenpunkte mit ! Gruppen von Kanälen sind und in dem mehrere Steuerein- ! heiten als Steuerknotenpunkte über zuteilbare Anschlüsse ! die Kanäle aufnehmen und sie selektiv zu Ein- und
    Ausgabegeräten durchschalten können, dadurch gekennzeichnet, daß zwischen den Gerätesteuerschaltungen (27 und 29), ! die Anschlußschaltungen (39) und eine Reihenfolge- ; ' steuerung (41) enthalten, ein dynamischer Datenwegspeicherj (25') angeordnet ist, daß in diesem Speicher ein Ver- i ! zeichnis der Netzwerktopologie und die von den Steuer- >
    !
    '■ einheiten (21, 23) bei der Verwaltung der Datenver- ' bindungen zwischen den Prozessoren und den Ein- und Aus- J gabegeräten benutzte Information über den Zusammenhang gespeichert wird, der aus zwei getrennt ansteuerbaren Speichern (43, 45) besteht, daß über eine anstehende
    : Reservierungs- oder Wiederanschlußanforderung das Ver- ! zeichnis durch mindestens eine Steuereinheit (21 oder
    23) abgefragt wird und daß jeder Prozessor ein Ein- und Ausgabegerät über einen Kanal reserviert und später eine Ein- und Ausgabeoperation in demselben Ein- und Ausgabegerät über einen anderen Kanal beginnt und nach einer Unterbrechung über einen anderen Kanal die Befehlsfolge fortsetzt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf ein initierendes Signal eines ein Anforderungssignal abgebenden Prozessors mindestens eine Steuereinheit (21 oder 23) den Datenweg zu der angeforderten Ein- und Ausgabeeinheit herstellt, wobei sich die Steuer-
    SA 977 043 ' . .,
    909846/0661
    ORIGINALINSPEGTED
    J917441
    einheit (21 oder 23) vom vermittelnden Kanal (5, 7, 8, 10, 9, 12, 14 oder 16) des Prozessors (1, 3 oder 4) abtrennt.
  3. 3. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Gerätesteuerschaltungen (27 und 29) jeweils aus einer Anschlußschaltung (39 bzw. 47) und einer Reihenfolgesteuerung (41 bzw. 49) besteht, daß zwischen den beiden Gerätesteuerschaltungen (27 und 29) ein dynamischer Datenwegspeicher (251) angeordnet ist, der das Verzeichnis der Netzwerktopologie und die von den Steuereinheiten (21 und 22) bei der Verwaltung der Datenverbindungen zwischen den Prozessoren und den Ein- und Ausgabegeräten benutzte Information über den Zusammenhang enthält, der aus einem Paar von Speichern (43, 45) mit direktem Zugriff besteht, die gemeinsam
    : von jeder Steuereinheit (CU) über eine entsprechende Anschlußschaltung (39 bzw. 47) ansteuerbar verbunden
    ! sind, wobei beide Speicher direkt ansteuerbar sind und mit der FoIgeSteuerschaltung (41 bzw. 49) über eine
    ; Zweiwegverbindung (69 bzw. 71) verbunden sind. j
  4. 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, : daß eine Steuereinheit (21) mit der Anpassungsschaltung (39) über zwei -Einrichtungsverbindungen (57 und 59) und ; über eine Zweirichtungsverbindung (65) mit der Polgesteuerschaltung (41) verbunden ist.
  5. 5. Schaltungsanordnung nach den Ansprüchen 3 und 4, dadurch · gekennzeichent,
    daß Kennzeichensammelleitungen (65 und 67) über Register mit programmierbaren logischen Schaltungen PLA (ff btw. 68) verbunden sind, die als Kennzeichendecodierer
    SA 977 043
    809141/0113
    BAD ORIGfNAL
    nachträglich
    geändert
    arbeiten, indem eine vorgegebene Zahl binärer Zeichen auf der Kennzeiehensammelleitung decodiert und für die Betätigung einer Anzahl von Steuerleitungen benutzt wird, daß die Ausgänge der programmierbaren logischen Schaltungen (66 und 68) über Speicheradreßregister (73, 79) mit den beiden genannten Speichern (43, 45) verbunden sind und daß die Ausgänge mit nachgeschalteten Vergleichern (80, 82) verbunden sind und daß ein weiterer Eingang dieser vergleicher (80, 82) mit Steuerausgängen jeweils einer programmierbaren logischen Schaltung (66 bzw. 68) verbunden sind.
    Schaltungsanordnung nach Anspruch JS, dadurch gekennzeichnet,
    daß zwei Speicheradreßsammelleitungen (69 und 71) durch tlmechalt- und Kombinations logikschäl tungen (73 bzw. 79) miteinander gekoppelt sind und daß beim Auslesen der Speicher (43 und 45) der Inhalt der auf der Speicher- adreöeanmielleitung angegebenen Adresse in Pufferregistern (75 öder 81) codiert wird und Über einen Datenweg (67b), eine Kombinationslogikschaltung (91) und ein Register (89) in Dateneingabeleitungen (57 und 61") Überträgen wird.
    SA 977 043
    ORIGINAL INSPECTED
DE2917441A 1978-05-08 1979-04-28 Verfahren und Schaltungsanordnung zur datenwegunabhängigen Reservierung, Freigabe und Wiederverbindung nach Unterbrechung von Ein- und/oder Ausgabegeräten und Speichergeräten in einem datenverarbeitenden Multiprozessorsystem Expired DE2917441C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/904,050 US4207609A (en) 1978-05-08 1978-05-08 Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system

Publications (3)

Publication Number Publication Date
DE2917441A1 true DE2917441A1 (de) 1979-11-15
DE2917441B2 DE2917441B2 (de) 1981-04-16
DE2917441C3 DE2917441C3 (de) 1982-01-07

Family

ID=25418457

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2917441A Expired DE2917441C3 (de) 1978-05-08 1979-04-28 Verfahren und Schaltungsanordnung zur datenwegunabhängigen Reservierung, Freigabe und Wiederverbindung nach Unterbrechung von Ein- und/oder Ausgabegeräten und Speichergeräten in einem datenverarbeitenden Multiprozessorsystem

Country Status (13)

Country Link
US (1) US4207609A (de)
JP (1) JPS5838818B2 (de)
AU (1) AU521915B2 (de)
BR (1) BR7902718A (de)
CA (1) CA1116260A (de)
CH (1) CH637229A5 (de)
DE (1) DE2917441C3 (de)
ES (1) ES480295A1 (de)
FR (1) FR2425676B1 (de)
GB (1) GB2020456B (de)
IT (1) IT1166776B (de)
NL (1) NL7903614A (de)
SE (1) SE440960B (de)

Families Citing this family (249)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390943A (en) * 1979-12-26 1983-06-28 Honeywell Information Systems Inc. Interface apparatus for data transfer through an input/output multiplexer from plural CPU subsystems to peripheral subsystems
US4471457A (en) * 1980-08-21 1984-09-11 International Business Machines Corporation Supervisory control of peripheral subsystems
US4394733A (en) * 1980-11-14 1983-07-19 Sperry Corporation Cache/disk subsystem
US4415970A (en) * 1980-11-14 1983-11-15 Sperry Corporation Cache/disk subsystem with load equalization
US4413317A (en) * 1980-11-14 1983-11-01 Sperry Corporation Multiprocessor system with cache/disk subsystem with status routing for plural disk drives
US4381543A (en) * 1981-02-02 1983-04-26 International Business Machines Corporation Controller port switch arrangement for sharing stored data among different systems
US4396984A (en) * 1981-03-06 1983-08-02 International Business Machines Corporation Peripheral systems employing multipathing, path and access grouping
US4455605A (en) * 1981-07-23 1984-06-19 International Business Machines Corporation Method for establishing variable path group associations and affiliations between "non-static" MP systems and shared devices
US4533996A (en) * 1982-02-23 1985-08-06 International Business Machines Corporation Peripheral systems accommodation of guest operating systems
US4837675A (en) * 1981-10-05 1989-06-06 Digital Equipment Corporation Secondary storage facility empolying serial communications between drive and controller
US4825406A (en) * 1981-10-05 1989-04-25 Digital Equipment Corporation Secondary storage facility employing serial communications between drive and controller
JPS58501695A (ja) * 1981-10-05 1983-10-06 デイジタル イクイプメント コ−ポレ−シヨン ドライブとコントロ−ラの間で直列通信を使用する二次記憶装置
US4811278A (en) * 1981-10-05 1989-03-07 Bean Robert G Secondary storage facility employing serial communications between drive and controller
JPS5876959A (ja) * 1981-10-30 1983-05-10 Fujitsu Ltd デイスク制御方式
JPS58192159A (ja) * 1982-05-06 1983-11-09 Nippon Telegr & Teleph Corp <Ntt> プロセツサ間通信方式
JPS5930108A (ja) * 1982-08-09 1984-02-17 Toyota Motor Corp 設備の稼働制御方法
US4504927A (en) * 1982-09-08 1985-03-12 Allen-Bradley Company Programmable controller with expandable I/O interface circuitry
JPS5947625A (ja) * 1982-09-13 1984-03-17 Fujitsu Ltd 入出力割り込み方式
JPS59163659A (ja) * 1983-03-07 1984-09-14 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション ワ−ド・プロセシング・システムにおけるデ−タ・セツトのアクセス方式
US4573152A (en) * 1983-05-13 1986-02-25 Greene Richard E Switch matrix test and control system
US4603380A (en) * 1983-07-01 1986-07-29 International Business Machines Corporation DASD cache block staging
JPH0680492B2 (ja) * 1984-09-29 1994-10-12 株式会社日立製作所 エラー回復方法
US4697232A (en) * 1984-11-30 1987-09-29 Storage Technology Corporation I/O device reconnection in a multiple-CPU, dynamic path allocation environment
US5062076A (en) * 1985-07-12 1991-10-29 Wang Laboratories, Inc. Cascadable, high-bandwidth, multi-channel image transfer controller
US4821179A (en) * 1985-08-08 1989-04-11 American Telephone And Telegraph Company Communication system configuration detection apparatus and method
US4787028A (en) * 1985-09-03 1988-11-22 Ncr Corporation Multicommunication protocol controller
JPH087662B2 (ja) * 1985-10-18 1996-01-29 株式会社日立製作所 データ転送制御方法
DE3645342C2 (de) * 1985-11-20 2001-09-27 Hitachi Ltd Plattenspeicher-Steuerverfahren
JP2550311B2 (ja) * 1985-11-20 1996-11-06 株式会社日立製作所 磁気デイスクの多重制御方式
EP0240616B1 (de) * 1986-04-04 1993-03-24 International Business Machines Corporation Verfahren zum Testen und Setzen von Daten in einen Datensatz auf einer Platte in eine atomaren Ein/Ausgabeoperation
US4835674A (en) * 1986-07-28 1989-05-30 Bull Hn Information Systems Inc. Computer network system for multiple processing elements
JPS6458013A (en) * 1987-08-20 1989-03-06 Ibm Method and data processing system for guaranteeing large area identification and management of data memory
DE3853503T2 (de) * 1987-08-20 1995-09-28 Ibm Verfahren und Vorrichtung zur Instandhaltung von Duplexpaarverteilten Geräten mittels einer Doppelkopiefunktion.
US5051887A (en) * 1987-08-25 1991-09-24 International Business Machines Corporation Maintaining duplex-paired storage devices during gap processing using of a dual copy function
US4958273A (en) * 1987-08-26 1990-09-18 International Business Machines Corporation Multiprocessor system architecture with high availability
US4970640A (en) * 1987-08-28 1990-11-13 International Business Machines Corporation Device initiated partial system quiescing
CA1299757C (en) * 1987-08-28 1992-04-28 Brent Cameron Beardsley Device initiated partial system quiescing
US4999771A (en) * 1987-08-31 1991-03-12 Control Data Corporation Communications network
JPH01126760A (ja) * 1987-11-11 1989-05-18 Toshiba Corp 並列計算機システム
JPH01187627A (ja) * 1988-01-22 1989-07-27 Toshiba Corp 情報処理装置
AU2874089A (en) * 1988-01-28 1989-08-03 Interactive Engineering Pty. Ltd. Network connection mechanism
US5247692A (en) * 1988-02-08 1993-09-21 Nec Corporation Multiple file system having a plurality of file units holding the same files in which loss of data is prevented in a failure of a file unit
US4965719A (en) * 1988-02-16 1990-10-23 International Business Machines Corporation Method for lock management, page coherency, and asynchronous writing of changed pages to shared external store in a distributed computing system
JP2762453B2 (ja) * 1988-04-06 1998-06-04 株式会社日立製作所 入出力構成変更方法
JPH0769882B2 (ja) * 1988-05-11 1995-07-31 富士通株式会社 クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法
US5450570A (en) * 1988-09-09 1995-09-12 Compaq Computer Corp. Computer implemented method and apparatus for dynamic configuration of a computer system and circuit boards including computer resource allocation conflict resolution
EP0367702B1 (de) * 1988-10-31 1995-11-08 International Business Machines Corporation Mehrfachverarbeitungssystem und Verfahren für gemeinsame Speichernutzung
US5053942A (en) * 1988-11-01 1991-10-01 The Regents Of The University Of California Bit-sliced cross-connect chip having a tree topology of arbitration cells for connecting memory modules to processors in a multiprocessor system
EP0375909B1 (de) * 1988-12-30 1995-08-30 International Business Machines Corporation Vielfacher Ein-/Ausgabe-Kanal
US5043874A (en) * 1989-02-03 1991-08-27 Digital Equipment Corporation Memory configuration for use with means for interfacing a system control unit for a multi-processor system with the system main memory
US5267097A (en) * 1989-03-06 1993-11-30 Hitachi, Ltd. Information transfer control system having rotary storage unit which uses a pseudo address mark
EP0409808A3 (en) * 1989-07-19 1991-11-27 International Business Machines Corporation Method for ensuring map integrity in a system-managed store of a computer
JP2531802B2 (ja) * 1989-09-28 1996-09-04 甲府日本電気株式会社 リクエストバッファ制御システム
US5239654A (en) * 1989-11-17 1993-08-24 Texas Instruments Incorporated Dual mode SIMD/MIMD processor providing reuse of MIMD instruction memories as data memories when operating in SIMD mode
AU650242B2 (en) * 1989-11-28 1994-06-16 International Business Machines Corporation Methods and apparatus for dynamically managing input/output (I/O) connectivity
US5140592A (en) * 1990-03-02 1992-08-18 Sf2 Corporation Disk array system
US5212785A (en) * 1990-04-06 1993-05-18 Micro Technology, Inc. Apparatus and method for controlling data flow between a computer and memory devices
KR950008837B1 (ko) * 1990-03-09 1995-08-08 후지쓰 가부시끼가이샤 멀티 프로세서 시스템용 제어시스템
US5388243A (en) * 1990-03-09 1995-02-07 Mti Technology Corporation Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture
US5301290A (en) * 1990-03-14 1994-04-05 International Business Machines Corporation Method for minimizing lock processing while ensuring consistency among pages common to local processor caches and a shared external store
US5185876A (en) * 1990-03-14 1993-02-09 Micro Technology, Inc. Buffering system for dynamically providing data to multiple storage elements
US5226143A (en) * 1990-03-14 1993-07-06 International Business Machines Corporation Multiprocessor system includes operating system for notifying only those cache managers who are holders of shared locks on a designated page by global lock manager
JP2575543B2 (ja) * 1990-04-04 1997-01-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 同時アクセス管理方法
US5202856A (en) * 1990-04-05 1993-04-13 Micro Technology, Inc. Method and apparatus for simultaneous, interleaved access of multiple memories by multiple ports
US5956524A (en) * 1990-04-06 1999-09-21 Micro Technology Inc. System and method for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources
US5214778A (en) * 1990-04-06 1993-05-25 Micro Technology, Inc. Resource management in a multiple resource system
US5261088A (en) * 1990-04-26 1993-11-09 International Business Machines Corporation Managing locality in space reuse in a shadow written B-tree via interior node free space list
US5157667A (en) * 1990-04-30 1992-10-20 International Business Machines Corporation Methods and apparatus for performing fault isolation and failure analysis in link-connected systems
JPH0540682A (ja) * 1990-06-08 1993-02-19 Internatl Business Mach Corp <Ibm> アトミシテイを有する記憶装置の高可用性耐故障再配置
JPH0776950B2 (ja) * 1990-06-22 1995-08-16 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理方法及び装置
EP0472814B1 (de) * 1990-08-31 1996-12-18 International Business Machines Corporation Kanäle in einem Rechnerein-Ausgabesystem
US5654695A (en) * 1991-02-22 1997-08-05 International Business Machines Corporation Multi-function network
US5495474A (en) * 1991-03-29 1996-02-27 International Business Machines Corp. Switch-based microchannel planar apparatus
US5644712A (en) * 1991-06-05 1997-07-01 International Business Machines Corporation Indirect addressing of channels via logical channel groups
US5423026A (en) * 1991-09-05 1995-06-06 International Business Machines Corporation Method and apparatus for performing control unit level recovery operations
US5388217A (en) * 1991-12-13 1995-02-07 Cray Research, Inc. Distributing system for multi-processor input and output using channel adapters
JPH05252228A (ja) * 1992-03-02 1993-09-28 Mitsubishi Electric Corp データ伝送装置及びその通信路管理方法
US5331673A (en) * 1992-03-30 1994-07-19 International Business Machines Corporation Integrity of data objects used to maintain state information for shared data at a local complex
US5379398A (en) * 1992-04-20 1995-01-03 International Business Machines Corporation Method and system for concurrent access during backup copying of data
US5261056A (en) * 1992-06-01 1993-11-09 The United States Of America As Represented By The Secretary Of The Air Force N-port wide bandwidth cross-link register
US5337414A (en) * 1992-09-22 1994-08-09 Unisys Corporation Mass data storage and retrieval system
US5471609A (en) * 1992-09-22 1995-11-28 International Business Machines Corporation Method for identifying a system holding a `Reserve`
US5452421A (en) * 1992-09-23 1995-09-19 International Business Machines Corporation System for using register sets and state machines sets to communicate between storage controller and devices by using failure condition activity defined in a request
JP2566728B2 (ja) * 1992-10-30 1996-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 論理径路スケジューリング装置及び実行方法
US5463754A (en) * 1992-10-30 1995-10-31 International Business Machines Corporation Shared direct access storage device for fixed block architecture devices
US5416915A (en) * 1992-12-11 1995-05-16 International Business Machines Corporation Method and system for minimizing seek affinity and enhancing write sensitivity in a DASD array
US5771367A (en) * 1992-12-17 1998-06-23 International Business Machines Corporation Storage controller and method for improved failure recovery using cross-coupled cache memories and nonvolatile stores
US5640595A (en) * 1993-06-29 1997-06-17 International Business Machines Corporation Multimedia resource reservation system with graphical interface for manual input of resource reservation value
US20030088611A1 (en) * 1994-01-19 2003-05-08 Mti Technology Corporation Systems and methods for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources
EP0706129A4 (de) * 1994-04-25 1999-09-22 Sony Corp Informationsspeicherprozessor
US5544313A (en) * 1994-05-11 1996-08-06 International Business Machines Corporation Baton passing optimization scheme for load balancing/configuration planning in a video-on-demand computer system
US5487077A (en) * 1994-05-23 1996-01-23 International Business Machines Corporation Location dependent variable error correction processing for multi-track recording media using variable length coding means
US5548791A (en) * 1994-07-25 1996-08-20 International Business Machines Corporation Input/output control system with plural channel paths to I/O devices
US5666114A (en) * 1994-11-22 1997-09-09 International Business Machines Corporation Method and means for managing linear mapped address spaces storing compressed data at the storage subsystem control unit or device level
US5671441A (en) * 1994-11-29 1997-09-23 International Business Machines Corporation Method and apparatus for automatic generation of I/O configuration descriptions
US5630045A (en) * 1994-12-06 1997-05-13 International Business Machines Corporation Device and method for fault tolerant dual fetch and store
US5634028A (en) * 1994-12-15 1997-05-27 International Business Machines Corporation Compact track address translation mapping system and method
US5680580A (en) * 1995-02-28 1997-10-21 International Business Machines Corporation Remote copy system for setting request interconnect bit in each adapter within storage controller and initiating request connect frame in response to the setting bit
JPH08249254A (ja) * 1995-03-15 1996-09-27 Mitsubishi Electric Corp マルチコンピュータシステム
US5768623A (en) * 1995-09-19 1998-06-16 International Business Machines Corporation System and method for sharing multiple storage arrays by dedicating adapters as primary controller and secondary controller for arrays reside in different host computers
US5875479A (en) * 1997-01-07 1999-02-23 International Business Machines Corporation Method and means for making a dual volume level copy in a DASD storage subsystem subject to updating during the copy interval
US5968182A (en) * 1997-05-12 1999-10-19 International Business Machines Corporation Method and means for utilizing device long busy response for resolving detected anomalies at the lowest level in a hierarchical, demand/response storage management subsystem
US6038619A (en) * 1997-05-29 2000-03-14 International Business Machines Corporation Disk drive initiated data transfers responsive to sequential or near sequential read or write requests
US6148261A (en) * 1997-06-20 2000-11-14 American Calcar, Inc. Personal communication system to send and receive voice data positioning information
US6061807A (en) * 1997-06-27 2000-05-09 International Business Machines Corporation Methods systems and computer products for error recovery of endpoint nodes
US6112277A (en) * 1997-09-25 2000-08-29 International Business Machines Corporation Method and means for reducing device contention by random accessing and partial track staging of records according to a first DASD format but device mapped according to a second DASD format
US6112255A (en) * 1997-11-13 2000-08-29 International Business Machines Corporation Method and means for managing disk drive level logic and buffer modified access paths for enhanced raid array data rebuild and write update operations
US5930497A (en) * 1997-12-11 1999-07-27 International Business Machines Corporation Method and means for generation of realistic access patterns in storage subsystem benchmarking and other tests
US6219751B1 (en) 1998-04-28 2001-04-17 International Business Machines Corporation Device level coordination of access operations among multiple raid control units
JPH11331890A (ja) * 1998-05-08 1999-11-30 Fujitsu Ltd 情報処理システム
US6070225A (en) * 1998-06-01 2000-05-30 International Business Machines Corporation Method and apparatus for optimizing access to coded indicia hierarchically stored on at least one surface of a cyclic, multitracked recording device
US6438595B1 (en) * 1998-06-24 2002-08-20 Emc Corporation Load balancing using directory services in a data processing system
US6195703B1 (en) 1998-06-24 2001-02-27 Emc Corporation Dynamic routing for performance partitioning in a data processing network
US6144994A (en) * 1998-06-25 2000-11-07 Lucent Technologies Inc. Interface for flexible address bandwidth allocation
US6421711B1 (en) * 1998-06-29 2002-07-16 Emc Corporation Virtual ports for data transferring of a data storage system
US6260120B1 (en) 1998-06-29 2001-07-10 Emc Corporation Storage mapping and partitioning among multiple host processors in the presence of login state changes and host controller replacement
US6640264B1 (en) * 1998-07-20 2003-10-28 Gary W Moore Incremental state logic methodology and apparatus for logic based program control
US7013305B2 (en) 2001-10-01 2006-03-14 International Business Machines Corporation Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange
KR100380651B1 (ko) * 1998-10-02 2003-07-18 삼성전자주식회사 에이알시네트워크의데이터다중처리방법
US6453392B1 (en) 1998-11-10 2002-09-17 International Business Machines Corporation Method of and apparatus for sharing dedicated devices between virtual machine guests
JP3696740B2 (ja) * 1998-12-07 2005-09-21 富士通株式会社 チャネルインタフェース再結合制御方法およびファイル制御装置
US6343324B1 (en) * 1999-09-13 2002-01-29 International Business Machines Corporation Method and system for controlling access share storage devices in a network environment by configuring host-to-volume mapping data structures in the controller memory for granting and denying access to the devices
WO2001029573A2 (en) * 1999-10-19 2001-04-26 American Calcar Inc. Technique for effective navigation based on user preferences
US7039657B1 (en) * 1999-11-09 2006-05-02 International Business Machines Corporation Method, system, and program for accessing data from storage systems
US7089418B1 (en) 2000-03-31 2006-08-08 Intel Corporation Managing accesses in a processor for isolated execution
US7082615B1 (en) 2000-03-31 2006-07-25 Intel Corporation Protecting software environment in isolated execution
US7013484B1 (en) 2000-03-31 2006-03-14 Intel Corporation Managing a secure environment using a chipset in isolated execution mode
US6957332B1 (en) * 2000-03-31 2005-10-18 Intel Corporation Managing a secure platform using a hierarchical executive architecture in isolated execution mode
US7356817B1 (en) 2000-03-31 2008-04-08 Intel Corporation Real-time scheduling of virtual machines
US6934817B2 (en) * 2000-03-31 2005-08-23 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US7111176B1 (en) 2000-03-31 2006-09-19 Intel Corporation Generating isolated bus cycles for isolated execution
US6990579B1 (en) 2000-03-31 2006-01-24 Intel Corporation Platform and method for remote attestation of a platform
US6996710B1 (en) 2000-03-31 2006-02-07 Intel Corporation Platform and method for issuing and certifying a hardware-protected attestation key
US6976162B1 (en) 2000-06-28 2005-12-13 Intel Corporation Platform and method for establishing provable identities while maintaining privacy
US6754682B1 (en) * 2000-07-10 2004-06-22 Emc Corporation Method and apparatus for enabling consistent ancillary disk array storage device operations with respect to a main application
US6954881B1 (en) 2000-10-13 2005-10-11 International Business Machines Corporation Method and apparatus for providing multi-path I/O in non-concurrent clustering environment using SCSI-3 persistent reserve
US7215781B2 (en) * 2000-12-22 2007-05-08 Intel Corporation Creation and distribution of a secret value between two devices
US7225441B2 (en) * 2000-12-27 2007-05-29 Intel Corporation Mechanism for providing power management through virtualization
US7035963B2 (en) 2000-12-27 2006-04-25 Intel Corporation Method for resolving address space conflicts between a virtual machine monitor and a guest operating system
US7818808B1 (en) 2000-12-27 2010-10-19 Intel Corporation Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor
US6907600B2 (en) 2000-12-27 2005-06-14 Intel Corporation Virtual translation lookaside buffer
US7117376B2 (en) * 2000-12-28 2006-10-03 Intel Corporation Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations
US20020144121A1 (en) * 2001-03-30 2002-10-03 Ellison Carl M. Checking file integrity using signature generated in isolated execution
US7096497B2 (en) * 2001-03-30 2006-08-22 Intel Corporation File checking using remote signing authority via a network
US7272831B2 (en) * 2001-03-30 2007-09-18 Intel Corporation Method and apparatus for constructing host processor soft devices independent of the host processor operating system
US7191440B2 (en) * 2001-08-15 2007-03-13 Intel Corporation Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
US20030079056A1 (en) * 2001-10-18 2003-04-24 Taylor Scott E. Managing network connections in a system
US7024555B2 (en) * 2001-11-01 2006-04-04 Intel Corporation Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment
US7103771B2 (en) * 2001-12-17 2006-09-05 Intel Corporation Connecting a virtual token to a physical token
US20030126454A1 (en) * 2001-12-28 2003-07-03 Glew Andrew F. Authenticated code method and apparatus
US7308576B2 (en) * 2001-12-31 2007-12-11 Intel Corporation Authenticated code module
US20030126453A1 (en) * 2001-12-31 2003-07-03 Glew Andrew F. Processor supporting execution of an authenticated code instruction
US7480806B2 (en) * 2002-02-22 2009-01-20 Intel Corporation Multi-token seal and unseal
US7631196B2 (en) 2002-02-25 2009-12-08 Intel Corporation Method and apparatus for loading a trustable operating system
US7069442B2 (en) * 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US7028149B2 (en) * 2002-03-29 2006-04-11 Intel Corporation System and method for resetting a platform configuration register
US20030191943A1 (en) * 2002-04-05 2003-10-09 Poisner David I. Methods and arrangements to register code
US20030196096A1 (en) * 2002-04-12 2003-10-16 Sutton James A. Microcode patch authentication
US7076669B2 (en) * 2002-04-15 2006-07-11 Intel Corporation Method and apparatus for communicating securely with a token
US7058807B2 (en) * 2002-04-15 2006-06-06 Intel Corporation Validation of inclusion of a platform within a data center
US20030196100A1 (en) * 2002-04-15 2003-10-16 Grawrock David W. Protection against memory attacks following reset
US7127548B2 (en) * 2002-04-16 2006-10-24 Intel Corporation Control register access virtualization performance improvement in the virtual-machine architecture
US7139890B2 (en) * 2002-04-30 2006-11-21 Intel Corporation Methods and arrangements to interface memory
US20030229794A1 (en) * 2002-06-07 2003-12-11 Sutton James A. System and method for protection against untrusted system management code by redirecting a system management interrupt and creating a virtual machine container
US7142674B2 (en) * 2002-06-18 2006-11-28 Intel Corporation Method of confirming a secure key exchange
US7392415B2 (en) * 2002-06-26 2008-06-24 Intel Corporation Sleep protection
US20040003321A1 (en) * 2002-06-27 2004-01-01 Glew Andrew F. Initialization of protected system
US7124327B2 (en) * 2002-06-29 2006-10-17 Intel Corporation Control over faults occurring during the operation of guest software in the virtual-machine architecture
US6996748B2 (en) * 2002-06-29 2006-02-07 Intel Corporation Handling faults associated with operation of guest software in the virtual-machine architecture
US7296267B2 (en) * 2002-07-12 2007-11-13 Intel Corporation System and method for binding virtual machines to hardware contexts
US7165181B2 (en) * 2002-11-27 2007-01-16 Intel Corporation System and method for establishing trust without revealing identity
US20040117532A1 (en) * 2002-12-11 2004-06-17 Bennett Steven M. Mechanism for controlling external interrupts in a virtual machine system
US7073042B2 (en) * 2002-12-12 2006-07-04 Intel Corporation Reclaiming existing fields in address translation data structures to extend control over memory accesses
US20040117318A1 (en) * 2002-12-16 2004-06-17 Grawrock David W. Portable token controlling trusted environment launch
US7318235B2 (en) * 2002-12-16 2008-01-08 Intel Corporation Attestation using both fixed token and portable token
US20040128345A1 (en) * 2002-12-27 2004-07-01 Robinson Scott H. Dynamic service registry
US7900017B2 (en) * 2002-12-27 2011-03-01 Intel Corporation Mechanism for remapping post virtual machine memory pages
US20040128528A1 (en) * 2002-12-31 2004-07-01 Poisner David I. Trusted real time clock
US7076802B2 (en) * 2002-12-31 2006-07-11 Intel Corporation Trusted system clock
US7000036B2 (en) * 2003-05-12 2006-02-14 International Business Machines Corporation Extended input/output measurement facilities
US7177961B2 (en) * 2003-05-12 2007-02-13 International Business Machines Corporation Managing access, by operating system images of a computing environment, of input/output resources of the computing environment
US6996638B2 (en) * 2003-05-12 2006-02-07 International Business Machines Corporation Method, system and program products for enhancing input/output processing for operating system images of a computing environment
US7290070B2 (en) * 2003-05-12 2007-10-30 International Business Machines Corporation Multiple logical input/output subsystem facility
US7174550B2 (en) * 2003-05-12 2007-02-06 International Business Machines Corporation Sharing communications adapters across a plurality of input/output subsystem images
US7130938B2 (en) * 2003-05-12 2006-10-31 International Business Machines Corporation Method, system and program products for identifying communications adapters of a computing environment
US7127599B2 (en) * 2003-05-12 2006-10-24 International Business Machines Corporation Managing configurations of input/output system images of an input/output subsystem, wherein a configuration is modified without restarting the input/output subsystem to effect a modification
US20050044292A1 (en) * 2003-08-19 2005-02-24 Mckeen Francis X. Method and apparatus to retain system control when a buffer overflow attack occurs
US7424709B2 (en) * 2003-09-15 2008-09-09 Intel Corporation Use of multiple virtual machine monitors to handle privileged events
US8079034B2 (en) 2003-09-15 2011-12-13 Intel Corporation Optimizing processor-managed resources based on the behavior of a virtual machine monitor
US7287197B2 (en) 2003-09-15 2007-10-23 Intel Corporation Vectoring an interrupt or exception upon resuming operation of a virtual machine
US7739521B2 (en) * 2003-09-18 2010-06-15 Intel Corporation Method of obscuring cryptographic computations
US7610611B2 (en) * 2003-09-19 2009-10-27 Moran Douglas R Prioritized address decoder
US7177967B2 (en) * 2003-09-30 2007-02-13 Intel Corporation Chipset support for managing hardware interrupts in a virtual machine system
US7366305B2 (en) * 2003-09-30 2008-04-29 Intel Corporation Platform and method for establishing trust without revealing identity
US7237051B2 (en) * 2003-09-30 2007-06-26 Intel Corporation Mechanism to control hardware interrupt acknowledgement in a virtual machine system
US7636844B2 (en) 2003-11-17 2009-12-22 Intel Corporation Method and system to provide a trusted channel within a computer system for a SIM device
US20050108171A1 (en) * 2003-11-19 2005-05-19 Bajikar Sundeep M. Method and apparatus for implementing subscriber identity module (SIM) capabilities in an open platform
US20050108534A1 (en) * 2003-11-19 2005-05-19 Bajikar Sundeep M. Providing services to an open platform implementing subscriber identity module (SIM) capabilities
US8156343B2 (en) 2003-11-26 2012-04-10 Intel Corporation Accessing private data about the state of a data processing machine from storage that is publicly accessible
US7826386B2 (en) * 2003-12-08 2010-11-02 International Business Machines Corporation Facilitating the configuring of communications environments
US20050133582A1 (en) * 2003-12-22 2005-06-23 Bajikar Sundeep M. Method and apparatus for providing a trusted time stamp in an open platform
US8037314B2 (en) * 2003-12-22 2011-10-11 Intel Corporation Replacing blinded authentication authority
US20050152539A1 (en) * 2004-01-12 2005-07-14 Brickell Ernie F. Method of protecting cryptographic operations from side channel attacks
US7277968B2 (en) * 2004-01-23 2007-10-02 International Business Machines Corporation Managing sets of input/output communications subadapters of an input/output subsystem
US7802085B2 (en) 2004-02-18 2010-09-21 Intel Corporation Apparatus and method for distributing private keys to an entity with minimal secret, unique information
US20050216920A1 (en) * 2004-03-24 2005-09-29 Vijay Tewari Use of a virtual machine to emulate a hardware device
US7356735B2 (en) * 2004-03-30 2008-04-08 Intel Corporation Providing support for single stepping a virtual machine in a virtual machine environment
US7620949B2 (en) * 2004-03-31 2009-11-17 Intel Corporation Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment
US7490070B2 (en) 2004-06-10 2009-02-10 Intel Corporation Apparatus and method for proving the denial of a direct proof signature
US20050288056A1 (en) * 2004-06-29 2005-12-29 Bajikar Sundeep M System including a wireless wide area network (WWAN) module with an external identity module reader and approach for certifying the WWAN module
US7305592B2 (en) * 2004-06-30 2007-12-04 Intel Corporation Support for nested fault in a virtual machine environment
US20060020720A1 (en) * 2004-07-23 2006-01-26 Lsi Logic Corporation Multi-controller IO shipping
US20060036790A1 (en) * 2004-08-10 2006-02-16 Peterson Beth A Method, system, and program for returning attention to a processing system requesting a lock
US7743180B2 (en) * 2004-08-10 2010-06-22 International Business Machines Corporation Method, system, and program for managing path groups to an input/output (I/O) device
US7840962B2 (en) * 2004-09-30 2010-11-23 Intel Corporation System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time
US8146078B2 (en) 2004-10-29 2012-03-27 Intel Corporation Timer offsetting mechanism in a virtual machine environment
US8924728B2 (en) 2004-11-30 2014-12-30 Intel Corporation Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information
US8533777B2 (en) * 2004-12-29 2013-09-10 Intel Corporation Mechanism to determine trust of out-of-band management agents
US7395405B2 (en) 2005-01-28 2008-07-01 Intel Corporation Method and apparatus for supporting address translation in a virtual machine environment
US7809957B2 (en) 2005-09-29 2010-10-05 Intel Corporation Trusted platform module for generating sealed data
WO2007097036A1 (ja) * 2006-02-27 2007-08-30 Fujitsu Limited 中央処理装置、中央処理装置の制御方法、情報処理システム
US8014530B2 (en) 2006-03-22 2011-09-06 Intel Corporation Method and apparatus for authenticated, recoverable key distribution with no database secrets
US7689786B1 (en) 2006-09-29 2010-03-30 Emc Corporation Techniques for overriding device reservations
US7500023B2 (en) * 2006-10-10 2009-03-03 International Business Machines Corporation Facilitating input/output processing by using transport control words to reduce input/output communications
JP4930224B2 (ja) * 2007-06-29 2012-05-16 ブラザー工業株式会社 ネットワーク装置
US7941570B2 (en) * 2008-02-14 2011-05-10 International Business Machines Corporation Bi-directional data transfer within a single I/O operation
US8478915B2 (en) 2008-02-14 2013-07-02 International Business Machines Corporation Determining extended capability of a channel path
US8117347B2 (en) 2008-02-14 2012-02-14 International Business Machines Corporation Providing indirect data addressing for a control block at a channel subsystem of an I/O processing system
US7937507B2 (en) * 2008-02-14 2011-05-03 International Business Machines Corporation Extended measurement word determination at a channel subsystem of an I/O processing system
US8001298B2 (en) * 2008-02-14 2011-08-16 International Business Machines Corporation Providing extended measurement data in an I/O processing system
US9052837B2 (en) 2008-02-14 2015-06-09 International Business Machines Corporation Processing communication data in a ships passing condition
US7890668B2 (en) 2008-02-14 2011-02-15 International Business Machines Corporation Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous
US7934026B2 (en) * 2008-09-17 2011-04-26 International Business Machines Corporation Apparatus and method to preserve one or more logical communication paths in a data processing system
US8332542B2 (en) 2009-11-12 2012-12-11 International Business Machines Corporation Communication with input/output system devices
US8364854B2 (en) 2011-06-01 2013-01-29 International Business Machines Corporation Fibre channel input/output data routing system and method
US9021155B2 (en) 2011-06-01 2015-04-28 International Business Machines Corporation Fibre channel input/output data routing including discarding of data transfer requests in response to error detection
US8677027B2 (en) 2011-06-01 2014-03-18 International Business Machines Corporation Fibre channel input/output data routing system and method
US8364853B2 (en) 2011-06-01 2013-01-29 International Business Machines Corporation Fibre channel input/output data routing system and method
US8738811B2 (en) 2011-06-01 2014-05-27 International Business Machines Corporation Fibre channel input/output data routing system and method
US8583988B2 (en) 2011-06-01 2013-11-12 International Business Machines Corporation Fibre channel input/output data routing system and method
US8346978B1 (en) 2011-06-30 2013-01-01 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8549185B2 (en) 2011-06-30 2013-10-01 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8312176B1 (en) 2011-06-30 2012-11-13 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8473641B2 (en) 2011-06-30 2013-06-25 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8918542B2 (en) 2013-03-15 2014-12-23 International Business Machines Corporation Facilitating transport mode data transfer between a channel subsystem and input/output devices
US8990439B2 (en) 2013-05-29 2015-03-24 International Business Machines Corporation Transport mode data transfer between a channel subsystem and input/output devices
US9377958B2 (en) * 2014-08-12 2016-06-28 Facebook, Inc. Allocation of read/write channels for storage devices
US10037147B2 (en) 2015-12-14 2018-07-31 International Business Machines Corporation Sharing files in a multisystem environment
EP4209886A4 (de) * 2020-09-30 2024-02-14 Huawei Technologies Co., Ltd. Schaltung, chip und elektronische vorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725864A (en) * 1971-03-03 1973-04-03 Ibm Input/output control

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3274561A (en) * 1962-11-30 1966-09-20 Burroughs Corp Data processor input/output control system
US3386082A (en) * 1965-06-02 1968-05-28 Ibm Configuration control in multiprocessors
US3593302A (en) * 1967-03-31 1971-07-13 Nippon Electric Co Periphery-control-units switching device
US3564502A (en) * 1968-01-15 1971-02-16 Ibm Channel position signaling method and means
US3581286A (en) * 1969-01-13 1971-05-25 Ibm Module switching apparatus with status sensing and dynamic sharing of modules
US3639909A (en) * 1970-01-26 1972-02-01 Burroughs Corp Multichannel input/output control with automatic channel selection
US3675209A (en) * 1970-02-06 1972-07-04 Burroughs Corp Autonomous multiple-path input/output control system
US3716837A (en) * 1971-04-22 1973-02-13 Ibm Interrupt handling
US3812469A (en) * 1972-05-12 1974-05-21 Burroughs Corp Multiprocessing system having means for partitioning into independent processing subsystems
JPS5615528B2 (de) * 1973-04-28 1981-04-10
US4004277A (en) * 1974-05-29 1977-01-18 Gavril Bruce D Switching system for non-symmetrical sharing of computer peripheral equipment

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725864A (en) * 1971-03-03 1973-04-03 Ibm Input/output control

Also Published As

Publication number Publication date
SE7903939L (sv) 1979-11-09
FR2425676B1 (fr) 1986-02-21
GB2020456B (en) 1982-10-13
GB2020456A (en) 1979-11-14
NL7903614A (nl) 1979-11-12
AU521915B2 (en) 1982-05-06
AU4564079A (en) 1979-11-15
IT1166776B (it) 1987-05-06
CH637229A5 (de) 1983-07-15
BR7902718A (pt) 1979-11-27
FR2425676A1 (fr) 1979-12-07
US4207609A (en) 1980-06-10
ES480295A1 (es) 1980-01-01
IT7922196A0 (it) 1979-04-27
CA1116260A (en) 1982-01-12
DE2917441B2 (de) 1981-04-16
JPS5838818B2 (ja) 1983-08-25
SE440960B (sv) 1985-08-26
DE2917441C3 (de) 1982-01-07
JPS54146941A (en) 1979-11-16

Similar Documents

Publication Publication Date Title
DE2917441A1 (de) Multiprozessoranlage
DE68927375T2 (de) Arbitrierung von Übertragungsanforderungen in einem Multiprozessor-Rechnersystem
DE2831261C3 (de) Verfahren fur die gegenseitige Verbindung von Datenverarbeitungsprozessoren mittels Kanaladapter und Anordnung zur Durchführung dieses Verfahrens
DE68929317T2 (de) Modulare Kreuzschienen zwischen Verbindungen in einem digitalen Rechner
DE69636663T2 (de) System und Verfahren zur Zugriffsverteilung von Mehrfachspeichermatrixen zwischen Mehrfachwirtrechnersystemen
DE3789625T2 (de) Methode zur dynamischen Partitionierung von Parallelprozessoren.
DE60212626T2 (de) Endknotenunterteilung mittels lokaler identifikatoren
DE69733374T2 (de) Speichersteuerungsvorrichtung und -system
EP0006164B1 (de) Multiprozessorsystem mit gemeinsam benutzbaren Speichern
DE69736872T2 (de) Datenverarbeitungssystem
DE3820544C2 (de) Ortsbereichsnetzsystem mit einem hiermit gekoppelten Mehrcomputersystem und Verfahren zur Steuerung hiervon
DE2130299A1 (de) Eingabe/Ausgabe-Kanal fuer Datenverarbeitungsanlagen
DE69114961T2 (de) Vorrichtung für Zusammenschaltungskanäle.
DE3642324A1 (de) Multiprozessoranlage mit prozessor-zugriffssteuerung
DE3934145A1 (de) Platteneinheit-steuerungsvorrichtung und informationsverarbeitungssystem, das dieselbe enthaelt
DE69122142T2 (de) Steuerungsanlage für ein Mehrprozessorsystem
DE19882975B4 (de) Zugreifen auf eine Nachrichtenaustauscheinheit von einem sekundären Bus aus
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE69727172T2 (de) Verwendung eines Prozessorbus für die E/A-Verkehrsübertragung
DE3142504A1 (de) Mehrfachplattenspeicher-uebertragungssystem
DE3639549A1 (de) Mehrfachsteuersystem und -verfahren fuer plattenspeicher
DE102006025133A1 (de) Speicher- und Speicherkommunikationssystem
DE69719123T2 (de) System zur Datenverarbeitung und -kommunikation mit PCI-Hochdurchsatzbus
DE69213413T2 (de) Zwischenprozessor-Kommunikationsystem und Verfahren für Mehrprozessorschaltkreis
DE69226683T2 (de) Verfahren zum effizienten Zugriff von Daten in einer Verknüpfungstabelle

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee