JPH0680492B2 - エラー回復方法 - Google Patents
エラー回復方法Info
- Publication number
- JPH0680492B2 JPH0680492B2 JP59205317A JP20531784A JPH0680492B2 JP H0680492 B2 JPH0680492 B2 JP H0680492B2 JP 59205317 A JP59205317 A JP 59205317A JP 20531784 A JP20531784 A JP 20531784A JP H0680492 B2 JPH0680492 B2 JP H0680492B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- disk
- controller
- route
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
- G06F11/201—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2089—Redundant storage control functionality
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、中央処理装置の複数のチャネルから入出力装
置に至るアクセスパスが複数存在する入出力動作におけ
るエラー回復方法に関する。
置に至るアクセスパスが複数存在する入出力動作におけ
るエラー回復方法に関する。
従来、複数の中央処理装置（以下、CPU）が複数個の共
用装置（入出力装置あるいは外部記憶装置）をアクセス
するシステムにおいて、CPUが共用装置の１つをアクセ
スする場合には、１つの専用経路を介してCPUと共用装
置が接続される。この場合、同一CPUから別の経路で同
一の共用装置に再接続するには、新たにスタートI/O命
令を実行する必要がある。スタートI/O命令を実行する
には、命令ごとに相当な処理時間を要する。これを避け
るため、ネットワークの状態に関するマップを作成し
て、これを制御装置に記憶し、制御装置はこのマップを
利用して、一連の指令を実行する際に、共用装置をある
チャネルから切断し、その後、別のチャネルにこの共用
装置を接続するシステムが提案された（特公昭58−3881
8号公報参照）。
用装置（入出力装置あるいは外部記憶装置）をアクセス
するシステムにおいて、CPUが共用装置の１つをアクセ
スする場合には、１つの専用経路を介してCPUと共用装
置が接続される。この場合、同一CPUから別の経路で同
一の共用装置に再接続するには、新たにスタートI/O命
令を実行する必要がある。スタートI/O命令を実行する
には、命令ごとに相当な処理時間を要する。これを避け
るため、ネットワークの状態に関するマップを作成し
て、これを制御装置に記憶し、制御装置はこのマップを
利用して、一連の指令を実行する際に、共用装置をある
チャネルから切断し、その後、別のチャネルにこの共用
装置を接続するシステムが提案された（特公昭58−3881
8号公報参照）。
第４図は、上記システムのエラー回復方法を用いた入出
力系の構成図である。
力系の構成図である。
第４図において、11,12はディスク制御装置、16,17はチ
ャネル・スイッチ、13,14はストリング・コントロー
ラ、18は制御用メモリ、15はディスク駆動装置（共用装
置＃１〜＃Ｎ）である。
ャネル・スイッチ、13,14はストリング・コントロー
ラ、18は制御用メモリ、15はディスク駆動装置（共用装
置＃１〜＃Ｎ）である。
ディスク制御装置11,12は、チャネル・スイッチ16,17を
介してチャネルと接続され、またストリング・コントロ
ーラ13,14にも接続される。ストリング・コントローラ1
3,14は、それぞれ複数台のディスク駆動装置15と接続さ
れる。なお、ストリング・コントローラ13,14は、制御
用メモリ18を共用している。
介してチャネルと接続され、またストリング・コントロ
ーラ13,14にも接続される。ストリング・コントローラ1
3,14は、それぞれ複数台のディスク駆動装置15と接続さ
れる。なお、ストリング・コントローラ13,14は、制御
用メモリ18を共用している。
ここで、チャネル・スイッチ16の＃ｊ（ｊ＝1,2,・・
・,m）およびチャネル・スイッチ17の＃ｋ（ｋ＝1,2,・
・・,n）が同一のCPUに接続されている場合、この事実
を特定のコマンドを用いてディスク制御装置11,12に教
示することにより、チャネル・スイッチ16の＃ｊおよび
チャネル・スイッチｌ＃ｋは、同一のパス・グループを
なす事実は、ディスク制御装置11または12により制御用
メモリ18に記録され、それ以後、ディスク制御装置11,1
2は制御用メモリ18を参照することによって、この事実
を確認する。
・,m）およびチャネル・スイッチ17の＃ｋ（ｋ＝1,2,・
・・,n）が同一のCPUに接続されている場合、この事実
を特定のコマンドを用いてディスク制御装置11,12に教
示することにより、チャネル・スイッチ16の＃ｊおよび
チャネル・スイッチｌ＃ｋは、同一のパス・グループを
なす事実は、ディスク制御装置11または12により制御用
メモリ18に記録され、それ以後、ディスク制御装置11,1
2は制御用メモリ18を参照することによって、この事実
を確認する。
第４図において、チャネル・スイッチ16の＃ｊを経由し
てディスク駆動装置15の＃ｉ（ｉ＝1,2,・・・,N）に対
し、起動されるコマンド・チェインは、次のように動作
する。
てディスク駆動装置15の＃ｉ（ｉ＝1,2,・・・,N）に対
し、起動されるコマンド・チェインは、次のように動作
する。
（ｉ）先ず、ディスク制御装置11は、チャネル・スイッ
チ16の＃ｊを経由して、SEEKおよびSET SECTORコマン
ドを受取り、ストリング・コントローラ13を経由してデ
ィスク駆動装置15の＃ｉに対し、これらの指示を行う。
チ16の＃ｊを経由して、SEEKおよびSET SECTORコマン
ドを受取り、ストリング・コントローラ13を経由してデ
ィスク駆動装置15の＃ｉに対し、これらの指示を行う。
（ii）ディスク制御装置11は、チャネル・スイッチ16の
＃ｊおよびチャネル・スイッチ17の＃ｋで形成されるパ
ス・グループからディスク駆動装置15の＃ｉに対してSE
EKおよびSET SECTORの指示を行ったことを、制御メモ
リ18に記録する。
＃ｊおよびチャネル・スイッチ17の＃ｋで形成されるパ
ス・グループからディスク駆動装置15の＃ｉに対してSE
EKおよびSET SECTORの指示を行ったことを、制御メモ
リ18に記録する。
（iii）ディスク制御装置11は、チャネルとストリング
・コントローラ13との連絡を切断する。このうち、チャ
ネルとの連絡は、『チャネル・エンド』のみを含むステ
ータスをチャネルに報告することによって切断する。ま
た、制御用メモリ18に対し、この切断を記録する。
・コントローラ13との連絡を切断する。このうち、チャ
ネルとの連絡は、『チャネル・エンド』のみを含むステ
ータスをチャネルに報告することによって切断する。ま
た、制御用メモリ18に対し、この切断を記録する。
（iv）ストリング・コントローラ14は、制御用メモリ18
の内容が変化したことを、ディスク制御装置12に報告す
る。
の内容が変化したことを、ディスク制御装置12に報告す
る。
（ｖ）ディスク制御装置12は、制御用メモリ18を読出す
ことにより、チャネル・スイッチ16の＃ｊ、およびチャ
ネル・スイッチ17の＃ｋからなるパス・グループより、
ディスク駆動装置15の＃ｉに対して、SEEKおよびSET S
ECTORの指定が行われたことを知る。
ことにより、チャネル・スイッチ16の＃ｊ、およびチャ
ネル・スイッチ17の＃ｋからなるパス・グループより、
ディスク駆動装置15の＃ｉに対して、SEEKおよびSET S
ECTORの指定が行われたことを知る。
（vi）一方、ディスク駆動装置15の＃ｉは、上記（ｉ）
の動作により単独でSEEKおよびSET SECTORを行ってい
るが、これが完了したとき、ストリング・コントローラ
13,14の両方に割込みを行って報告する。
の動作により単独でSEEKおよびSET SECTORを行ってい
るが、これが完了したとき、ストリング・コントローラ
13,14の両方に割込みを行って報告する。
（vii）ストリング・コントローラ13,14は、それぞれデ
ィスク制御装置11,12に上記動作の完了を割込みにより
報告する。
ィスク制御装置11,12に上記動作の完了を割込みにより
報告する。
（viii）ディスク制御装置11は、上記の完了をチャネル
・スイッチ16の＃ｊまたはチャネル・スイッチ17の＃ｋ
に報告すべきことを知っているので、チャネル・スイッ
チ16の＃ｊを経由して、チャネルに再接続の要求を行
う。
・スイッチ16の＃ｊまたはチャネル・スイッチ17の＃ｋ
に報告すべきことを知っているので、チャネル・スイッ
チ16の＃ｊを経由して、チャネルに再接続の要求を行
う。
（ix）ディスク制御装置12も、上記の完了をチャネル・
スイッチ16の＃ｊまたはチャネル・スイッチ17の＃ｋに
報告すべきことを知っているので、チャネル・スイッチ
17の＃ｋを経由して、チャネルに再接続の要求を行う。
スイッチ16の＃ｊまたはチャネル・スイッチ17の＃ｋに
報告すべきことを知っているので、チャネル・スイッチ
17の＃ｋを経由して、チャネルに再接続の要求を行う。
（ｘ）この場合、チャネル・スイッチ16の＃ｊとチャネ
ル・スイッチ17の＃ｋのうちの一方のみが再接続され
る。また、チャネル・スイッチ17の＃ｋが再接続された
とすると、チャネル・スイッチ17の＃k,ディスク制御装
置12,ストリング・コントローラ14を経由してディスク
駆動装置15の＃ｉに至る経由が確立する。ディスク駆動
装置15の＃ｉに対するSEEKおよびSET SECTORは完了し
ているので、完了報告はチャネル・スイッチ17の＃ｋを
経由して行われる。
ル・スイッチ17の＃ｋのうちの一方のみが再接続され
る。また、チャネル・スイッチ17の＃ｋが再接続された
とすると、チャネル・スイッチ17の＃k,ディスク制御装
置12,ストリング・コントローラ14を経由してディスク
駆動装置15の＃ｉに至る経由が確立する。ディスク駆動
装置15の＃ｉに対するSEEKおよびSET SECTORは完了し
ているので、完了報告はチャネル・スイッチ17の＃ｋを
経由して行われる。
（xi）チャネルからディスク駆動装置15の＃ｉへのデー
タ転送は、上記（ｘ）で確立した経路を経由して実行さ
れる。
タ転送は、上記（ｘ）で確立した経路を経由して実行さ
れる。
このように、以前の方法では、起動のあったチャネル・
スイッチ（第４図のシステムでは、チャネル・スイッチ
16の＃ｊに該当する）のみを経由して再接続していた
が、上記の制御方式においては、起動のあったパス・グ
ループに属するチャネル・スイッチ（第４図では、チャ
ネル・スイッチ16の＃j,またはチャネル・スイッチ17の
＃ｋ）を経由して再接続することができる。このため、
第４図の制御方式では、再接続成功の確立が高くなるこ
とから、以前より問題となっていたSET SECTORの沈み
込みが大幅に減少する。
スイッチ（第４図のシステムでは、チャネル・スイッチ
16の＃ｊに該当する）のみを経由して再接続していた
が、上記の制御方式においては、起動のあったパス・グ
ループに属するチャネル・スイッチ（第４図では、チャ
ネル・スイッチ16の＃j,またはチャネル・スイッチ17の
＃ｋ）を経由して再接続することができる。このため、
第４図の制御方式では、再接続成功の確立が高くなるこ
とから、以前より問題となっていたSET SECTORの沈み
込みが大幅に減少する。
一般に、『チャネル・エンド』のみを含むステータスを
報告することによりチャネルとの連絡を切断するのは、
単純な多重動作を行う場合のみであるから、再接続経路
はパス・グループ内の任意のチャネル・スイッチを経由
して行うことができるという効果はきわめて大である。
報告することによりチャネルとの連絡を切断するのは、
単純な多重動作を行う場合のみであるから、再接続経路
はパス・グループ内の任意のチャネル・スイッチを経由
して行うことができるという効果はきわめて大である。
しかし、上記の制御方式では、再接続経路として、パス
・グループ内の連絡を切断した経路を再び形成すること
もある。例えば、起動のあった経路上でエラーが発生
し、これをコマンド再試行で回復しようとする場合に
は、起動のあった経路で再接続することは望ましくな
い。このような場合について、上記公報には何も開示さ
れておらず、エラーの回復が不可能となる。
・グループ内の連絡を切断した経路を再び形成すること
もある。例えば、起動のあった経路上でエラーが発生
し、これをコマンド再試行で回復しようとする場合に
は、起動のあった経路で再接続することは望ましくな
い。このような場合について、上記公報には何も開示さ
れておらず、エラーの回復が不可能となる。
本発明の目的は、このような問題を解消し、エラーが検
出された場合に、経路変更による余分な処理時間を少な
くするため、直ちにアクセス・パスを変更せずに、でき
るだけ同一経路での再試行を行い、明らかに他の経路に
限定すべき場合にのみ経路を変更して、全体における入
出力処理時間の短縮を図ることが可能なエラー回復方法
を提供することにある。
出された場合に、経路変更による余分な処理時間を少な
くするため、直ちにアクセス・パスを変更せずに、でき
るだけ同一経路での再試行を行い、明らかに他の経路に
限定すべき場合にのみ経路を変更して、全体における入
出力処理時間の短縮を図ることが可能なエラー回復方法
を提供することにある。
上記目的を達成するため、本発明のエラー回復方法は、
少なくとも一台の中央処理装置と、該中央処理装置に接
続された複数のチャネルと、複数の入出力制御装置と、
少なくとも一台の入出力装置と、前記複数のチャネルお
よび複数の入出力制御装置を経由して前記中央処理装置
と入出力装置間で情報の転送を行うための複数のアクセ
スパスを有するデータ処理システムにおいて、 前記アクセスパスの一つを利用して前記中央処理装置と
前記入出力装置が接続された後、当該アクセスパスにエ
ラーが発生した場合、前記入出力制御装置は、アクセス
パスの再接続に当って使用するアクセスパスを限定すべ
きか否かを判定し、限定しない場合には利用できる全て
のアクセスパスを選択対象とし、限定すべき場合には当
該アクセスパスにおけるエラーの発生回数が所定値を越
えたか否かを判定し、所定値を越えていない場合には当
該アクセスパスを選択し、所定値を越えている場合は当
該アクセスパスを除く他の利用可能なアクセスパスの中
から使用すべきアクセスパスを選択し、前記中央処理装
置と前記入出力装置を再接続し、コマンド再試行により
エラー回復を行うことを特徴としている。
少なくとも一台の中央処理装置と、該中央処理装置に接
続された複数のチャネルと、複数の入出力制御装置と、
少なくとも一台の入出力装置と、前記複数のチャネルお
よび複数の入出力制御装置を経由して前記中央処理装置
と入出力装置間で情報の転送を行うための複数のアクセ
スパスを有するデータ処理システムにおいて、 前記アクセスパスの一つを利用して前記中央処理装置と
前記入出力装置が接続された後、当該アクセスパスにエ
ラーが発生した場合、前記入出力制御装置は、アクセス
パスの再接続に当って使用するアクセスパスを限定すべ
きか否かを判定し、限定しない場合には利用できる全て
のアクセスパスを選択対象とし、限定すべき場合には当
該アクセスパスにおけるエラーの発生回数が所定値を越
えたか否かを判定し、所定値を越えていない場合には当
該アクセスパスを選択し、所定値を越えている場合は当
該アクセスパスを除く他の利用可能なアクセスパスの中
から使用すべきアクセスパスを選択し、前記中央処理装
置と前記入出力装置を再接続し、コマンド再試行により
エラー回復を行うことを特徴としている。
以下、本発明の実施例を、図面により説明する。
第４図に示すように、同一のCPUから同一のディスク駆
動装置15に至る経路が２個以上存在する場合、一方の経
路の使用中にエラーが発生したときに、そのエラーが経
路上の装置（ディスク制御装置、ストリング・コントロ
ーラ等）で発生したものであれば、別の経路を利用して
エラー回復を実行することにより、回復するはずであ
る。
動装置15に至る経路が２個以上存在する場合、一方の経
路の使用中にエラーが発生したときに、そのエラーが経
路上の装置（ディスク制御装置、ストリング・コントロ
ーラ等）で発生したものであれば、別の経路を利用して
エラー回復を実行することにより、回復するはずであ
る。
本発明においては、この経路の霧換えをOS（オペレーテ
ィング・システム）によらず、コマンド再試行によって
行う。なお、第４図において、ハードウェアの変更は全
く必要とせず、ディスク制御装置11,12内の制御プログ
ラムの変更のみにより実現する。
ィング・システム）によらず、コマンド再試行によって
行う。なお、第４図において、ハードウェアの変更は全
く必要とせず、ディスク制御装置11,12内の制御プログ
ラムの変更のみにより実現する。
一例として、第４図に示すチャネル・スイッチ16の＃ｊ
（ｊ＝1,2,・・・,m）を経由してディスク駆動装置15の
＃ｉ（ｉ＝1,2,・・・,N）に対して起動されたコマンド
・チェインの途中で、ディスク制御装置11またはコント
ローラ13またはディスク駆動装置15の＃ｉにおいてエラ
ーが発生した場合について述べる。
（ｊ＝1,2,・・・,m）を経由してディスク駆動装置15の
＃ｉ（ｉ＝1,2,・・・,N）に対して起動されたコマンド
・チェインの途中で、ディスク制御装置11またはコント
ローラ13またはディスク駆動装置15の＃ｉにおいてエラ
ーが発生した場合について述べる。
この場合、コマンド再試行によりエラー回復を試みるの
が一般的である。以下、本発明によるエラー回復のため
のコマンド再試行のエラー回復方法を説明する。
が一般的である。以下、本発明によるエラー回復のため
のコマンド再試行のエラー回復方法を説明する。
先ず、コマンド再試行（ディスク制御装置に関する）を
ベクトルで定義する。
ベクトルで定義する。
ベクトル１＝（e11,e12,・・・,e1N） ベクトル２＝（e21,e22,・・・,e2N）・・・・・・・
・・・（１） ここで、e1i（ｉ＝1,2,・・・,N）は、ディスク駆動装
置15の＃ｉに関するコマンド再試行を、ディスク制御装
置11を経由して行うべきときを“1"とし、そうでないと
きを“0"とする。同じく、e2iディスク制御装置12を経
由して行うべきとき“1"とし、そうでないとき“0"とす
る。
・・・（１） ここで、e1i（ｉ＝1,2,・・・,N）は、ディスク駆動装
置15の＃ｉに関するコマンド再試行を、ディスク制御装
置11を経由して行うべきときを“1"とし、そうでないと
きを“0"とする。同じく、e2iディスク制御装置12を経
由して行うべきとき“1"とし、そうでないとき“0"とす
る。
したがって、コマンド再試行の方法は、次の３通りの場
合がある。
合がある。
（ｉ）1i＝e2i＝“1"のとき、ディスク制御装置11,12
のいずれを経由してもよい。
のいずれを経由してもよい。
（ii）1i＝“1",e2i＝“0"のとき、ディスク制御装置
11のみを経由することができる。
11のみを経由することができる。
（iii）1i＝“0",e2i＝“1"のとき、ディスク制御装
置12のみを経由することができる。
置12のみを経由することができる。
次に、コマンド再試行（チャネル・スイッチに関する）
をベクトルで定義する。
をベクトルで定義する。
ベクトル１＝（r11,r12,・・・,r1m） ベクトル２＝（r21,r22,・・・,r2n）・・・・・・・
・・・・（２） ここで、r1j（ｊ＝1,2,・・・,m）は、チャネル・スイ
ッチ16の＃ｊを経由して、コマンド再試行のチャネル再
結合を行うべきとき“1"とし、そうでないとき“0"とす
る。同じく、r2k（ｋ＝1,2,・・・,n）は、チャネル・
スイッチ17の＃ｋを経由して行うべきとき“1"とし、そ
うでないとき“0"とする。
・・・・（２） ここで、r1j（ｊ＝1,2,・・・,m）は、チャネル・スイ
ッチ16の＃ｊを経由して、コマンド再試行のチャネル再
結合を行うべきとき“1"とし、そうでないとき“0"とす
る。同じく、r2k（ｋ＝1,2,・・・,n）は、チャネル・
スイッチ17の＃ｋを経由して行うべきとき“1"とし、そ
うでないとき“0"とする。
したがって、ベクトル1,２で“1"になっている要素
は、ディスク駆動装置15の＃ｉに対する起動を行ったチ
ャネル・スイッチ16または17と同じパス・グループに属
するチャネル・スイッチ16,17を表わしている。
は、ディスク駆動装置15の＃ｉに対する起動を行ったチ
ャネル・スイッチ16または17と同じパス・グループに属
するチャネル・スイッチ16,17を表わしている。
次に、割込み報告（ストリング・コントローラからディ
スク制御装置に対する割込み）に関するベクトルを定義
する。
スク制御装置に対する割込み）に関するベクトルを定義
する。
ベクトル＝（P1,P2） ・・・・・・・・・・・・・・
・・・（３） ここで、P1は、ディスク制御装置11からストリング・コ
ントローラ13に対してポーリングを行ったとき、コント
ローラ13が割込み報告すべきときを“1"とし、そうでな
いときを“0"とする。同じく、P2は、ディスク制御装置
12からストリング・コントローラ14に対してポーリング
を行ったとき、コントローラ14が割込み報告すべきとき
を“1"とし、そうでないときを“0"とする。ディスク制
御装置11は、P2＝“1"とすることで、制御用メモリ18の
内容が変化したことをストリング・コントローラ14から
ディスク制御装置12に割込み報告させることによって、
ディスク制御装置12に知らせる。逆に、ディスク制御装
置12からディスク制御装置11への通知は、ディスク制御
装置12がP1＝“1"とすることにより行われる。これらの
ベクトル1,2,1,2,は、ディスク制御装置11,1
2によって制御用メモリ18に書込まれ、または読出され
る。
・・・（３） ここで、P1は、ディスク制御装置11からストリング・コ
ントローラ13に対してポーリングを行ったとき、コント
ローラ13が割込み報告すべきときを“1"とし、そうでな
いときを“0"とする。同じく、P2は、ディスク制御装置
12からストリング・コントローラ14に対してポーリング
を行ったとき、コントローラ14が割込み報告すべきとき
を“1"とし、そうでないときを“0"とする。ディスク制
御装置11は、P2＝“1"とすることで、制御用メモリ18の
内容が変化したことをストリング・コントローラ14から
ディスク制御装置12に割込み報告させることによって、
ディスク制御装置12に知らせる。逆に、ディスク制御装
置12からディスク制御装置11への通知は、ディスク制御
装置12がP1＝“1"とすることにより行われる。これらの
ベクトル1,2,1,2,は、ディスク制御装置11,1
2によって制御用メモリ18に書込まれ、または読出され
る。
第１図、第２図および第３図は、本発明の一実施例を示
す動作フローチャートである。
す動作フローチャートである。
第１図〜第３図では、ディスク制御装置（DKC）11,12お
よび制御用メモリ（ARRAY）18の動作が示されている。
ここでは、一例として、チャネル・スイッチ16の＃ｊと
チャネル・スイッチ17の＃ｋとが同一のパス・グループ
に属しており、チャネル・スイッチ16の＃ｊからディス
ク駆動装置15の＃ｉへの起動の後、エラーが発生したも
のとする。
よび制御用メモリ（ARRAY）18の動作が示されている。
ここでは、一例として、チャネル・スイッチ16の＃ｊと
チャネル・スイッチ17の＃ｋとが同一のパス・グループ
に属しており、チャネル・スイッチ16の＃ｊからディス
ク駆動装置15の＃ｉへの起動の後、エラーが発生したも
のとする。
第１図において、先ず、ディスク制御装置11は、チャネ
ル・スイッチ16の＃ｊからディスク駆動装置15の＃ｉへ
の起動を受付けると（ステップ101）、ディスク駆動装
置15の＃ｉを選択し、チャネル・スイッチ16の＃j,ディ
スク制御装置11,ストリング・コントローラ13を経由し
て接続する（ステップ102）。ここで、ディスク制御装
置11,コントローラ13あるいはディスク駆動装置15のい
ずれかにおいてエラーを検出する（ステップ103）。
ル・スイッチ16の＃ｊからディスク駆動装置15の＃ｉへ
の起動を受付けると（ステップ101）、ディスク駆動装
置15の＃ｉを選択し、チャネル・スイッチ16の＃j,ディ
スク制御装置11,ストリング・コントローラ13を経由し
て接続する（ステップ102）。ここで、ディスク制御装
置11,コントローラ13あるいはディスク駆動装置15のい
ずれかにおいてエラーを検出する（ステップ103）。
次に、このエラーが経路を限定して再試行すべきもの
か、限定しない経路で再試行すべきものかを判断し（ス
テップ104）、経路を限定すべきときには、エラー発生
回数が閾値を越えたか否かも判断する（ステップ10
5）。限定しない経路で再試行する場合には、ベクトルe
1i＝“1",e2i＝“1"を設定してディスク制御装置11,12
のいずれも経由できるようにし（ステップ107）、ベク
トルr1j＝“1",r2k＝“1"を設定して、チャネル・スイ
ッチ16の＃ｊと17の＃ｋを同一パス・グループに指定す
る（ステップ109）。
か、限定しない経路で再試行すべきものかを判断し（ス
テップ104）、経路を限定すべきときには、エラー発生
回数が閾値を越えたか否かも判断する（ステップ10
5）。限定しない経路で再試行する場合には、ベクトルe
1i＝“1",e2i＝“1"を設定してディスク制御装置11,12
のいずれも経由できるようにし（ステップ107）、ベク
トルr1j＝“1",r2k＝“1"を設定して、チャネル・スイ
ッチ16の＃ｊと17の＃ｋを同一パス・グループに指定す
る（ステップ109）。
次に、ベクトルP2＝“1"として、他方のディスク制御装
置12への通知を行うために設定する（ステップ110）。
そして、制御用メモリ18への書込みを行う（ステップ11
1,112）。
置12への通知を行うために設定する（ステップ110）。
そして、制御用メモリ18への書込みを行う（ステップ11
1,112）。
一方、エラー回数が閾値を越えない場合には、ベクトル
e1i＝“1",e2i＝“0"を設定して、そのままの経路で再
試行するため、ディスク制御装置11のみを経由させる
（ステップ108）。また、エラー回数が閾値を越えた場
合には、経路を限定するため、ベクトルe1i＝“0",e2i
＝“1"を設定し、ディスク制御装置12のみを経由させる
（ステップ106）。経路限定する場合には、ステップ10
9,110,111,112の処理を行う。
e1i＝“1",e2i＝“0"を設定して、そのままの経路で再
試行するため、ディスク制御装置11のみを経由させる
（ステップ108）。また、エラー回数が閾値を越えた場
合には、経路を限定するため、ベクトルe1i＝“0",e2i
＝“1"を設定し、ディスク制御装置12のみを経由させる
（ステップ106）。経路限定する場合には、ステップ10
9,110,111,112の処理を行う。
第２図において、ディスク制御装置11は、コマンド再試
行要求のステータスをチャネルに報告して、チャネルを
切離し（ステップ121,122）、ベクトルe1i＝“1"に設定
されているかを調べ、設定されていなければ、制御装置
11を経由しないので、制御用メモリ18とディスク駆動装
置15の＃ｉを切離す（ステップ123,131,132）。また、e
1i＝“1"が設定されていれば、エラー回復の予備動作を
ディスク駆動装置15の＃ｉに指示する（ステップ123,12
4）。次に、ベクトルe2i＝“1"が設定されているか否か
を調べ、設定されていれば、制御用メモリ18とディスク
駆動装置15の＃ｉを切離す（ステップ125,131,132）。
行要求のステータスをチャネルに報告して、チャネルを
切離し（ステップ121,122）、ベクトルe1i＝“1"に設定
されているかを調べ、設定されていなければ、制御装置
11を経由しないので、制御用メモリ18とディスク駆動装
置15の＃ｉを切離す（ステップ123,131,132）。また、e
1i＝“1"が設定されていれば、エラー回復の予備動作を
ディスク駆動装置15の＃ｉに指示する（ステップ123,12
4）。次に、ベクトルe2i＝“1"が設定されているか否か
を調べ、設定されていれば、制御用メモリ18とディスク
駆動装置15の＃ｉを切離す（ステップ125,131,132）。
一方、e1i＝“1",e2i＝“0"の場合には、予備動作の完
了を待って、チャネル・スイッチ16の＃ｉに対する再結
合要求を行い、チャネルの再結合を行う（ステップ125
〜128）。チャネルの再結合が完了したならば、再試行
コマンド要求のステータス報告を行い、再試行コマンド
を実行する（ステップ129,130）。
了を待って、チャネル・スイッチ16の＃ｉに対する再結
合要求を行い、チャネルの再結合を行う（ステップ125
〜128）。チャネルの再結合が完了したならば、再試行
コマンド要求のステータス報告を行い、再試行コマンド
を実行する（ステップ129,130）。
一方、ディスク制御装置12の動作は、次のとおりであ
る。アイドリング中の制御装置12は、制御用メモリ18か
ら割込みを受けて、このメモリ18を選択し、e1,e2,r1,r
2,Pの各ベクトルを読出す（ステップ141,142,143,14,14
5）。読出したベクトル中でe2i＝“0",e1i＝“1"のいず
れか一方、または両方が設定されているときには、制御
用メモリ18を切離す（ステップ146,147,160）。逆に、e
2i＝“1"でかつe1i＝“0"のとき、ディスク駆動装置15
の＃ｉを選択し、エラー回復の予備動作を指示する（ス
テップ146〜149）。予備動作が完了したならば、r2によ
りチャネル・スイッチ17の＃ｋに対する再結合要求を行
う（ステップ150,151）。チャネルが再結合されたなら
ば、再試行コマンド要求のステータス報告を行い、再試
行コマンドを実行する（ステップ152〜154）。
る。アイドリング中の制御装置12は、制御用メモリ18か
ら割込みを受けて、このメモリ18を選択し、e1,e2,r1,r
2,Pの各ベクトルを読出す（ステップ141,142,143,14,14
5）。読出したベクトル中でe2i＝“0",e1i＝“1"のいず
れか一方、または両方が設定されているときには、制御
用メモリ18を切離す（ステップ146,147,160）。逆に、e
2i＝“1"でかつe1i＝“0"のとき、ディスク駆動装置15
の＃ｉを選択し、エラー回復の予備動作を指示する（ス
テップ146〜149）。予備動作が完了したならば、r2によ
りチャネル・スイッチ17の＃ｋに対する再結合要求を行
う（ステップ150,151）。チャネルが再結合されたなら
ば、再試行コマンド要求のステータス報告を行い、再試
行コマンドを実行する（ステップ152〜154）。
第３図は、第２図における制御用メモリ18とディスク駆
動装置15（＃ｉ）の切離し後の動作を示している。
動装置15（＃ｉ）の切離し後の動作を示している。
先ず、ディスク制御装置11は、e1i＝“0",e2i＝“1"の
いずれかの状態にあるため、メモリ18とディスク駆動装
置15の＃ｉが切離されて、アイドリング状態となる（ス
テップ171）。ディスク駆動装置15の＃ｉから割込みが
あると、これを検出し、e1i＝“1"にあるか否かを調
べ、もしそうでないときは、ディスク制御装置12のみが
経由されるので、通常の割込み処理を行う（ステップ17
2,173,178）。割込みを検出し、e1i＝“1"であるとき、
ディスク制御装置11を経由して再試行することができる
ので、r1によりチャネル・スイッチ16の＃ｉに対する再
結合要求を行うことにより、チャネルの再結合がなされ
た後、再試行コマンドのステータス報告をする（ステッ
プ172〜176）。これによって、再試行コマンドが実行さ
れる（ステップ178）。
いずれかの状態にあるため、メモリ18とディスク駆動装
置15の＃ｉが切離されて、アイドリング状態となる（ス
テップ171）。ディスク駆動装置15の＃ｉから割込みが
あると、これを検出し、e1i＝“1"にあるか否かを調
べ、もしそうでないときは、ディスク制御装置12のみが
経由されるので、通常の割込み処理を行う（ステップ17
2,173,178）。割込みを検出し、e1i＝“1"であるとき、
ディスク制御装置11を経由して再試行することができる
ので、r1によりチャネル・スイッチ16の＃ｉに対する再
結合要求を行うことにより、チャネルの再結合がなされ
た後、再試行コマンドのステータス報告をする（ステッ
プ172〜176）。これによって、再試行コマンドが実行さ
れる（ステップ178）。
次に、ディスク制御装置12においても全く同じ動作（ス
テップ161〜168）を行って、再試行コマンドを実行す
る。
テップ161〜168）を行って、再試行コマンドを実行す
る。
一般に、エラーが発生したときには、、その発生源がデ
ィスク制御装置11,12、ストリング・コントローラ13,1
4、およびディスク駆動装置15のいずれであるか把握可
能であるが、これらは明確でない場合もある。エラー発
生源がディスク駆動装置15の場合には、経路を変更して
もエラー回復の可能性は向上しないが、エラー発生源が
ディスク制御装置11,12またはコントローラ13,14の場合
には、経路を変更すれば１回の再試行で回復するはずで
ある。しかし、本発明においては、経路変更による余分
な処理時間を少なくするため、直ちにアクセスパスを変
更せずに、できるだけ同一経路での再試行を行い、明ら
かに他の経路に限定すべき場合にのみ経路を変更して、
全体における入出力処理時間の短縮を図る。すなわち、
本実施例では、第１図のステップ104で示すように、エ
ラーがディスク駆動装置15で発生したと推測される場合
には、経路を限定せずに何れの経路をも利用できるよう
にし、それ以外の場合、つまりエラーがストリング・コ
ントローラ13,14か、ディスク制御装置11,12で発生した
と推測される場合、およびどこで発生したか明確でない
場合には、経路を限定して再試行する。しかし、経路を
限定する前に、エラーになった経路のエラー発生回数が
閾値を越えている場合には、次に成功する可能性が少な
いので、他の経路に変更して再試行を行う。
ィスク制御装置11,12、ストリング・コントローラ13,1
4、およびディスク駆動装置15のいずれであるか把握可
能であるが、これらは明確でない場合もある。エラー発
生源がディスク駆動装置15の場合には、経路を変更して
もエラー回復の可能性は向上しないが、エラー発生源が
ディスク制御装置11,12またはコントローラ13,14の場合
には、経路を変更すれば１回の再試行で回復するはずで
ある。しかし、本発明においては、経路変更による余分
な処理時間を少なくするため、直ちにアクセスパスを変
更せずに、できるだけ同一経路での再試行を行い、明ら
かに他の経路に限定すべき場合にのみ経路を変更して、
全体における入出力処理時間の短縮を図る。すなわち、
本実施例では、第１図のステップ104で示すように、エ
ラーがディスク駆動装置15で発生したと推測される場合
には、経路を限定せずに何れの経路をも利用できるよう
にし、それ以外の場合、つまりエラーがストリング・コ
ントローラ13,14か、ディスク制御装置11,12で発生した
と推測される場合、およびどこで発生したか明確でない
場合には、経路を限定して再試行する。しかし、経路を
限定する前に、エラーになった経路のエラー発生回数が
閾値を越えている場合には、次に成功する可能性が少な
いので、他の経路に変更して再試行を行う。
この経路変更を行う場合、OS上の起動経路の変更によっ
て行う方法と、コマンド再試行での経路変更によって行
う方法とがあるが、前者では、OSに対する入出力割込み
があり、後者では、これがないので、後者のコマンド再
試行による方が有利である。なお、本発明は、一般の入
出力システムに適用することができる。
て行う方法と、コマンド再試行での経路変更によって行
う方法とがあるが、前者では、OSに対する入出力割込み
があり、後者では、これがないので、後者のコマンド再
試行による方が有利である。なお、本発明は、一般の入
出力システムに適用することができる。
以上説明したように、本発明によれば、あるアクセスパ
スでエラーが検出された場合に、経路変更による余分な
処理時間を少なくするため、直ちにアクセスパスを変更
せずに、できるだけ同一の経路での再試行を行い、明ら
かに他の経路に限定すべき場合にのみ経路を変更して再
試行を行うので、全体における入出力処理時間の短縮を
図ることが可能になる。
スでエラーが検出された場合に、経路変更による余分な
処理時間を少なくするため、直ちにアクセスパスを変更
せずに、できるだけ同一の経路での再試行を行い、明ら
かに他の経路に限定すべき場合にのみ経路を変更して再
試行を行うので、全体における入出力処理時間の短縮を
図ることが可能になる。
第１図、第２図、第３図は、本発明の一実施例を示す割
込み制御の動作フローチャート、第４図は複数のアクセ
ス経路を有する外部記憶サブシステムの構成図である。 11,12:ディスク制御装置（DKC）、13,14;ストリング・
コントローラ（CTLR）、15:ディスク駆動装置（DEV）、
16,17:チャネル・スイッチ（CHSW）、18:制御用メモリ
（ARRAY）。
込み制御の動作フローチャート、第４図は複数のアクセ
ス経路を有する外部記憶サブシステムの構成図である。 11,12:ディスク制御装置（DKC）、13,14;ストリング・
コントローラ（CTLR）、15:ディスク駆動装置（DEV）、
16,17:チャネル・スイッチ（CHSW）、18:制御用メモリ
（ARRAY）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉野 昭 神奈川県小田原市国府津2880番地 株式会 社日立製作所小田原工場内 (56)参考文献 特開 昭55−43655（ＪＰ，Ａ) 特開 昭57−98025（ＪＰ，Ａ) 特開 昭57−212516（ＪＰ，Ａ) 特開 昭54−42118（ＪＰ，Ａ)
Claims (1)
- 【請求項１】少なくとも一台の中央処理装置と、該中央
処理装置に接続された複数のチャネルと、複数の入出力
制御装置と、少なくとも一台の入出力装置と、前記複数
のチャネルおよび複数の入出力制御装置を経由して前記
中央処理装置と入出力装置間で情報の転送を行うための
複数のアクセスパスを有するデータ処理システムにおい
て、 前記アクセスパスの一つを利用して前記中央処理装置と
前記入出力装置が接続された後、当該アクセスパスにエ
ラーが発生した場合、前記入出力制御装置は、アクセス
パスの再接続に当って使用するアクセスパスを限定すべ
きか否かを判定し、限定しない場合には利用できる全て
のアクセスパスを選択対象とし、限定すべき場合には当
該アクセスパスにおけるエラーの発生回数が所定値を越
えたか否かを判定し、所定値を越えていない場合には当
該アクセスパスを選択し、所定値を越えている場合は当
該アクセスパスを除く他の利用可能なアクセスパスの中
から使用すべきアクセスパスを選択し、前記中央処理装
置と前記入出力装置を再接続し、コマンド再試行により
エラー回復を行うことを特徴とする入出力動作における
エラー回復方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205317A JPH0680492B2 (ja) | 1984-09-29 | 1984-09-29 | エラー回復方法 |
| US07/314,245 US5119488A (en) | 1984-09-29 | 1989-02-21 | Input/output system implementing several access paths for rerouting data in the event one path fails |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205317A JPH0680492B2 (ja) | 1984-09-29 | 1984-09-29 | エラー回復方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4120261A Division JPH05143484A (ja) | 1992-05-13 | 1992-05-13 | 割込み制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184741A JPS6184741A (ja) | 1986-04-30 |
| JPH0680492B2 true JPH0680492B2 (ja) | 1994-10-12 |
Family
ID=16504944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59205317A Expired - Lifetime JPH0680492B2 (ja) | 1984-09-29 | 1984-09-29 | エラー回復方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5119488A (ja) |
| JP (1) | JPH0680492B2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398041A (ja) * | 1986-10-14 | 1988-04-28 | Nec Corp | 周辺装置の入出力再試行制御方式 |
| US5303351A (en) * | 1988-12-30 | 1994-04-12 | International Business Machines Corporation | Error recovery in a multiple 170 channel computer system |
| JPH03164837A (ja) * | 1989-11-22 | 1991-07-16 | Hitachi Ltd | 通信制御処理装置の切替方法 |
| AU650242B2 (en) * | 1989-11-28 | 1994-06-16 | International Business Machines Corporation | Methods and apparatus for dynamically managing input/output (I/O) connectivity |
| JP2864741B2 (ja) * | 1990-12-19 | 1999-03-08 | 株式会社日立製作所 | データインテグリティを保証する通信システム |
| US5394542A (en) * | 1992-03-30 | 1995-02-28 | International Business Machines Corporation | Clearing data objects used to maintain state information for shared data at a local complex when at least one message path to the local complex cannot be recovered |
| US5331673A (en) * | 1992-03-30 | 1994-07-19 | International Business Machines Corporation | Integrity of data objects used to maintain state information for shared data at a local complex |
| JPH05143484A (ja) * | 1992-05-13 | 1993-06-11 | Hitachi Ltd | 割込み制御方法 |
| CA2107755C (en) * | 1992-11-16 | 1998-07-07 | Paul Elliott Janssen | Telecommunication system with improved reconfiguration flexibility |
| US5437022A (en) * | 1992-12-17 | 1995-07-25 | International Business Machines Corporation | Storage controller having additional cache memory and a means for recovering from failure and reconfiguring a control unit thereof in response thereto |
| US5771367A (en) * | 1992-12-17 | 1998-06-23 | International Business Machines Corporation | Storage controller and method for improved failure recovery using cross-coupled cache memories and nonvolatile stores |
| CA2154509A1 (en) * | 1994-10-03 | 1996-04-04 | Paul Peixoto Carreiro | Method and apparatus for automatic frame transmission on a channel to controller interface in a data processing system |
| US5671441A (en) * | 1994-11-29 | 1997-09-23 | International Business Machines Corporation | Method and apparatus for automatic generation of I/O configuration descriptions |
| US5729763A (en) * | 1995-08-15 | 1998-03-17 | Emc Corporation | Data storage system |
| US5793983A (en) * | 1996-01-22 | 1998-08-11 | International Business Machines Corp. | Input/output channel interface which automatically deallocates failed subchannel and re-segments data block for transmitting over a reassigned subchannel |
| US5828847A (en) * | 1996-04-19 | 1998-10-27 | Storage Technology Corporation | Dynamic server switching for maximum server availability and load balancing |
| US5935215A (en) * | 1997-03-21 | 1999-08-10 | International Business Machines Corporation | Methods and systems for actively updating routing in TCP/IP connections using TCP/IP messages |
| US6145028A (en) * | 1997-12-11 | 2000-11-07 | Ncr Corporation | Enhanced multi-pathing to an array of storage devices |
| US6065061A (en) * | 1997-12-16 | 2000-05-16 | Lucent Technologies Inc. | Internet protocol based network architecture for cable television access with switched fallback |
| JP3726484B2 (ja) * | 1998-04-10 | 2005-12-14 | 株式会社日立製作所 | 記憶サブシステム |
| US7013305B2 (en) | 2001-10-01 | 2006-03-14 | International Business Machines Corporation | Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange |
| US6615375B1 (en) | 2000-02-03 | 2003-09-02 | International Business Machines Corporation | Method and apparatus for tolerating unrecoverable errors in a multi-processor data processing system |
| JP3992427B2 (ja) * | 2000-08-01 | 2007-10-17 | 株式会社日立製作所 | ファイルシステム |
| US6850997B1 (en) | 2000-09-27 | 2005-02-01 | International Business Machines Corporation | System, method, and program for determining the availability of paths to a device |
| US6748557B1 (en) | 2000-09-27 | 2004-06-08 | International Buisness Machines Corporation | System, method, and program for determining the availability of interfaces to a control unit |
| US6745347B1 (en) | 2000-09-27 | 2004-06-01 | International Business Machines Corporation | System, method and program for determining the availability of interfaces to a device from information provided by the device |
| US20040123027A1 (en) * | 2002-10-03 | 2004-06-24 | Workman Michael Lee | Systems and methods of multiple access paths to single ported storage devices |
| US20040068591A1 (en) * | 2002-10-03 | 2004-04-08 | Workman Michael Lee | Systems and methods of multiple access paths to single ported storage devices |
| JP2005182683A (ja) * | 2003-12-24 | 2005-07-07 | Hitachi Ltd | データ転送方法及びシステム並びにプログラム |
| JP4617847B2 (ja) | 2004-11-04 | 2011-01-26 | 株式会社日立製作所 | 情報処理システム及びアクセス方法 |
| US7406617B1 (en) * | 2004-11-22 | 2008-07-29 | Unisys Corporation | Universal multi-path driver for storage systems including an external boot device with failover and failback capabilities |
| JP2007088954A (ja) * | 2005-09-22 | 2007-04-05 | Brother Ind Ltd | 通信応用装置及びプログラム |
| US7761657B2 (en) * | 2006-07-10 | 2010-07-20 | Hitachi, Ltd. | Storage control system, control method for storage control system, port selector, and controller |
| EP2077502A4 (en) * | 2006-10-27 | 2012-05-09 | Fujitsu Ltd | APPARATUS FOR PROCESSING ADDRESS LINES ABNORMALITY, METHOD FOR PROCESSING ADDRESS LINES ABNORMALITIES, PROGRAM FOR PROCESSING ADDRESS LINE DEFECTS, INFORMATION PROCESSING APPARATUS AND MEMORY CONTROL UNIT |
| JP2008134775A (ja) * | 2006-11-28 | 2008-06-12 | Hitachi Ltd | 記憶サブシステム及びこれを利用したリモートコピーシステム |
| JP6320646B2 (ja) * | 2015-11-18 | 2018-05-09 | Eizo株式会社 | 出力制御装置、システムおよびプログラム |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3564502A (en) * | 1968-01-15 | 1971-02-16 | Ibm | Channel position signaling method and means |
| US3688274A (en) * | 1970-12-23 | 1972-08-29 | Ibm | Command retry control by peripheral devices |
| JPS5442118A (en) * | 1977-09-09 | 1979-04-03 | Fujitsu Ltd | Magnetic disc controller |
| US4207609A (en) * | 1978-05-08 | 1980-06-10 | International Business Machines Corporation | Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system |
| JPS5543655A (en) * | 1978-09-25 | 1980-03-27 | Hitachi Ltd | Input/output control system |
| US4471457A (en) * | 1980-08-21 | 1984-09-11 | International Business Machines Corporation | Supervisory control of peripheral subsystems |
| JPS5798025A (en) * | 1980-12-10 | 1982-06-18 | Fujitsu Ltd | Channel controller |
| US4396984A (en) * | 1981-03-06 | 1983-08-02 | International Business Machines Corporation | Peripheral systems employing multipathing, path and access grouping |
| JPS57212516A (en) * | 1981-06-25 | 1982-12-27 | Fujitsu Ltd | Retry controlling method of data transfer between devices |
| US4455605A (en) * | 1981-07-23 | 1984-06-19 | International Business Machines Corporation | Method for establishing variable path group associations and affiliations between "non-static" MP systems and shared devices |
| US4533996A (en) * | 1982-02-23 | 1985-08-06 | International Business Machines Corporation | Peripheral systems accommodation of guest operating systems |
| JPS5841407A (ja) * | 1981-09-07 | 1983-03-10 | Nec Corp | 磁気デイスク装置 |
| US4490785A (en) * | 1982-05-07 | 1984-12-25 | Digital Equipment Corporation | Dual path bus structure for computer interconnection |
| JPS593607A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | チヤネルのエラ−処理方式 |
| US4706190A (en) * | 1983-09-22 | 1987-11-10 | Digital Equipment Corporation | Retry mechanism for releasing control of a communications path in digital computer system |
| US4633467A (en) * | 1984-07-26 | 1986-12-30 | At&T Bell Laboratories | Computer system fault recovery based on historical analysis |
| US4697232A (en) * | 1984-11-30 | 1987-09-29 | Storage Technology Corporation | I/O device reconnection in a multiple-CPU, dynamic path allocation environment |
-
1984
- 1984-09-29 JP JP59205317A patent/JPH0680492B2/ja not_active Expired - Lifetime
-
1989
- 1989-02-21 US US07/314,245 patent/US5119488A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6184741A (ja) | 1986-04-30 |
| US5119488A (en) | 1992-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0680492B2 (ja) | エラー回復方法 | |
| US4014005A (en) | Configuration and control unit for a heterogeneous multi-system | |
| US6425049B1 (en) | Disk array system and method of changing the configuration of the disk array system | |
| US6915381B2 (en) | System and method for transferring data from a secondary storage controller to a storage media after failure of a primary storage controller | |
| EP0379829B1 (en) | Method of providing non-disruptive recovery in a communication system | |
| JP2905373B2 (ja) | ディスク制御装置及びその制御方法 | |
| JPH0619743B2 (ja) | コンピユータ・ネツトワークにおける適用業務セッションの保存方法、制御方法及び保存装置 | |
| JP2000222339A (ja) | ディスクサブシステム | |
| JP3284963B2 (ja) | ディスクアレイの制御装置及び制御方法 | |
| US7069403B2 (en) | Method and apparatus for data duplexing in storage unit system | |
| US5452421A (en) | System for using register sets and state machines sets to communicate between storage controller and devices by using failure condition activity defined in a request | |
| JP2007334764A (ja) | Ｎａｓシステムおよびｎａｓシステムの情報処理方法 | |
| EP0405861B1 (en) | Transferring data in a digital data processing system | |
| US6988176B2 (en) | Method and apparatus for data duplexing in storage unit system | |
| JPH05143484A (ja) | 割込み制御方法 | |
| JP2000347812A (ja) | 情報処理装置およびディスクアレイ装置 | |
| JP2562834B2 (ja) | 二重化制御方法 | |
| JP4559174B2 (ja) | 冗長組切替処理順序制御方法及びシステム | |
| JPS6061850A (ja) | コンピユ−タシステム | |
| JP2001356881A (ja) | 多重化記憶制御装置 | |
| JP3411309B2 (ja) | マルチキャスト通信システム | |
| JPS59146362A (ja) | インタフエ−ス切換え制御方式 | |
| JPH04235656A (ja) | チャネル装置制御方式 | |
| JPS638500B2 (ja) | ||
| JPS60197041A (ja) | 回線切替制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |