JPS6398041A - 周辺装置の入出力再試行制御方式 - Google Patents
周辺装置の入出力再試行制御方式Info
- Publication number
- JPS6398041A JPS6398041A JP61243628A JP24362886A JPS6398041A JP S6398041 A JPS6398041 A JP S6398041A JP 61243628 A JP61243628 A JP 61243628A JP 24362886 A JP24362886 A JP 24362886A JP S6398041 A JPS6398041 A JP S6398041A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- retry
- path
- retrial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 40
- 238000000034 method Methods 0.000 claims description 15
- 230000002159 abnormal effect Effects 0.000 claims description 8
- 239000002699 waste material Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 101001025416 Homo sapiens Homologous-pairing protein 2 homolog Proteins 0.000 description 1
- 102100037898 Homologous-pairing protein 2 homolog Human genes 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は周辺装置の入出力再試行制御方式に関し、特に
複数の入出力パスを有する周辺装置の入出力障害時に代
替パスにより入出力再試行を行う周辺装置の入出力再試
行制御方式に関する。
複数の入出力パスを有する周辺装置の入出力障害時に代
替パスにより入出力再試行を行う周辺装置の入出力再試
行制御方式に関する。
従来、この種の周辺装置の入出力再試行制御方式では、
入出力障害が発生した場合に障害が発生した入出力パス
での既定回数の入出力再試行が行われ、これらの入出力
再試行に全て失敗したときに始めて代替パスで入出力再
試行を行うようになっていた。
入出力障害が発生した場合に障害が発生した入出力パス
での既定回数の入出力再試行が行われ、これらの入出力
再試行に全て失敗したときに始めて代替パスで入出力再
試行を行うようになっていた。
上述した従来の周辺装置の入出力再試行制御方式では、
入出力障害が発生した入出力パスで既定回数の入出力再
試行が失敗した場合に始めて代替パスでの入出力再試行
を行うようにしているので、代替パスでの入出力再試行
により入出力再試行の成功の確率の高い入出力障害の場
合には入出力障害が発生した入出力パスでの入出力再試
行が無駄になるという欠点がある。
入出力障害が発生した入出力パスで既定回数の入出力再
試行が失敗した場合に始めて代替パスでの入出力再試行
を行うようにしているので、代替パスでの入出力再試行
により入出力再試行の成功の確率の高い入出力障害の場
合には入出力障害が発生した入出力パスでの入出力再試
行が無駄になるという欠点がある。
本発明の目的は、上述の点に鑑み、入出力障害時に入出
力再試行の成功の確率の高い入出力パスで入出力再試行
を行うことにより、入出力再試行の無駄を排除するよう
にした周辺装置の入出力再試行制御方式を提供すること
にある。
力再試行の成功の確率の高い入出力パスで入出力再試行
を行うことにより、入出力再試行の無駄を排除するよう
にした周辺装置の入出力再試行制御方式を提供すること
にある。
本発明の周辺装置の入出力再試・行制御方式は、複数の
入出力パスを有する周辺装置の入出力再試行制御方式に
おいて、入出力動作の結果が正常か異常かを判断して入
出力再試行を行うか否かを判定する入出力結果判定手段
と、この入出力結果判定手段により入出力結果が異常で
あると判定されたときに入出力再試行を行う入出力パス
として入出力再試行の成功の確率の高い入出力パスを決
定する入出力再試行パス決定手段と、この入出力再試行
パス決定手段により決定された入出力パスを経由して入
出力再試行を行う入出力再試行手段とを有する。
入出力パスを有する周辺装置の入出力再試行制御方式に
おいて、入出力動作の結果が正常か異常かを判断して入
出力再試行を行うか否かを判定する入出力結果判定手段
と、この入出力結果判定手段により入出力結果が異常で
あると判定されたときに入出力再試行を行う入出力パス
として入出力再試行の成功の確率の高い入出力パスを決
定する入出力再試行パス決定手段と、この入出力再試行
パス決定手段により決定された入出力パスを経由して入
出力再試行を行う入出力再試行手段とを有する。
本発明の周辺装置の入出力再試行制御方式では、入出力
結果判定手段が入出力動作の結果が正常か異常かを判断
して入出力再試行を行うか否かを判定し、入出力再試行
パス決定手段が入出力結果判定手段により入出力結果が
異常であると判定されたときに入出力再試行を行う入出
力パスとして入出力再試行の成功の確率の高い入出力パ
スを決定し、入出力再試行手段が入出力再試行パス決定
手段により決定された人出力バスを経由して入出力再試
行を行う。
結果判定手段が入出力動作の結果が正常か異常かを判断
して入出力再試行を行うか否かを判定し、入出力再試行
パス決定手段が入出力結果判定手段により入出力結果が
異常であると判定されたときに入出力再試行を行う入出
力パスとして入出力再試行の成功の確率の高い入出力パ
スを決定し、入出力再試行手段が入出力再試行パス決定
手段により決定された人出力バスを経由して入出力再試
行を行う。
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明の一実施例を示す構成図である０本実
施例の周辺装置の入出力再試行制御方式は、入出力動作
の結果が正常か異常かを判断して入出力再試行を行うか
否かを判定する入出力結果判定手段ｌと、入出力結果判
定手段１により入出力結果が異常であると判定されたと
きに入出力再試行を行う入出力パスとして入出力パス表
４を参照して入出力再試行の成功の確率の高い入出力パ
スを決定する入出力再試行パス決定手段２と、入出力再
試行パス決定手段２により決定された入出力パスを経由
して入出力再試行を行う入出力再試行手段３と、入出力
再試行パス決定手段２が入出力再試行する入出力パスを
決定するのに際して参照する入出力パス表４と、複数の
入出力パスを有する周辺装置５とから構成されている。
施例の周辺装置の入出力再試行制御方式は、入出力動作
の結果が正常か異常かを判断して入出力再試行を行うか
否かを判定する入出力結果判定手段ｌと、入出力結果判
定手段１により入出力結果が異常であると判定されたと
きに入出力再試行を行う入出力パスとして入出力パス表
４を参照して入出力再試行の成功の確率の高い入出力パ
スを決定する入出力再試行パス決定手段２と、入出力再
試行パス決定手段２により決定された入出力パスを経由
して入出力再試行を行う入出力再試行手段３と、入出力
再試行パス決定手段２が入出力再試行する入出力パスを
決定するのに際して参照する入出力パス表４と、複数の
入出力パスを有する周辺装置５とから構成されている。
第２図を参照すると、本実施例の周辺装置の入出力再試
行制御方式が適用される計算機システムの一例は、中央
処理装置（ＣＰＵＩ）１１と、２台の入出力制御装置（
ＩＯＰＩおよびｌ０Ｐ２）１２および１３と、２台の周
辺制御装置（ＰＣＵＩおよびＰＣＵ２）１４および１５
と、周辺装置（ＤＥＶＩ） ５とから構成されている。
行制御方式が適用される計算機システムの一例は、中央
処理装置（ＣＰＵＩ）１１と、２台の入出力制御装置（
ＩＯＰＩおよびｌ０Ｐ２）１２および１３と、２台の周
辺制御装置（ＰＣＵＩおよびＰＣＵ２）１４および１５
と、周辺装置（ＤＥＶＩ） ５とから構成されている。
第３図を参照すると、第２図中に示した周辺装置５は、
中央処理装置ｆ（ＣＰＵＩ）１１から見て、入出力制御
装置（ＩＯＰＩ）１２および周辺制御装置１ｉ！ｆ（Ｐ
ＣＵＩ）１４を介する入出力パス＃１と、入出力側ｍ装
置（ＩＯＰ２）１３および周辺制御装置（ＰＣＵＩ）１
４を介する入出力パス＃２と、入出力制御装置（ＩＯＰ
Ｉ）１２および周辺制御装置（ＰＣＵ２）１５を介する
入出力パス＃３と、入出力制御装置（１０Ｐ２）１３お
よび周辺制御装置（ＰＣＵ２）１５を介する入出力パス
＃４との４つの入出力パスを有する。
中央処理装置ｆ（ＣＰＵＩ）１１から見て、入出力制御
装置（ＩＯＰＩ）１２および周辺制御装置１ｉ！ｆ（Ｐ
ＣＵＩ）１４を介する入出力パス＃１と、入出力側ｍ装
置（ＩＯＰ２）１３および周辺制御装置（ＰＣＵＩ）１
４を介する入出力パス＃２と、入出力制御装置（ＩＯＰ
Ｉ）１２および周辺制御装置（ＰＣＵ２）１５を介する
入出力パス＃３と、入出力制御装置（１０Ｐ２）１３お
よび周辺制御装置（ＰＣＵ２）１５を介する入出力パス
＃４との４つの入出力パスを有する。
第４図を参照すると、入出力パス表４は、入出力パス＃
１〜＃４を構成する装置を示す入出カバスフイールドと
、各入出カバスフイールドに対応するりトライカウント
フィールドとを含んでいる。
１〜＃４を構成する装置を示す入出カバスフイールドと
、各入出カバスフイールドに対応するりトライカウント
フィールドとを含んでいる。
次に、このように構成された本実施例の周辺装置の入出
力再試行制御方式の動作について説明する。
力再試行制御方式の動作について説明する。
入出力結果判定手段１は、周辺装置５の入出力動作の結
果を判定し、入出力障害により異常終了が発生している
と判断したならば、入出力再試行パス決定手段２に対し
て入出力再試行時に使用する入出力パスを決定するよう
に通知する。
果を判定し、入出力障害により異常終了が発生している
と判断したならば、入出力再試行パス決定手段２に対し
て入出力再試行時に使用する入出力パスを決定するよう
に通知する。
入出力結果判定手段ｌから通知を受けた入出力再試行パ
ス決定手段２は、入出力パス表４を参照し、入出力障害
の発生した入出力パス以外の入出力パスの中から入出力
障害が発生した入出力パスで使用していなかった入出力
制御装置および周辺制御装置から構成される入出力パス
をサーチし、最も条件に合う入出力パスを見つける。
ス決定手段２は、入出力パス表４を参照し、入出力障害
の発生した入出力パス以外の入出力パスの中から入出力
障害が発生した入出力パスで使用していなかった入出力
制御装置および周辺制御装置から構成される入出力パス
をサーチし、最も条件に合う入出力パスを見つける。
例えば、第３図に示す入出力パス構成において入出力パ
ス＃１で入出力動作の異常終了が発生すると、入出力再
試行パス決定手段２は、まず入出力パス表４の入出力パ
ス＃１が記述されている人出カバスフイールドに対応す
るりトライカウントフィールドに１を加える０次に、障
害が発生した入出力パス＃１を構成する入出力再試行！
（１０Ｐｉ）１２と周辺制御装置（ＰＣＵＩ）１４と
を除く入出力制御装置と周辺制御Ｉ装置とで構成され、
かつリトライカウントフィールドの値が最少の入出力パ
スをサーチする。いまの場合、障害が発生した入出力パ
ス＃１を構成する入出力制御装置（■０ＰＩ）１２と周
辺制御装置（ＰＣＵＩ）１４とを除く入出力制御装置と
周辺制？１１装置とで構成される入出力パスは、入出力
制御Ｍ装置Ｈｏｐ２）１３と周辺制？ｉｌ装置（ＰＣＯ
２）１５とで構成される入出力パス＃４だけなので、リ
トライカウントフィールドの値とは関係なく入出力パス
＃４が決定される。
ス＃１で入出力動作の異常終了が発生すると、入出力再
試行パス決定手段２は、まず入出力パス表４の入出力パ
ス＃１が記述されている人出カバスフイールドに対応す
るりトライカウントフィールドに１を加える０次に、障
害が発生した入出力パス＃１を構成する入出力再試行！
（１０Ｐｉ）１２と周辺制御装置（ＰＣＵＩ）１４と
を除く入出力制御装置と周辺制御Ｉ装置とで構成され、
かつリトライカウントフィールドの値が最少の入出力パ
スをサーチする。いまの場合、障害が発生した入出力パ
ス＃１を構成する入出力制御装置（■０ＰＩ）１２と周
辺制御装置（ＰＣＵＩ）１４とを除く入出力制御装置と
周辺制？１１装置とで構成される入出力パスは、入出力
制御Ｍ装置Ｈｏｐ２）１３と周辺制？ｉｌ装置（ＰＣＯ
２）１５とで構成される入出力パス＃４だけなので、リ
トライカウントフィールドの値とは関係なく入出力パス
＃４が決定される。
このようにして入出力再試行を行うべき入出力パス＃４
が決定されると、入出力再試行パス決定手段２は入出力
再試行手段３に対して入出力再試行の実行を要求する。
が決定されると、入出力再試行パス決定手段２は入出力
再試行手段３に対して入出力再試行の実行を要求する。
入出力再試行手段３は、入出力再試行パス決定手段２か
ら指示された入出力パス＃４を経由して入出力再試行を
行う。
ら指示された入出力パス＃４を経由して入出力再試行を
行う。
この入出力再試行手段３による入出力再試行の終了は、
再度入出力結果判定手段１に報告され、正常に終了すれ
ば入出力の要求元に入出力の終了を報告する。
再度入出力結果判定手段１に報告され、正常に終了すれ
ば入出力の要求元に入出力の終了を報告する。
入出力再試行が入出力障害により再び異常終了であれば
、既定回数の入出力再試行以内であれば上述したのと同
様にして繰り返し入出力再試行が行われる。
、既定回数の入出力再試行以内であれば上述したのと同
様にして繰り返し入出力再試行が行われる。
例えば、入出力パス＃４を介する入出力再試行にも失敗
した場合には、入出力再試行パス決定手段２は、入出力
パス表４の入出力パス＃４に対応するりトライカウント
フィールドに１を加算し、入出力パス＃４を構成する入
出力制御装置（Ｔ。
した場合には、入出力再試行パス決定手段２は、入出力
パス表４の入出力パス＃４に対応するりトライカウント
フィールドに１を加算し、入出力パス＃４を構成する入
出力制御装置（Ｔ。
Ｐ２）１３と周辺制御装置（ＰＣＯ２）１５とを除く入
出力制御装置と周辺制御装置とで構成されがっリトライ
カウントフィールドの値が最少の入出力パスをサーチす
る。しかし、該当する入出力パスは見つからないので、
引き続いて入出力パス＃４を構成する入出力制御装置（
ＩＯＰ２）１３と周辺制御装置（ＰＣＯ２）１５との内
のいずれか一方、例えば周辺制御装置（ＰＣＯ２）１５
が異なる入出力パスでかつ入出力障害が発生した入出力
パス＃１および＃４を除くリトライカウントフィールド
の値が最少の入出力パスをサーチする。これにより、入
出力パス＃２が決定される。
出力制御装置と周辺制御装置とで構成されがっリトライ
カウントフィールドの値が最少の入出力パスをサーチす
る。しかし、該当する入出力パスは見つからないので、
引き続いて入出力パス＃４を構成する入出力制御装置（
ＩＯＰ２）１３と周辺制御装置（ＰＣＯ２）１５との内
のいずれか一方、例えば周辺制御装置（ＰＣＯ２）１５
が異なる入出力パスでかつ入出力障害が発生した入出力
パス＃１および＃４を除くリトライカウントフィールド
の値が最少の入出力パスをサーチする。これにより、入
出力パス＃２が決定される。
このように、入出力障害発生のたびに既定回数の入出力
再試行以内であれば、入出力再試行パス決定手段２によ
り入出力パス表４を参照して入出力再試行の成功の確率
の高い入出力パスが入出力再試行を行う入出力パスとし
て決定される。
再試行以内であれば、入出力再試行パス決定手段２によ
り入出力パス表４を参照して入出力再試行の成功の確率
の高い入出力パスが入出力再試行を行う入出力パスとし
て決定される。
以上説明したように本発明は、複数の入出力パスを有す
る周辺装置の入出力障害の発生に伴う入出力再試行にお
いて入出力再試行の成功の確率の高い入出力パスから入
出力再試行を行うことにより、入出力再試行を効率よ（
行って入出力再試行回数を最小限に抑えることができる
効果がある。
る周辺装置の入出力障害の発生に伴う入出力再試行にお
いて入出力再試行の成功の確率の高い入出力パスから入
出力再試行を行うことにより、入出力再試行を効率よ（
行って入出力再試行回数を最小限に抑えることができる
効果がある。
第１図は本発明の一実施例を示す構成図、第２図は本実
施例の周辺装置の入出力再試行制御方式が適用される計
算機システムの一例を示す構成図、 第３図は第２図に示した計算機システムにおける入出力
パス構成を示す模式図、 第４図は第３図に示した入出力パス構成を表す第１図中
に示した入出力バス表の一例を示す図である。 図において、 １・・・入出力結果判定手段、 ２・・・入出力再試行パス決定手段、 ３・・・入出力再試行手段、 ４・・・入出力バス表、 ５・・・周辺装置、 １１・・・中央処理装置、 １２、１３・入出力制御装置、 １４、１５・周辺制御装置である。
施例の周辺装置の入出力再試行制御方式が適用される計
算機システムの一例を示す構成図、 第３図は第２図に示した計算機システムにおける入出力
パス構成を示す模式図、 第４図は第３図に示した入出力パス構成を表す第１図中
に示した入出力バス表の一例を示す図である。 図において、 １・・・入出力結果判定手段、 ２・・・入出力再試行パス決定手段、 ３・・・入出力再試行手段、 ４・・・入出力バス表、 ５・・・周辺装置、 １１・・・中央処理装置、 １２、１３・入出力制御装置、 １４、１５・周辺制御装置である。
Claims (1)
- 【特許請求の範囲】 複数の入出力パスを有する周辺装置の入出力再試行制御
方式において、 入出力動作の結果が正常か異常かを判断して入出力再試
行を行うか否かを判定する入出力結果判定手段と、 この入出力結果判定手段により入出力結果が異常である
と判定されたときに入出力再試行を行う入出力パスとし
て入出力再試行の成功の確率の高い入出力パスを決定す
る入出力再試行パス決定手段と、 この入出力再試行パス決定手段により決定された入出力
パスを経由して入出力再試行を行う入出力再試行手段と
、 を有することを特徴とする周辺装置の入出力再試行制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61243628A JPS6398041A (ja) | 1986-10-14 | 1986-10-14 | 周辺装置の入出力再試行制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61243628A JPS6398041A (ja) | 1986-10-14 | 1986-10-14 | 周辺装置の入出力再試行制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6398041A true JPS6398041A (ja) | 1988-04-28 |
Family
ID=17106651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61243628A Pending JPS6398041A (ja) | 1986-10-14 | 1986-10-14 | 周辺装置の入出力再試行制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6398041A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03266155A (ja) * | 1990-03-16 | 1991-11-27 | Nec Corp | 周辺装置の試験装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6015729A (ja) * | 1983-07-06 | 1985-01-26 | Fujitsu Ltd | 入出力制御方式 |
| JPS6184741A (ja) * | 1984-09-29 | 1986-04-30 | Hitachi Ltd | 割込制御方式 |
-
1986
- 1986-10-14 JP JP61243628A patent/JPS6398041A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6015729A (ja) * | 1983-07-06 | 1985-01-26 | Fujitsu Ltd | 入出力制御方式 |
| JPS6184741A (ja) * | 1984-09-29 | 1986-04-30 | Hitachi Ltd | 割込制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03266155A (ja) * | 1990-03-16 | 1991-11-27 | Nec Corp | 周辺装置の試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1267226A (en) | Fault recovery in a distributed processing system | |
| US5640603A (en) | Logical path scheduler for disconnecting currently connected paths to enable logical paths awaiting connection to connect based on path control tables thereof | |
| US8443232B1 (en) | Automatic clusterwide fail-back | |
| EP1550036B1 (en) | Method of solving a split-brain condition in a cluster computer system | |
| JPS61502223A (ja) | 再構成可能なデュアル・プロセッサ・システム | |
| JPH0529171B2 (ja) | ||
| US5673384A (en) | Dual disk lock arbitration between equal sized partition of a cluster | |
| JPS6398041A (ja) | 周辺装置の入出力再試行制御方式 | |
| US11544162B2 (en) | Computer cluster using expiring recovery rules | |
| JPH06222943A (ja) | 情報処理連続運転方法 | |
| JPH05224964A (ja) | バス異常通知方式 | |
| JP2744113B2 (ja) | 計算機システム | |
| JPH113293A (ja) | 計算機システム | |
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JPS6113627B2 (ja) | ||
| JPH10275090A (ja) | 基本処理装置の二重化方式 | |
| EP0522759B1 (en) | Circuit for reliable switching over of signal processing circuits | |
| JP2830592B2 (ja) | 情報処理システムにおける外部記憶装置の経路障害処理方式 | |
| JPH0628407A (ja) | データベースシステム | |
| JPH05165798A (ja) | ２系列システムの系管理方式 | |
| JPH0821012B2 (ja) | ダイレクトメモリアクセスの系切替装置 | |
| JPS6148056A (ja) | デ−タ転送装置 | |
| JPS5987527A (ja) | 初期プログラムロ−ド方式 | |
| JPS6339065A (ja) | デ−タ転送装置 | |
| JPS62219050A (ja) | 二重化端末制御装置の構成変更方法 |