JPS6184741A - 割込制御方式 - Google Patents
割込制御方式Info
- Publication number
- JPS6184741A JPS6184741A JP59205317A JP20531784A JPS6184741A JP S6184741 A JPS6184741 A JP S6184741A JP 59205317 A JP59205317 A JP 59205317A JP 20531784 A JP20531784 A JP 20531784A JP S6184741 A JPS6184741 A JP S6184741A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- disk
- controller
- channel switch
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
- G06F11/201—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2089—Redundant storage control functionality
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は１割込制御力式に関し、特に複数のアクセス経
路を有する入出力系におけるエラー回復のための割込制
御方式に関するものである。
路を有する入出力系におけるエラー回復のための割込制
御方式に関するものである。
従来、複数の中央処理装置Ｃ以下、ＣＰＵ）が複数個の
共用装置（入出力装置あるいは外部記憶装置）をアクセ
スするシステムにおいて、ＣＰＵか共用装置の１つをア
クセスする場合には、１つの専用経路を介してＣＰＵと
共用装置が接続される。
共用装置（入出力装置あるいは外部記憶装置）をアクセ
スするシステムにおいて、ＣＰＵか共用装置の１つをア
クセスする場合には、１つの専用経路を介してＣＰＵと
共用装置が接続される。
この場合、同−ＣＰＵから別の経路で同一の共用装置に
再接続するには、新たにスター１− Ｉ １０命令を実
行する必要がある。スタートＩ１０命令を実行するには
、命令ごとに相当な処理時間を要する。これを避けるた
め、ネットワークの状態に関するマツプを作成して、こ
れを制御装置に記憶し、制御装置はこのマツプを利用し
て、一連の指令を実行する際に、共用装置をあるチャネ
ルから切断し、その後、別のチャネルにこの共用装置を
接続するシステムが提案された（特公昭５８−３８８１
８号参照）・ 第４図は、上記システムの割込制御方式を用いた入出力
系の構成図である。
再接続するには、新たにスター１− Ｉ １０命令を実
行する必要がある。スタートＩ１０命令を実行するには
、命令ごとに相当な処理時間を要する。これを避けるた
め、ネットワークの状態に関するマツプを作成して、こ
れを制御装置に記憶し、制御装置はこのマツプを利用し
て、一連の指令を実行する際に、共用装置をあるチャネ
ルから切断し、その後、別のチャネルにこの共用装置を
接続するシステムが提案された（特公昭５８−３８８１
８号参照）・ 第４図は、上記システムの割込制御方式を用いた入出力
系の構成図である。
第４図において、１１．１２はディスク制御装置、１６
．１７はチャネル・スイッチ、１３．１４はストリング
・コントローラ、１８は制御用メモリ、１５はディスク
駆動装置（共用装置＃１〜＃Ｎ）である。
．１７はチャネル・スイッチ、１３．１４はストリング
・コントローラ、１８は制御用メモリ、１５はディスク
駆動装置（共用装置＃１〜＃Ｎ）である。
ディスク制御装置１１．１２は、チャネル・スイッチ１
６．１７を介してチャネルと接続され、またストリング
・コントローラ１３．１４にも接続される。ストリング
・コントローラ１３．１４は、それぞれ複数台のディス
ク駆動装置１５と接続される。なお、ストリング・コン
トローラ１３゜■４は、制御用メモリ１８を共有してい
る。
６．１７を介してチャネルと接続され、またストリング
・コントローラ１３．１４にも接続される。ストリング
・コントローラ１３．１４は、それぞれ複数台のディス
ク駆動装置１５と接続される。なお、ストリング・コン
トローラ１３゜■４は、制御用メモリ１８を共有してい
る。
ここで、チャネル・スイッチ１６の３ｊ （ｊ＝１．
２．・・・・・ｍ）およびチャネル・スイッチ１７の＃
ｋ（ｋ＝１．２．−ｎ）が同一のＣＰＵに接続されてい
る場合、この事実を特定のコマンドを用いてディスク制
御装置１１．１２に教示することにより、チャネル・ス
イッチ１６の＃ｊおよびチャネル・スイッチ１７の＃に
は、同一のパス・グループを形成することになる。同一
のパス・グループをなす事実は、ディスク制御装置１１
または１２により制御用メモリ１８に記録され、それ以
後、ディスク制御袋！１１．１２は制御用メモリ１８を
参照することによって、この事実を確認する。
２．・・・・・ｍ）およびチャネル・スイッチ１７の＃
ｋ（ｋ＝１．２．−ｎ）が同一のＣＰＵに接続されてい
る場合、この事実を特定のコマンドを用いてディスク制
御装置１１．１２に教示することにより、チャネル・ス
イッチ１６の＃ｊおよびチャネル・スイッチ１７の＃に
は、同一のパス・グループを形成することになる。同一
のパス・グループをなす事実は、ディスク制御装置１１
または１２により制御用メモリ１８に記録され、それ以
後、ディスク制御袋！１１．１２は制御用メモリ１８を
参照することによって、この事実を確認する。
第４図において、チャネル・スイッチ１６の＃ｊを経由
してディスク駆動装置１５のＲｉ （ｉ＝ １
．２．・・・・、Ｎ）に対し、起動されるコマンド・チ
ェインは１次のように動作する。
してディスク駆動装置１５のＲｉ （ｉ＝ １
．２．・・・・、Ｎ）に対し、起動されるコマンド・チ
ェインは１次のように動作する。
輸）先ず、ディスク制御装置ｌｌは、チャイ・ル・スイ
ッチ１６の＃Ｊを経由して、５ＥＥＫおよびＳＥＴ
ＳＥＣ，ＴＯＲコマンドを受取り、 ストリング・コン
トローラ１３を経由してディスク駆動装置１５のＲｉに
対し、これらの指示を行う。
ッチ１６の＃Ｊを経由して、５ＥＥＫおよびＳＥＴ
ＳＥＣ，ＴＯＲコマンドを受取り、 ストリング・コン
トローラ１３を経由してディスク駆動装置１５のＲｉに
対し、これらの指示を行う。
（ＩＩ）ディスク制御装置１１は、チャネル・スイッチ
１６の＃ｊおよびチャネル・スイッチ１７の＃にで形成
されるパス・グループからディスク駆動装置１５のＲｉ
に対して５ＥＥＫおよび５ＥＴＳＥＣＴＯＲの指示を行
ったことを、制御用メモリ１８に記録する。
１６の＃ｊおよびチャネル・スイッチ１７の＃にで形成
されるパス・グループからディスク駆動装置１５のＲｉ
に対して５ＥＥＫおよび５ＥＴＳＥＣＴＯＲの指示を行
ったことを、制御用メモリ１８に記録する。
（ｉｉｉ ）ディスク制御装置１１は、チャネルとスト
リング・コントローラ１３との連絡を切断する。このう
ち、チャネルとの連絡は、「チャネル・エンド」のみを
含むステータスをチャネルに報告することによって切断
する。また、制御用メモリ１８に対し、この切断を記録
する・ （１ｖ）ストリング・コントローラ１４は、制御用メモ
リ１８の内容が変化したことを、ディスク制御装置Ｉ２
に報告する。
リング・コントローラ１３との連絡を切断する。このう
ち、チャネルとの連絡は、「チャネル・エンド」のみを
含むステータスをチャネルに報告することによって切断
する。また、制御用メモリ１８に対し、この切断を記録
する・ （１ｖ）ストリング・コントローラ１４は、制御用メモ
リ１８の内容が変化したことを、ディスク制御装置Ｉ２
に報告する。
（Ｖ）ディスク制御装置１２は、制御用メモリ１８を読
出すことにより、チャネル・スイツ、チ１６の＃ｊ、お
よびチャネル・スイッチ１７の＃ｋからなるパス・グル
ープより、ディスク駆動装置１５のＲｉに対して、 ５
ＥＥＫおよびＳＥＴ ５ＥＣＴＯＲの指定が行われたこ
とを知る。
出すことにより、チャネル・スイツ、チ１６の＃ｊ、お
よびチャネル・スイッチ１７の＃ｋからなるパス・グル
ープより、ディスク駆動装置１５のＲｉに対して、 ５
ＥＥＫおよびＳＥＴ ５ＥＣＴＯＲの指定が行われたこ
とを知る。
（ｖｌ）一方、ディスク駆動装置１５のＲｉは、上記（
ｉ）の動作により単独で５ＥＥＫおよび５ＥＴＳＥＣＴ
ＯＲを行っているが、これが完了したとき、ストリング
・コントローラ１３．１４の両方に割込みを行って報告
する。
ｉ）の動作により単独で５ＥＥＫおよび５ＥＴＳＥＣＴ
ＯＲを行っているが、これが完了したとき、ストリング
・コントローラ１３．１４の両方に割込みを行って報告
する。
（ｖｉｉ ）ストリング・コントローラ１３．１４は、
それぞれディスク制御装置ｌｌ、１２に上記動作の完了
を割込みにより報告する。
それぞれディスク制御装置ｌｌ、１２に上記動作の完了
を割込みにより報告する。
（Ｖｉ）ディスク制御装置１１は、上記の完了をチャネ
ル・スイッチ１６の＃ｊまたはチャネル・スイッチ１７
の＃ｋに報告すべきことを知ってｌ、）るので、チャネ
ル・スイッチ１６の＃ｊを経路して、チャネルに再接続
の要求を行う。
ル・スイッチ１６の＃ｊまたはチャネル・スイッチ１７
の＃ｋに報告すべきことを知ってｌ、）るので、チャネ
ル・スイッチ１６の＃ｊを経路して、チャネルに再接続
の要求を行う。
（１×）ディスク制御装置１２も、上記の完了をチャネ
ル・スイッチ１６の＃ｊまたはチャネル・スイッチ１７
の＃ｋに報告すへきことを知っているので、チャネル・
スイッチ１７の＃ｋを経由して、チャネルに再接続の要
求を行う。
ル・スイッチ１６の＃ｊまたはチャネル・スイッチ１７
の＃ｋに報告すへきことを知っているので、チャネル・
スイッチ１７の＃ｋを経由して、チャネルに再接続の要
求を行う。
（Ｘ）この場合、チャネル・スイッチ１６の＃ｊとチャ
ネル・スイッチ１７の＃にのうちの一方のみが再接続さ
れる。いま、チャネル・スイッチ１７の＃ｋが再接続さ
れたとすると、チャネル・スイッチ１７の＃に、ディス
ク制御装置１２．ストリング・コントローラ１４を経由
してディスク駆動袋＠１５のＲｉに至る経路が確立する
。ディスク駆動装置１５のＲｉに対する５ＥＥＫおよび
５ＥＴＳＥＣＴＯＲは完了しているので、完了報告はチ
ャネル・スイッチ１７の＃ｋを経由して行われる４（×
１）チャネルからディスク駆動装置１５のＲｉへのデー
タ転送は、上記（Ｘ）で確立した経路を経由して実行さ
れる。
ネル・スイッチ１７の＃にのうちの一方のみが再接続さ
れる。いま、チャネル・スイッチ１７の＃ｋが再接続さ
れたとすると、チャネル・スイッチ１７の＃に、ディス
ク制御装置１２．ストリング・コントローラ１４を経由
してディスク駆動袋＠１５のＲｉに至る経路が確立する
。ディスク駆動装置１５のＲｉに対する５ＥＥＫおよび
５ＥＴＳＥＣＴＯＲは完了しているので、完了報告はチ
ャネル・スイッチ１７の＃ｋを経由して行われる４（×
１）チャネルからディスク駆動装置１５のＲｉへのデー
タ転送は、上記（Ｘ）で確立した経路を経由して実行さ
れる。
このように、以前の方法では、起動のあったチャネル・
スイッチ（第４図のシステムでは、チャネル・スイッチ
１６の＃ｊに該当する）のみを経由して再接続していた
が、上記の制御方式においては、起動のあったパス・グ
ループに屈するチャネル・スイッチ（第４図では、チャ
ネル・スイッチ１６の＃ｊ、またはチャネル・スイッチ
１７の＃ｋ）を経由して再接続することができる。この
ため、第４図の制御方式では、再接続成功の確立が高く
なることから、以前より問題となっていたＳＥＴ ５
ＥＣＴＯＲの沈み込みが大幅に減少する。
スイッチ（第４図のシステムでは、チャネル・スイッチ
１６の＃ｊに該当する）のみを経由して再接続していた
が、上記の制御方式においては、起動のあったパス・グ
ループに屈するチャネル・スイッチ（第４図では、チャ
ネル・スイッチ１６の＃ｊ、またはチャネル・スイッチ
１７の＃ｋ）を経由して再接続することができる。この
ため、第４図の制御方式では、再接続成功の確立が高く
なることから、以前より問題となっていたＳＥＴ ５
ＥＣＴＯＲの沈み込みが大幅に減少する。
一般に、「チャネル・エンド」のみを含むステータスを
報告することによりチャネルとの連絡を切断するのは、
単純な多重動作を行う場合のみであるから、再接続経路
をパス・グループ内の任意のチャネル・スイッチを経由
して行うことができるという効果はきわめて大である。
報告することによりチャネルとの連絡を切断するのは、
単純な多重動作を行う場合のみであるから、再接続経路
をパス・グループ内の任意のチャネル・スイッチを経由
して行うことができるという効果はきわめて大である。
しかし、上記の制御方式では、再接続経路として、パス
−グループ内の連絡を切断した経路を再び形成すること
もある。例えば、起動のあった経路上でエラーが発生し
、これをコマンド再試行で回復しようとする場合には、
起動のあった経路で再接続することは望ましくない。こ
のような場合について、上記公報には何も開示しておら
ず、エラーの回復が不可能となる。
−グループ内の連絡を切断した経路を再び形成すること
もある。例えば、起動のあった経路上でエラーが発生し
、これをコマンド再試行で回復しようとする場合には、
起動のあった経路で再接続することは望ましくない。こ
のような場合について、上記公報には何も開示しておら
ず、エラーの回復が不可能となる。
本発□明の目的は、このような問題を解消し、チャネル
に対する再接続要求を、エラーの発生した経路を回避し
て行い、エラー回復の可能性を向上させる割込制御方式
を提供することにある。
に対する再接続要求を、エラーの発生した経路を回避し
て行い、エラー回復の可能性を向上させる割込制御方式
を提供することにある。
上記目的を達成するため、本発明の割込制御方式は、複
数のアクセス経路を有する入出力システムにおいて、上
記すべてのアクセス経路を制御する制御情報を記憶する
制御用メモリを有し、各経路を制御する制御装置が該制
御用メモリを参照および更新することにより、エラーが
発生した経路を避けてチャネルの再結合を行い、再試行
コマンドを実行してエラー回復を行うことに特徴がある
〔発明の実施例〕 以下、本発明の実施例を１図面によ−り説明する。
数のアクセス経路を有する入出力システムにおいて、上
記すべてのアクセス経路を制御する制御情報を記憶する
制御用メモリを有し、各経路を制御する制御装置が該制
御用メモリを参照および更新することにより、エラーが
発生した経路を避けてチャネルの再結合を行い、再試行
コマンドを実行してエラー回復を行うことに特徴がある
〔発明の実施例〕 以下、本発明の実施例を１図面によ−り説明する。
第４図に示すように、同一のＣＰＵから同一のディスク
駆動装置１５に至る経路が２個以上存在する場合、一方
の経路を使用中にエラーが発生したときに、そのエラー
が経路上の装置（ディスク制御装置、ストリング・コン
トローラ等）で発生したものであれば、別の経路を使用
してエラー回復を実行することにより、回復するはずで
ある。
駆動装置１５に至る経路が２個以上存在する場合、一方
の経路を使用中にエラーが発生したときに、そのエラー
が経路上の装置（ディスク制御装置、ストリング・コン
トローラ等）で発生したものであれば、別の経路を使用
してエラー回復を実行することにより、回復するはずで
ある。
本発明においては、この経路の切換えを、○Ｓ（オペレ
ーティング・システム）によらず、コマンド再試行によ
って行う。なお、第４図において、ハードウェアの変更
は全く必要とせず、ディスク制御装置１１．１２内の制
御プログラムの変更の゛ みにより実現する。
ーティング・システム）によらず、コマンド再試行によ
って行う。なお、第４図において、ハードウェアの変更
は全く必要とせず、ディスク制御装置１１．１２内の制
御プログラムの変更の゛ みにより実現する。
一例として、第４図に示すチャネル・スイッチ１６の＃
ｊ（ｊ＝１．２．・・・、ｍ）を経由してディスク駆動
装置１５の＃１（ｉ＝１，２．・・・、 Ｎ ）に対し
て起動されたコマンド・チェインの途中で、ディスク制
御装置１１またはコントローラ１３またはディスク駆動
装置１５の＃ｉにおいてエラーが発生した場合について
述べる。
ｊ（ｊ＝１．２．・・・、ｍ）を経由してディスク駆動
装置１５の＃１（ｉ＝１，２．・・・、 Ｎ ）に対し
て起動されたコマンド・チェインの途中で、ディスク制
御装置１１またはコントローラ１３またはディスク駆動
装置１５の＃ｉにおいてエラーが発生した場合について
述べる。
この場合、コマンド再試行によりエラー回復を試みるの
が一般的である。以下、本発明によるエラー回復のため
のコマンド再試行の割込制御方式を説明する。
が一般的である。以下、本発明によるエラー回復のため
のコマンド再試行の割込制御方式を説明する。
先ず、コマンド再試行（ディスク制御装置に関する）を
ベクトルで定義する。
ベクトルで定義する。
・・（１）
ここで、ｅ １１ （ｉ ＝ １．２ｓ＝Ｎ）は、ディ
スク駆動装置１５の＃ｉに関するコマンド再試行を、デ
ィスク制御装置１１を経由して行うへきときを１１１１
＋とし、そうでないときを” ｏ ”とする。同じく、
ｅ２□はディスク制御装置１２を経由して行うべきとき
” ｔ ”とし、そうでないときｒｌ Ｏ１１とする。
スク駆動装置１５の＃ｉに関するコマンド再試行を、デ
ィスク制御装置１１を経由して行うへきときを１１１１
＋とし、そうでないときを” ｏ ”とする。同じく、
ｅ２□はディスク制御装置１２を経由して行うべきとき
” ｔ ”とし、そうでないときｒｌ Ｏ１１とする。
したがって、コマンド再試行の方法は、次の３通りの場
合がある。
合がある。
（ｔ）ｅ ｌｉ ＝ｅ２ｉ ＝”ビ′のとき、ディスク
制御装置１１．１２のいずれを経由してもよい。
制御装置１１．１２のいずれを経由してもよい。
（ｉｉ ）ｅ Ｌ Ｌ ＝” １ ”＋ ｅ ２１ ＝
”Ｏ”のとき、ディスク制御装置１１のみを経由するこ
とができる。
”Ｏ”のとき、ディスク制御装置１１のみを経由するこ
とができる。
（１１１）ｅ、 □＝ｕＯ＋＋、 ｅ２□＝ｒｒ １
＋＋のとき、ディスク制御装置１２のみを経由すること
ができる。
＋＋のとき、ディスク制御装置１２のみを経由すること
ができる。
次に２コマンド再試行（チャネル・スイッチに関する）
をベクトルで定義する。
をベクトルで定義する。
・・・（２）
ここで、ｒｌＪ（Ｊ＝１，２．・・・・、 ｍ ）は、
チャネル・スイッチ１６の＃ｊを経由して、コマンド再
試行のチャネル再結合を行うべきとき＋＋ １ ′ｚと
し、そうでないときＩＩ Ｏ１１とする。同じく、ｒ２
ｋ（ｋ＝１．２．・・・・、ｎ）は、チャネル・スイッ
チ１７の＃ｋを経由して行うべきとき” １ ”とし、
そうでないとき０″とする。
チャネル・スイッチ１６の＃ｊを経由して、コマンド再
試行のチャネル再結合を行うべきとき＋＋ １ ′ｚと
し、そうでないときＩＩ Ｏ１１とする。同じく、ｒ２
ｋ（ｋ＝１．２．・・・・、ｎ）は、チャネル・スイッ
チ１７の＃ｋを経由して行うべきとき” １ ”とし、
そうでないとき０″とする。
したがって、ベクトルｒ１．ｒ２でパビ′になっている
要素は、ディスク駆動装置１５の＃ｉに対する起動を行
ったチャネル・スイッチ１６またはＬｌと同じパス・グ
ループに属するチャネル・スイッチ１６．１７を表わし
ている。
要素は、ディスク駆動装置１５の＃ｉに対する起動を行
ったチャネル・スイッチ１６またはＬｌと同じパス・グ
ループに属するチャネル・スイッチ１６．１７を表わし
ている。
次に、割込報告（ストリンク・コ〉′トローラからディ
スク制御装置に対する割込み）に関するベクトルを定義
する。
スク制御装置に対する割込み）に関するベクトルを定義
する。
ベクトルβ”（Ｐ ｔ ｒ Ｐｌ ）
−・（３）ここで、Ｐｌは、ディスク制御装置１１
かリストリング・コン１−ローラ１３に対してポーリン
グを行ったとき、コントローラ１３が割込報告すべきと
きを′１″とし、そうでないときをパ０°′とする。
−・（３）ここで、Ｐｌは、ディスク制御装置１１
かリストリング・コン１−ローラ１３に対してポーリン
グを行ったとき、コントローラ１３が割込報告すべきと
きを′１″とし、そうでないときをパ０°′とする。
同じく、Ｐｌはディスク制御装置１２からストリング・
コントローラ１４に対してポーリングを行った時、コン
トローラ１４が割込報告す八きときをパビ′とし、そう
でないときをｒｒ Ｏ＋＋とする。ディスク制御装置１
１は、Ｐ２＝”１”とすることで、制御用メモリ１８の
内容が変化したことをストリング・コントローラ１４か
らディスク制御装置１２に割込報告させることによって
、ディスク制御装置１２に知らせる。逆に、ディスク制
御装置１２からディスク制御装置１１への通知は、ディ
スク制御装置１２がｐ 、 ＝ｉｔ ｔ ｕとすること
により行われる。これらのベクトル＆□＋’ｅ２ 、；
、 １ ｒＦ ２ ｒＰは、ディスク制御装置１１．１
２によって制御用メモリ１８に書込まれ、または読出さ
れる。
コントローラ１４に対してポーリングを行った時、コン
トローラ１４が割込報告す八きときをパビ′とし、そう
でないときをｒｒ Ｏ＋＋とする。ディスク制御装置１
１は、Ｐ２＝”１”とすることで、制御用メモリ１８の
内容が変化したことをストリング・コントローラ１４か
らディスク制御装置１２に割込報告させることによって
、ディスク制御装置１２に知らせる。逆に、ディスク制
御装置１２からディスク制御装置１１への通知は、ディ
スク制御装置１２がｐ 、 ＝ｉｔ ｔ ｕとすること
により行われる。これらのベクトル＆□＋’ｅ２ 、；
、 １ ｒＦ ２ ｒＰは、ディスク制御装置１１．１
２によって制御用メモリ１８に書込まれ、または読出さ
れる。
第１図、第２図および第３図は１本発明の一実施例を示
す動作フローチャートである。
す動作フローチャートである。
第１図〜第３図では、ディスク制御装置（ＤＫＣ）Ｌｌ
、１２および制御用メモリ（ＡＲＲＡＹ）１８の動作が
示されている。ここでは、−例として、チャネル・スイ
ッチ１６の＃ノとチャネル・スイッチ１７の＃にとが同
一のパス・グループに属しており、チャネル・スイッチ
１６の＃３からディスク駆動装置１５の＃ｌへの起動の
後、エラーが発生したものとする。
、１２および制御用メモリ（ＡＲＲＡＹ）１８の動作が
示されている。ここでは、−例として、チャネル・スイ
ッチ１６の＃ノとチャネル・スイッチ１７の＃にとが同
一のパス・グループに属しており、チャネル・スイッチ
１６の＃３からディスク駆動装置１５の＃ｌへの起動の
後、エラーが発生したものとする。
第１図において、先ず、ディスク制御装置λ１は、チャ
ネル・スイッチ１６の＃ｊからディスク駆動装置１５の
＃ｉへの起動を受付けると（ステップ１０１）、ディス
ク駆動装置１５の＃ｉを選択し、チャネル・スイッチ１
６のＲＪ ＋ディスク制御装置ｚ、ストリング・コント
ローラ１３を経由して接続する（ステップ１０２）。
ここで、ティスフ制御装置１１．コントローラ１３ある
いはディスク駆動装置１５のいずれかにおいてエラーを
検出する（ステップ１０３）。 次に、このエラーが経
路を限定して再試行すべきものか、限定しない経路で再
試行すべきものかを判断しくステップ１０４）、経路を
限定すべきときには、エラー発生回数が閾値を越えたか
否かも判断する（ステップ１０５）。限定しない経路で
再試行する場合に−は、ベクトルｅｔｉ＝ ｎ １ ｒ
ｙ 、ｅ２□＝ ” ｌ ”を設定してディスク制御装
置１１、．１２のいずれも経由できるようにしくステッ
プ１０７） 、ベクトルｒｌ ｊ ” ” ｌ ＋＋
、 ｒ２に＝＋ｒ 、 ｕを設定して、チャネル・スイ
ッチ１６の＃〕と１７の＃ｋを同一パス・グループに指
定する（ステップ１０９）。
ネル・スイッチ１６の＃ｊからディスク駆動装置１５の
＃ｉへの起動を受付けると（ステップ１０１）、ディス
ク駆動装置１５の＃ｉを選択し、チャネル・スイッチ１
６のＲＪ ＋ディスク制御装置ｚ、ストリング・コント
ローラ１３を経由して接続する（ステップ１０２）。
ここで、ティスフ制御装置１１．コントローラ１３ある
いはディスク駆動装置１５のいずれかにおいてエラーを
検出する（ステップ１０３）。 次に、このエラーが経
路を限定して再試行すべきものか、限定しない経路で再
試行すべきものかを判断しくステップ１０４）、経路を
限定すべきときには、エラー発生回数が閾値を越えたか
否かも判断する（ステップ１０５）。限定しない経路で
再試行する場合に−は、ベクトルｅｔｉ＝ ｎ １ ｒ
ｙ 、ｅ２□＝ ” ｌ ”を設定してディスク制御装
置１１、．１２のいずれも経由できるようにしくステッ
プ１０７） 、ベクトルｒｌ ｊ ” ” ｌ ＋＋
、 ｒ２に＝＋ｒ 、 ｕを設定して、チャネル・スイ
ッチ１６の＃〕と１７の＃ｋを同一パス・グループに指
定する（ステップ１０９）。
次に、ベクトルＰ２＝”１”として、他方のディスク制
御装置１２への通知を行うために設定する（ステップ１
１Ｏ）。−そして、制御用メモリ１８への書込みを行う
（ステップ１１１．１１２）。
御装置１２への通知を行うために設定する（ステップ１
１Ｏ）。−そして、制御用メモリ１８への書込みを行う
（ステップ１１１．１１２）。
一方、エラー回数が閾値を越えない場合には、ベクトル
、 □＝ＬＬ Ｉ ＩＩ 、 ｅ２． ＝＝ ＩＩ
Ｑ″′を設定して。
、 □＝ＬＬ Ｉ ＩＩ 、 ｅ２． ＝＝ ＩＩ
Ｑ″′を設定して。
そのままの経路で再試行するため、ディスク制御装置１
１のみを経由させる（ステップ１０８）。 また５工ラ
ー回数が閾値を越えた場合には、経路を限定するため、
ベクトルｅ 、 □＝” ＯＩＩ 、 Ｏ２，＝１１１
１ｇを設定し、ディスク制御装置１２のみを経由させる
（ステップ１０６）。経路限定する場合には、ステップ
１０９．１１０．１１１．１１２の処理を行う。
１のみを経由させる（ステップ１０８）。 また５工ラ
ー回数が閾値を越えた場合には、経路を限定するため、
ベクトルｅ 、 □＝” ＯＩＩ 、 Ｏ２，＝１１１
１ｇを設定し、ディスク制御装置１２のみを経由させる
（ステップ１０６）。経路限定する場合には、ステップ
１０９．１１０．１１１．１１２の処理を行う。
第２図において、ディスク制御装置１１は、コマンド再
試行要求のステータスをチャネルに報告して、チャネル
を切離しくステップ１２１．１２２）、ベクトルｅ１□
＝パビ′に設定されているかを調べ、設定されていなけ
れば、制御装置１１を経由しないので、制御用メモリ１
８とディスク駆動装置１５の＃１を切雑す（ステップ１
２３．１３１．１３２）。また５、 、 ＝＝ ＩＩ
ｌ 、Ｉが設定されていれば、エラー回復の予備動作を
ディスク駆動装置１５の＃ｉに指示する（ステップ１２
３．１２４Ｌ次に、ベクトルｅ２ｉ＝” ！ ”が設定
されているか否かを調へ、設定されていれば制御用メモ
リ１８とディスク駆動装置１５の＃ｉを切雑す（ステッ
プ１２５．１３ＬＬ３２）。一方。
試行要求のステータスをチャネルに報告して、チャネル
を切離しくステップ１２１．１２２）、ベクトルｅ１□
＝パビ′に設定されているかを調べ、設定されていなけ
れば、制御装置１１を経由しないので、制御用メモリ１
８とディスク駆動装置１５の＃１を切雑す（ステップ１
２３．１３１．１３２）。また５、 、 ＝＝ ＩＩ
ｌ 、Ｉが設定されていれば、エラー回復の予備動作を
ディスク駆動装置１５の＃ｉに指示する（ステップ１２
３．１２４Ｌ次に、ベクトルｅ２ｉ＝” ！ ”が設定
されているか否かを調へ、設定されていれば制御用メモ
リ１８とディスク駆動装置１５の＃ｉを切雑す（ステッ
プ１２５．１３ＬＬ３２）。一方。
ｅＬ、＝＝ ＬＬ ｉ ｎ 、 ｅ２Ｌ：＝ ＩＩ Ｑ
＋、の場合には、予備動作の完了を待って、チャネル
−スイッチ１６の＃ｊに対する再結合要求を行い、チャ
ネルの再結合を行う（ステップ１２５〜１２８）。チャ
ネルの再結合が完了したならば、再試行コマンド要求の
ステータス報告を行い、再試行コマンドを実行する（ス
テップ１２り、 １３０）。
＋、の場合には、予備動作の完了を待って、チャネル
−スイッチ１６の＃ｊに対する再結合要求を行い、チャ
ネルの再結合を行う（ステップ１２５〜１２８）。チャ
ネルの再結合が完了したならば、再試行コマンド要求の
ステータス報告を行い、再試行コマンドを実行する（ス
テップ１２り、 １３０）。
一方、ディスク制御装匝１２の動作は１次のとおりであ
る。アイドリング中の制御装置１２は、制御用メモリ１
８から割込みを受けて、このメモリ１８を選択し、ｉｌ
、み２．ン１＋ｒ２＋Ｐの各ベクトルを読出す（ステッ
プ１４１，１４２．１４３，１４４゜１４５）、読出し
たベクトル中でｅ２□＝ＬＬ Ｑ ＩＴ、 ｅ、 １＝
ｒｔ １ ＋＋のいずれか一方または両方が設定されて
いるときは、制御用メモリ１８を切離すＣステップ１４
６、１４７．１６０）。逆に、Ｏ２４＝”１°′でかつ
ｅ［□＝ ” ｏ ”のとき、ディスク駆動装置１５の
＃ｉを選択し、エラー回復の予備動作を指示する（ステ
ップ１４６〜１４９）。予備動作が完了したならば、ｒ
２によりチャネル・スイッチ１７の＃ｋに対する再結合
要求を行う（ステップ１５０．１５１）。チャネルが再
結合されたならば、再試行コマンド要求のステータス報
告を行い、再試行コマンドを実行する（ステップ１５２
〜１５４）。
る。アイドリング中の制御装置１２は、制御用メモリ１
８から割込みを受けて、このメモリ１８を選択し、ｉｌ
、み２．ン１＋ｒ２＋Ｐの各ベクトルを読出す（ステッ
プ１４１，１４２．１４３，１４４゜１４５）、読出し
たベクトル中でｅ２□＝ＬＬ Ｑ ＩＴ、 ｅ、 １＝
ｒｔ １ ＋＋のいずれか一方または両方が設定されて
いるときは、制御用メモリ１８を切離すＣステップ１４
６、１４７．１６０）。逆に、Ｏ２４＝”１°′でかつ
ｅ［□＝ ” ｏ ”のとき、ディスク駆動装置１５の
＃ｉを選択し、エラー回復の予備動作を指示する（ステ
ップ１４６〜１４９）。予備動作が完了したならば、ｒ
２によりチャネル・スイッチ１７の＃ｋに対する再結合
要求を行う（ステップ１５０．１５１）。チャネルが再
結合されたならば、再試行コマンド要求のステータス報
告を行い、再試行コマンドを実行する（ステップ１５２
〜１５４）。
第３図は、第２図における制御用メモリ１８とディスク
駆動装置１５（＃ｉ）の切離し後の動作を示している。
駆動装置１５（＃ｉ）の切離し後の動作を示している。
先ず、ディスク制御装置１１は−ｅ ｌ ｉ ” ”
Ｏ” ｒｅ２．＝”ｌ”のいずれかの状態にあるため、
メモリ１８とディスク駆動装置１５の＃ｉが切離されて
、アイドリング状態となる（ステップ１７１）。ディス
ク駆動袋は１５の＃ｉから割込みがあるとｙこれを検出
し、ｅｌ□＝ ｒｒ １ ｎにあるか否か調べ、もしそ
うでないときは、ディスク制御装置１２のみが経由され
るので１通常の割込処理を行う（ステップ１７２．１７
３，１７８）。割込みを検出し、ｅ１□＝ ” １ ”
であるとき、ディスク制御装置１１を経由して再試行す
ることができるので、ン１によりチャネル・スイッチ１
Ｇの＃ｊに対する再結合要求を行うことにより、チャネ
ルの再結合がなされた後、再試行コマンド要求のステー
タス報告をする（ステップ１７２〜１７６）、 これ
によって、再試行コマン１〜が実行される（ステップ１
７８）。
Ｏ” ｒｅ２．＝”ｌ”のいずれかの状態にあるため、
メモリ１８とディスク駆動装置１５の＃ｉが切離されて
、アイドリング状態となる（ステップ１７１）。ディス
ク駆動袋は１５の＃ｉから割込みがあるとｙこれを検出
し、ｅｌ□＝ ｒｒ １ ｎにあるか否か調べ、もしそ
うでないときは、ディスク制御装置１２のみが経由され
るので１通常の割込処理を行う（ステップ１７２．１７
３，１７８）。割込みを検出し、ｅ１□＝ ” １ ”
であるとき、ディスク制御装置１１を経由して再試行す
ることができるので、ン１によりチャネル・スイッチ１
Ｇの＃ｊに対する再結合要求を行うことにより、チャネ
ルの再結合がなされた後、再試行コマンド要求のステー
タス報告をする（ステップ１７２〜１７６）、 これ
によって、再試行コマン１〜が実行される（ステップ１
７８）。
次に、ディスク制御装置１２においても全く同じ動作（
ステップ１６１〜１６８）を行って、再試行コマンドを
実行する。
ステップ１６１〜１６８）を行って、再試行コマンドを
実行する。
このように通常の場合、エラーが発生したときには、そ
の発生源がディスク制御装置１１．１２゜ストリング・
コントローラ１３．１４およびディスク駆動装置１５の
いずれであるか明確でないことが多い。エラー発生源が
ディスク駆動装置１５の場合には、経路を変更してもエ
ラー回復の可能性は向上しない。しかし、エラー発生源
がディスク制御装置ｌｌ、１２またはコントローラ１３
゜１４の場合には、経路を変更すれば一般に１回の再試
行で回復するはずである。この経路変更を行う場合、Ｏ
８上の起動経路の変更によって行う方法と、コマンド再
試行での経路変更によって行う方法とがあるが、前者で
は、Ｏ３に対する入出力割込みがあり、後者ではこれが
ないので、後者のコマンド再試行による方が有利である
。また、第１図のステップ１０５で明らかなように、
エラー回復経路の変更契機を、特別な種類のエラーが規
定回数以上発生したときにすることによって、無駄な経
路変更を減少させることができる。なお、本発明は、一
般の入出力システムに適用することができる。
の発生源がディスク制御装置１１．１２゜ストリング・
コントローラ１３．１４およびディスク駆動装置１５の
いずれであるか明確でないことが多い。エラー発生源が
ディスク駆動装置１５の場合には、経路を変更してもエ
ラー回復の可能性は向上しない。しかし、エラー発生源
がディスク制御装置ｌｌ、１２またはコントローラ１３
゜１４の場合には、経路を変更すれば一般に１回の再試
行で回復するはずである。この経路変更を行う場合、Ｏ
８上の起動経路の変更によって行う方法と、コマンド再
試行での経路変更によって行う方法とがあるが、前者で
は、Ｏ３に対する入出力割込みがあり、後者ではこれが
ないので、後者のコマンド再試行による方が有利である
。また、第１図のステップ１０５で明らかなように、
エラー回復経路の変更契機を、特別な種類のエラーが規
定回数以上発生したときにすることによって、無駄な経
路変更を減少させることができる。なお、本発明は、一
般の入出力システムに適用することができる。
以上説明したように１本発明によれば、複数のアクセス
経路を有する入出力システムにおいて、エラーが発生し
た経路を＠避してエラー回復を行うので、エラー回復の
可能性が向上する。特に。
経路を有する入出力システムにおいて、エラーが発生し
た経路を＠避してエラー回復を行うので、エラー回復の
可能性が向上する。特に。
エラーが入出力装置でなく、経路上の装置で発生した場
合には、１回の再試行で回復させることができる。さら
に、エラー回復をコマンド再試行により行うので、Ｏ８
による回復に比べて、入出力割込みによるオーバヘッド
が減少する。
合には、１回の再試行で回復させることができる。さら
に、エラー回復をコマンド再試行により行うので、Ｏ８
による回復に比べて、入出力割込みによるオーバヘッド
が減少する。
第１図、第２図、第３図は１本発明の一実施例を示す割
込制御の動作フローチャート、第４図は複数のアクセス
経路を有する外部記憶サツシステムの構成図である。 ＋１．１２：ディスク制御装置（Ｄ Ｋ （１）、１ｊ
＋１４：ストリング・コントローラ（ＣＴＬＲ）、１５
：ディスク駆動装置（ＤＥＶ）、１６．１７：チャネル
・スイツチ（ＣＨＳ Ｗ）、１８：制御用メモリ（ＡＲ
ＲＡＹ）。 特許出願人 株式会社日立製作所 代 理 人 弁理士 磯 村 雅 俊 ”＠３図 ＤＫＣｌｌの動作 ＤＫＣ１２の
１Ｌｌ］１乍第Φ図 チャネル チャネル
込制御の動作フローチャート、第４図は複数のアクセス
経路を有する外部記憶サツシステムの構成図である。 ＋１．１２：ディスク制御装置（Ｄ Ｋ （１）、１ｊ
＋１４：ストリング・コントローラ（ＣＴＬＲ）、１５
：ディスク駆動装置（ＤＥＶ）、１６．１７：チャネル
・スイツチ（ＣＨＳ Ｗ）、１８：制御用メモリ（ＡＲ
ＲＡＹ）。 特許出願人 株式会社日立製作所 代 理 人 弁理士 磯 村 雅 俊 ”＠３図 ＤＫＣｌｌの動作 ＤＫＣ１２の
１Ｌｌ］１乍第Φ図 チャネル チャネル
Claims (1)
- （１）複数のアクセス経路を有する入出力システムにお
いて、上記すべてのアクセス経路を制御する制御情報を
記憶する制御用メモリを有し、各経路を制御する制御装
置が該制御用メモリを参照および更新することにより、
エラーが発生した経路を避けてチャネルの再結合を行い
、再試行コマンドを実行してエラー回復を行うことを特
徴とする割込制御方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205317A JPH0680492B2 (ja) | 1984-09-29 | 1984-09-29 | エラー回復方法 |
| US07/314,245 US5119488A (en) | 1984-09-29 | 1989-02-21 | Input/output system implementing several access paths for rerouting data in the event one path fails |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205317A JPH0680492B2 (ja) | 1984-09-29 | 1984-09-29 | エラー回復方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4120261A Division JPH05143484A (ja) | 1992-05-13 | 1992-05-13 | 割込み制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184741A true JPS6184741A (ja) | 1986-04-30 |
| JPH0680492B2 JPH0680492B2 (ja) | 1994-10-12 |
Family
ID=16504944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59205317A Expired - Lifetime JPH0680492B2 (ja) | 1984-09-29 | 1984-09-29 | エラー回復方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5119488A (ja) |
| JP (1) | JPH0680492B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398041A (ja) * | 1986-10-14 | 1988-04-28 | Nec Corp | 周辺装置の入出力再試行制御方式 |
| JPH05143484A (ja) * | 1992-05-13 | 1993-06-11 | Hitachi Ltd | 割込み制御方法 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5303351A (en) * | 1988-12-30 | 1994-04-12 | International Business Machines Corporation | Error recovery in a multiple 170 channel computer system |
| JPH03164837A (ja) * | 1989-11-22 | 1991-07-16 | Hitachi Ltd | 通信制御処理装置の切替方法 |
| AU650242B2 (en) * | 1989-11-28 | 1994-06-16 | International Business Machines Corporation | Methods and apparatus for dynamically managing input/output (I/O) connectivity |
| JP2864741B2 (ja) * | 1990-12-19 | 1999-03-08 | 株式会社日立製作所 | データインテグリティを保証する通信システム |
| US5394542A (en) * | 1992-03-30 | 1995-02-28 | International Business Machines Corporation | Clearing data objects used to maintain state information for shared data at a local complex when at least one message path to the local complex cannot be recovered |
| US5331673A (en) * | 1992-03-30 | 1994-07-19 | International Business Machines Corporation | Integrity of data objects used to maintain state information for shared data at a local complex |
| CA2107755C (en) * | 1992-11-16 | 1998-07-07 | Paul Elliott Janssen | Telecommunication system with improved reconfiguration flexibility |
| US5771367A (en) * | 1992-12-17 | 1998-06-23 | International Business Machines Corporation | Storage controller and method for improved failure recovery using cross-coupled cache memories and nonvolatile stores |
| US5437022A (en) * | 1992-12-17 | 1995-07-25 | International Business Machines Corporation | Storage controller having additional cache memory and a means for recovering from failure and reconfiguring a control unit thereof in response thereto |
| CA2154509A1 (en) * | 1994-10-03 | 1996-04-04 | Paul Peixoto Carreiro | Method and apparatus for automatic frame transmission on a channel to controller interface in a data processing system |
| US5671441A (en) * | 1994-11-29 | 1997-09-23 | International Business Machines Corporation | Method and apparatus for automatic generation of I/O configuration descriptions |
| US5729763A (en) * | 1995-08-15 | 1998-03-17 | Emc Corporation | Data storage system |
| US5793983A (en) * | 1996-01-22 | 1998-08-11 | International Business Machines Corp. | Input/output channel interface which automatically deallocates failed subchannel and re-segments data block for transmitting over a reassigned subchannel |
| US5828847A (en) * | 1996-04-19 | 1998-10-27 | Storage Technology Corporation | Dynamic server switching for maximum server availability and load balancing |
| US5935215A (en) * | 1997-03-21 | 1999-08-10 | International Business Machines Corporation | Methods and systems for actively updating routing in TCP/IP connections using TCP/IP messages |
| US6145028A (en) * | 1997-12-11 | 2000-11-07 | Ncr Corporation | Enhanced multi-pathing to an array of storage devices |
| US6065061A (en) * | 1997-12-16 | 2000-05-16 | Lucent Technologies Inc. | Internet protocol based network architecture for cable television access with switched fallback |
| JP3726484B2 (ja) * | 1998-04-10 | 2005-12-14 | 株式会社日立製作所 | 記憶サブシステム |
| US7013305B2 (en) | 2001-10-01 | 2006-03-14 | International Business Machines Corporation | Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange |
| US6615375B1 (en) | 2000-02-03 | 2003-09-02 | International Business Machines Corporation | Method and apparatus for tolerating unrecoverable errors in a multi-processor data processing system |
| JP3992427B2 (ja) * | 2000-08-01 | 2007-10-17 | 株式会社日立製作所 | ファイルシステム |
| US6850997B1 (en) * | 2000-09-27 | 2005-02-01 | International Business Machines Corporation | System, method, and program for determining the availability of paths to a device |
| US6745347B1 (en) | 2000-09-27 | 2004-06-01 | International Business Machines Corporation | System, method and program for determining the availability of interfaces to a device from information provided by the device |
| US6748557B1 (en) | 2000-09-27 | 2004-06-08 | International Buisness Machines Corporation | System, method, and program for determining the availability of interfaces to a control unit |
| US20040123027A1 (en) * | 2002-10-03 | 2004-06-24 | Workman Michael Lee | Systems and methods of multiple access paths to single ported storage devices |
| US20040068591A1 (en) * | 2002-10-03 | 2004-04-08 | Workman Michael Lee | Systems and methods of multiple access paths to single ported storage devices |
| JP2005182683A (ja) * | 2003-12-24 | 2005-07-07 | Hitachi Ltd | データ転送方法及びシステム並びにプログラム |
| JP4617847B2 (ja) * | 2004-11-04 | 2011-01-26 | 株式会社日立製作所 | 情報処理システム及びアクセス方法 |
| US7406617B1 (en) * | 2004-11-22 | 2008-07-29 | Unisys Corporation | Universal multi-path driver for storage systems including an external boot device with failover and failback capabilities |
| JP2007088954A (ja) * | 2005-09-22 | 2007-04-05 | Brother Ind Ltd | 通信応用装置及びプログラム |
| US7761657B2 (en) * | 2006-07-10 | 2010-07-20 | Hitachi, Ltd. | Storage control system, control method for storage control system, port selector, and controller |
| JP4893746B2 (ja) * | 2006-10-27 | 2012-03-07 | 富士通株式会社 | アドレス線故障処理装置、アドレス線故障処理方法、アドレス線故障処理プログラム、情報処理装置およびメモリコントローラ |
| JP2008134775A (ja) * | 2006-11-28 | 2008-06-12 | Hitachi Ltd | 記憶サブシステム及びこれを利用したリモートコピーシステム |
| JP6320646B2 (ja) * | 2015-11-18 | 2018-05-09 | Eizo株式会社 | 出力制御装置、システムおよびプログラム |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5442118A (en) * | 1977-09-09 | 1979-04-03 | Fujitsu Ltd | Magnetic disc controller |
| JPS5543655A (en) * | 1978-09-25 | 1980-03-27 | Hitachi Ltd | Input/output control system |
| JPS5798025A (en) * | 1980-12-10 | 1982-06-18 | Fujitsu Ltd | Channel controller |
| JPS57212516A (en) * | 1981-06-25 | 1982-12-27 | Fujitsu Ltd | Retry controlling method of data transfer between devices |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3564502A (en) * | 1968-01-15 | 1971-02-16 | Ibm | Channel position signaling method and means |
| US3688274A (en) * | 1970-12-23 | 1972-08-29 | Ibm | Command retry control by peripheral devices |
| US4207609A (en) * | 1978-05-08 | 1980-06-10 | International Business Machines Corporation | Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system |
| US4471457A (en) * | 1980-08-21 | 1984-09-11 | International Business Machines Corporation | Supervisory control of peripheral subsystems |
| US4396984A (en) * | 1981-03-06 | 1983-08-02 | International Business Machines Corporation | Peripheral systems employing multipathing, path and access grouping |
| US4455605A (en) * | 1981-07-23 | 1984-06-19 | International Business Machines Corporation | Method for establishing variable path group associations and affiliations between "non-static" MP systems and shared devices |
| US4533996A (en) * | 1982-02-23 | 1985-08-06 | International Business Machines Corporation | Peripheral systems accommodation of guest operating systems |
| JPS5841407A (ja) * | 1981-09-07 | 1983-03-10 | Nec Corp | 磁気デイスク装置 |
| US4490785A (en) * | 1982-05-07 | 1984-12-25 | Digital Equipment Corporation | Dual path bus structure for computer interconnection |
| JPS593607A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | チヤネルのエラ−処理方式 |
| US4706190A (en) * | 1983-09-22 | 1987-11-10 | Digital Equipment Corporation | Retry mechanism for releasing control of a communications path in digital computer system |
| US4633467A (en) * | 1984-07-26 | 1986-12-30 | At&T Bell Laboratories | Computer system fault recovery based on historical analysis |
| US4697232A (en) * | 1984-11-30 | 1987-09-29 | Storage Technology Corporation | I/O device reconnection in a multiple-CPU, dynamic path allocation environment |
-
1984
- 1984-09-29 JP JP59205317A patent/JPH0680492B2/ja not_active Expired - Lifetime
-
1989
- 1989-02-21 US US07/314,245 patent/US5119488A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5442118A (en) * | 1977-09-09 | 1979-04-03 | Fujitsu Ltd | Magnetic disc controller |
| JPS5543655A (en) * | 1978-09-25 | 1980-03-27 | Hitachi Ltd | Input/output control system |
| JPS5798025A (en) * | 1980-12-10 | 1982-06-18 | Fujitsu Ltd | Channel controller |
| JPS57212516A (en) * | 1981-06-25 | 1982-12-27 | Fujitsu Ltd | Retry controlling method of data transfer between devices |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398041A (ja) * | 1986-10-14 | 1988-04-28 | Nec Corp | 周辺装置の入出力再試行制御方式 |
| JPH05143484A (ja) * | 1992-05-13 | 1993-06-11 | Hitachi Ltd | 割込み制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0680492B2 (ja) | 1994-10-12 |
| US5119488A (en) | 1992-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6184741A (ja) | 割込制御方式 | |
| US4014005A (en) | Configuration and control unit for a heterogeneous multi-system | |
| US6480934B1 (en) | Storage control unit and method for handling data storage system using thereof | |
| JPH0784876A (ja) | データ記憶装置のマトリックス構造 | |
| JP2567922B2 (ja) | パス制御方式 | |
| US5313640A (en) | Method and system for the efficient response to multiple different types of interrupts | |
| US20030191890A1 (en) | Disk subsystem and a method for controlling the disk subsystem | |
| US5452421A (en) | System for using register sets and state machines sets to communicate between storage controller and devices by using failure condition activity defined in a request | |
| US20090138666A1 (en) | Write set boundary management in support of asynchronous update of secondary storage | |
| JPH05143484A (ja) | 割込み制御方法 | |
| JPH0667808A (ja) | 多重化ディスク制御装置 | |
| JP2001022526A (ja) | 外部記憶装置およびその動作方法 | |
| JPS5931743B2 (ja) | 二重化システム | |
| JP2604015B2 (ja) | 配電線監視システム | |
| JP2633594B2 (ja) | アクセス制御システム | |
| JPH04340619A (ja) | ディスクアレイシステム | |
| JPS6399653A (ja) | 回線アダプタの障害回復方式 | |
| JPH0792731B2 (ja) | 外部記憶装置の診断方式 | |
| JP3177997B2 (ja) | 記憶装置システム | |
| JPS63193252A (ja) | マクロコマンド処理装置 | |
| JPH05113945A (ja) | 光チヤネルの並列データ転送方式 | |
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 | |
| JPS62131358A (ja) | デ−タ転送装置 | |
| JPH06149728A (ja) | Ｉ／ｏバス拡張装置およびその制御方法 | |
| JPH0229832A (ja) | データ転送切替方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |